JP2007123337A - Ｉｃの端子構造 - Google Patents

Abstract

【課題】本発明は、パワーＯＮリセット入力端子の隣りにノンコネクション端子又はプラス側電源端子を設け、短絡によるＩＣのリセットを防止することを目的とする。
【解決手段】本発明によるＩＣの端子構造は、ＩＣ(1)の電源投入時のパワーＯＮリセット信号が入力されるパワーＯＮリセット入力端子(3)の隣りの端子(4,5)をノンコネクション端子又はプラス側電源端子とする構成である。
【選択図】図１

Description

本発明は、ＩＣの端子構造に関し、特に、ＩＣのパワーＯＮリセット入力端子の隣りの端子をノンコネクション端子又はプラス側電源端子とすることにより、誤まってＩＣがリセットされ、データが消えてしまうことを防止するための新規な改良に関する。

従来、用いられていたこの種のＩＣの端子構造としては、特許文献等を示していないが、図４で示される構成を挙げることができる。
すなわち、図４において符号１で示されるものはＩＣであり、このＩＣの側部２にはパワーＯＮリセット入力端子３が設けられ、このパワーＯＮリセット入力端子３の両隣りには第１、第２端子４，５が設けられている。

前記第１端子４には、パルス波形の第１信号６が入力され、前記第２端子５には、パルス波形の第２信号７が入力されている。

従来のＩＣの端子構造は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、パワーＯＮリセット入力端子の隣りの各端子には、Ｌ論理又はＨ／Ｌに切り替わる信号が入力されているが、パワーＯＮリセット回路は電源ＯＮ状態では通常Ｈ論理を出力する。
このため、パワーＯＮリセット入力端子と隣りの端子が、例えば、チリ等の導電性物質で短絡すると、パワーＯＮリセット入力端子の論理がＬとなり、それによってＩＣがリセットされ、ＩＣ内に記憶されているデータが消えてしまうことになっていた。

本発明によるＩＣの端子構造は、ＩＣの電源投入時のパワーＯＮリセット信号が入力されるパワーＯＮリセット入力端子の隣りの端子を、ノンコネクション端子又はプラス側電源端子とする構成であり、また、前記パワーＯＮリセット入力端子の両隣りの端子が前記プラス側電源端子である構成であり、また、前記パワーＯＮリセット入力端子の両隣りの端子が前記ノンコネクション端子である構成であり、また、前記パワーＯＮリセット入力端子の一方の隣りの端子が前記プラス側電源端子であり、他方の隣りの端子がノンコネクション端子である構成であり、また、前記ＩＣはエンコーダに設けられている構成である。

本発明によるＩＣの端子構造は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、ＩＣのパワーＯＮリセット入力端子の隣りの端子をノンコネクション端子又はプラス側電源端子としているため、例え、何らかの導電性の物質によって短絡があった場合でも、パワーＯＮリセット入力端子はリセットされることはなく、エンコーダ等のＩＣ内のデータをリセットさせることがなく、データの信頼性を向上させることができる。

本発明は、ＩＣのパワーＯＮリセット入力端子の隣りの端子をノンコネクション端子又はプラス側電源端子とすることにより、誤まってＩＣがリセットされ、データが消えてしまうことを防止するようにしたＩＣの端子構造を提供することを目的とする。

以下、図面と共に本発明によるＩＣの端子構造の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については同一符号を用いて説明する。
図１は第１形態を示すもので、符号１で示されるものはＩＣであり、このＩＣ１の側部２にはパワーＯＮリセット入力端子３が設けられ、このパワーＯＮリセット入力端子３の両隣りには第１、第２端子４，５が設けられている。

前記第１端子４は、プラス側電源が接続されてプラス側電源端子となり、前記第２端子５は、プラス側電源が接続されてプラス側電源端子として形成されている。
従って、図１の構成において、電源をＩＣ１に投入すると、投入した時に図示しないパワーＯＮリセット回路からのパワーＯＮリセット信号がパワーＯＮリセット入力端子３に入力されるが、電源ＯＮ状態ではこのパワーＯＮリセット信号は通常Ｈ論理を出力しているため、第１端子４と第２端子５がパワーＯＮリセット入力端子３と何らかの原因で短絡したとしても、パワーＯＮリセット入力端子３はＨ論理のままで、従来のように、ＩＣ１がリセットされることは防止できる。

図２は第２形態を示す構成であり、第１端子４がノンコネクション端子を形成し、第２端子５がノンコネクション端子を形成することにより、パワーＯＮリセット入力端子３の両隣りにはノンコネクション端子が形成され、ＩＣ１のリセットが防止されるように構成されている。

また、図３は第３形態を示す構成であり、第１端子４がプラス側電源端子を形成し、第２端子５がノンコネクション端子を形成することにより、パワーＯＮリセット入力端子３の隣りの一方の端子４がプラス側電源端子、他方の端子５がノンコネクション端子であるため、ＩＣ１のリセットが防止されるように構成されている。

本発明は、エンコーダのＩＣに対する端子構造に限らず、Ｒ／Ｄ変換器、モータドライバ等のリセット入力端子を持つ全ての回路に適用可能である。

本発明によるＩＣの端子構造を示す構成図である。 図１の他の形態を示す構成図である。 図１の他の形態を示す構成図である。 従来構成を示す構成図である。

符号の説明

１ ＩＣ
２ 側部
３ パワーＯＮリセット入力端子
４ 第１端子（プラス側電源端子、ノンコネクション端子）
５ 第２端子（プラス側電源端子、ノンコネクション端子）

Claims (5)

1. ＩＣ(1)の電源投入時のパワーＯＮリセット信号が入力されるパワーＯＮリセット入力端子(3)の隣りの端子(4,5)を、ノンコネクション端子又はプラス側電源端子とすることを特徴とするＩＣの端子構造。
2. 前記パワーＯＮリセット入力端子(3)の両隣りの端子が前記プラス側電源端子であることを特徴とする請求項１記載のＩＣの端子構造。
3. 前記パワーＯＮリセット入力端子(3)の両隣りの端子(4,5)が前記ノンコネクション端子であることを特徴とする請求項１記載のＩＣの端子構造。
4. 前記パワーＯＮリセット入力端子(3)の一方の隣りの端子(4)が前記プラス側電源端子であり、他方の隣りの端子(5)がノンコネクション端子であることを特徴とする請求項１記載のＩＣの端子構造。
5. 前記ＩＣ(1)はエンコーダに設けられていることを特徴とする請求項１ないし４の何れかに記載のＩＣの端子構造。

Images