JP4733716B2 - マイグレーション防止回路 - Google Patents

Description

本発明は、電子機器・電気機器の実装技術に関し、特にイオンマイグレーションの防止技術に関する。

一般的に、電子機器等は、ワンチップマイコンなどの論理回路の動作を設定するために種々の設定値を保持させる必要があることが多い。このような各種設定値を保持するための手段としては、ディップスイッチやロータリスイッチなどの機械的なスイッチや、不揮発性の記憶素子が用いられる。前者は回路構成が簡単であるとともに部品コストも安いが保持可能な情報量が少ないという特徴がある。一方、後者は保持可能な情報量は多いが回路構成が複雑でコストも高くなるという特徴がある。どちらを選択するかは、電子機器の仕様等により適宜決定される。設定値の保持手段としてスイッチを用いる場合、従来周知のように、スイッチとプルアップ抵抗又はプルダウン抵抗との直列回路を直流電源に接続し、抵抗器とスイッチの接続点を論理回路の入力部に接続する。ここで、スイッチは、保持させる設定値の情報量に応じて複数回路や複数接点を備えたものが用いられることが多い。このため、実装面積を抑えるためにプルアップ抵抗又はプルダウン抵抗はアレイ抵抗器が用いられることが多い。
特開２００３−１５８４５０号公報

ところで近年、電子機器・電気機器の小型化に伴い、各種実装部品の小型化や印刷配線板における配線パターンの狭ピッチ化がすすんでいる。しかし、このような小型化により、スイッチの端子やアレイ抵抗器の端子にイオンマイグレーションが生じるという問題があった。すなわち、スイッチは設定値の保持に用いられるものであり、この設定値の変更頻度は余り高くないのが一般的である。このためスイッチの端子やアレイ抵抗器の端子は常に設定値に応じた電位となっている。したがって、設定値によってはスイッチの端子間やアレイ抵抗器の端子の間に常に電位差が生じた状態となる。そして、前述したように、スイッチの端子間の距離やアレイ抵抗器の端子間の距離が小さくなると、端子間の電位差によりイオンマイグレーションが生じやすくなる。

本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、電子機器や電気機器の印刷配線板におけるマイグレーションを防止する回路を提供することにある。

上記目的を達成するために、本発明に係るマイグレーション防止回路は、複数の端子を有する設定値保持用のスイッチと該スイッチの各端子に接続した第１のアレイ抵抗器との直列回路が直流電源に接続され、前記スイッチと第１のアレイ抵抗器との接続点が論理回路の入力部に接続され、前記直流電源の前記直列回路への供給の有無を切り替える第１のスイッチング素子を備え、前記論理回路は前記スイッチが保持する設定値を読み出す際にのみ前記直流電源から前記直列回路への電源供給が行われるように前記第１のスイッチング素子を制御することを特徴とする。

本発明によれば、論理回路が設定値を読み出す際にのみ、設定保持用のスイッチや第１のアレイ抵抗器の各端子の電圧が設定値に応じた値になる。すなわち、端子間に電位差が生じるのは、論理回路が設定値を読み出している時間のみであり、他の時間は端子間に電位差は生じない。これにより端子間の電位差によるマイグレーションを防止できる。

本発明の好適な態様の一例としては、前記直列回路は前記スイッチがオフの際に論理回路への入力電圧を高位にするプルアップ回路からなることを特徴とするものが挙げられる。さらに、前記論理回路の入力部は第２のアレイ抵抗器及び第２のスイッチング素子の直列回路を介して接地され、前記論理回路は前記スイッチが保持する設定値を読み出す際にのみ前記第２のスイッチング素子をオフに制御することを特徴とするものが挙げられる。

以上説明したように本発明によれば、論理回路が設定値を読み出す際にのみ、設定保持用のスイッチや第１のアレイ抵抗器の各端子の電圧が設定値に応じた値になる。すなわち、端子間に電位差が生じるのは、論理回路が設定値を読み出している時間のみであり、他の時間は端子間に電位差は生じない。これにより端子間の電位差によるマイグレーションを防止できる。

本発明の一実施の形態に係るマイグレーション防止回路について図面を参照して説明する。図１はマイグレーション防止回路の回路図、図２はマイグレーション防止回路の動作を説明するフローチャートである。

本実施の形態に係るマイグレーション防止回路は、図１に示すように、ＣＰＵ・メモリ・Ｉ／Ｏ・タイマなどを１チップに集積したマイコン１０と、マイコン１０における動作を決定する設定値を記憶するディップスイッチ２０、ロータリスイッチ３０とを印刷配線板（図示省略）に実装したものである。マイコン１０は、内部メモリ又は外部メモリに記憶されたプログラムにより動作する。ディップスイッチ２０及びロータリスイッチ３０は複数回路又は複数極を有しており、すなわち複数端子を備えている。ディップスイッチ２０及びロータリスイッチ３０の一方の端子はアレイ抵抗器４０及びＮＰＮ型のトランジスタ５０の直列回路を介して直流電源端子Ｖｃｃに接続し、他方の端子は接地している。ディップスイッチ２０及びロータリスイッチとアレイ抵抗器４０との接続点は、マイコン１０の入力端子１１に接続している。すなわちアレイ抵抗器４０はプルアップ抵抗として機能する。トランジスタ５０はアレイ抵抗器４０及び各スイッチ２０，３０の直列回路への直流電源の供給又は供給停止を切り替えるスイッチング素子として機能する。トランジスタ５０のベースはマイコン１０の出力端子１２に接続している。これによりマイコン１０は、アレイ抵抗器４０及び各スイッチ２０，３０の直列回路への直流電源の供給を制御できる。

次に本実施の形態に係るマイグレーション防止回路の動作について図２のフローチャートを参照して説明する。マイコン１０は、図２に示すように、トランジスタ５０をオンに制御し、入力端子１１に入力された各スイッチ２０，３０の状態を読み取る（ステップＳ１）。そしてマイコン１０は、各スイッチ２０，３０の状態を読み取りが完了したら、トランジスタ５０をオフに制御し（ステップＳ２）、次回の読み取り処理まで所定時間（例えば５００ｍｓ）待機する（ステップＳ３）。以上の動作を換言すれば、マイコン１０は、入力端子１１に入力された各スイッチ２０，３０の状態を読み取る際にのみトランジスタ５０をオンに制御し、その他の時間はトランジスタ５０をオフに制御する。

このように本実施の形態に係るマイグレーション防止回路によれば、マイコン１０が各スイッチ２０，３０の状態を読み取る際にのみ、アレイ抵抗器４０と各スイッチ２０，３０との直列回路に直流電源が供給される。したがって、アレイ抵抗器４０の各スイッチ２０，３０側の各端子間や、各スイッチ２０，３０のアレイ抵抗器４０側の各端子間の電位差は、読み取り処理という短時間のみ生じ、他の時間では各端子間に電位差は生じない。すなわち、アレイ抵抗器４０及び各スイッチ２０，３０の各端子間に電位差が生じる期間を最小限に抑えることができる。これにより電位差によるイオンマイグレーションの発生を防止することができる。

以上本発明の一実施の形態について詳述したが本発明はこれに限定されるものではない。本発明の変形例に係るマイグレーション防止回路を図３及び図４を参照して説明する。図３はマイグレーション防止回路の回路図、図４はマイグレーション防止回路の動作を説明するフローチャートである。図において上記実施の形態と同様の構成については同一の符号を付した。

図３に示すように、このマイグレーション防止回路は、図１に示したマイグレーション防止回路に対して、第２のアレイ抵抗器６０及びＮＰＮ型の第２のトランジスタ７０の直列回路をマイコン１０の各入力端子１１とグランドの間に接続したものである。第２のトランジスタ７０のベースはマイコン１０の出力端子１３に接続している。図４に示すように、マイコン１０は、トランジスタ５０をオンに制御するとともに第２のトランジスタ７０をオフに制御し、入力端子１１に入力された各スイッチ２０，３０の状態を読み取る（ステップＳ１１）。そしてマイコン１０は、各スイッチ２０，３０の状態を読み取りが完了したら、トランジスタ５０をオフに制御するとともに第２のトランジスタ７０をオンに制御し（ステップＳ１２）、次回の読み取り処理まで所定時間（例えば５００ｍｓ）待機する（ステップＳ１３）。このマイグレーション防止回路では、マイコン１０が各スイッチ２０，３０の状態を読み取りを行わない際には、マイコン１０の各入力端子１１の電位を確実に低電位にすることができる。すなわち、マイコン１０の各入力端子１１がオープンな状態となることを回避できるので、回路の安定性が向上する。

なお、上記実施の形態では、各スイッチ２０，３０にマイコン１０への入力電位を安定させるためにアレイ抵抗器４０により入力電位をプルアップしていたが、プルダウンさせるように構成してもよい。また、上記実施の形態では、スイッチング素子としてＮＰＮ型のトランジスタを用いたが他の素子を用いてもよい。

マイグレーション防止回路の回路図 マイグレーション防止回路の動作を説明するフローチャート 他の例に係るマイグレーション防止回路の回路図 他の例に係るマイグレーション防止回路の動作を説明するフローチャート

符号の説明

１０…マイコン、２０…ディップスイッチ、３０…ロータリースイッチ、４０…アレイ抵抗、５０…トランジスタ、６０…第２のアレイ抵抗、７０…第２のトランジスタ。

Claims (3)

1. 複数の端子を有する設定値保持用のスイッチと該スイッチの各端子に接続した第１のアレイ抵抗器との直列回路が直流電源に接続され、
   前記スイッチと前記第１のアレイ抵抗器との接続点が論理回路の入力部に接続され、
   前記直流電源の前記直列回路への供給の有無を切り替える第１のスイッチング素子を備え、
   前記論理回路は前記スイッチが保持する設定値を読み出す際にのみ前記直流電源から前記直列回路への電源供給が行われるように前記第１のスイッチング素子を制御する
   ことを特徴とするマイグレーション防止回路。
2. 前記直列回路は前記スイッチがオフの際に論理回路への入力電圧を高位にするプルアップ回路からなる
   ことを特徴とする請求項１記載のマイグレーション防止回路。
3. 前記論理回路の入力部は第２のアレイ抵抗器及び第２のスイッチング素子の直列回路を介して接地され、
   前記論理回路は前記スイッチが保持する設定値を読み出す際にのみ前記第２のスイッチング素子をオフに制御する
   ことを特徴とする請求項２記載のマイグレーション防止回路。

Images