CN210694468U - 一种印刷电路板 - Google Patents

一种印刷电路板 Download PDF

Info

Publication number
CN210694468U
CN210694468U CN201921616352.4U CN201921616352U CN210694468U CN 210694468 U CN210694468 U CN 210694468U CN 201921616352 U CN201921616352 U CN 201921616352U CN 210694468 U CN210694468 U CN 210694468U
Authority
CN
China
Prior art keywords
logic circuit
resistor
electrically connected
placement area
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921616352.4U
Other languages
English (en)
Inventor
顾灿炎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Yadea Motorcycle Co Ltd
Original Assignee
Zhejiang Yadea Motorcycle Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Yadea Motorcycle Co Ltd filed Critical Zhejiang Yadea Motorcycle Co Ltd
Priority to CN201921616352.4U priority Critical patent/CN210694468U/zh
Application granted granted Critical
Publication of CN210694468U publication Critical patent/CN210694468U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

本实用新型实施例公开了一种印刷电路板。该印刷电路板包括:印刷电路基板、设置于印刷电路基板上的第一电阻放置区、第一逻辑电路放置区、第二逻辑电路放置区、信号输入线、信号输出线、第一电位线和第二电位线,第一逻辑电路放置区的第一连接部,以及第二逻辑电路放置区的第一连接部,均与信号输入线电连接;第一逻辑电路放置区的第二连接部,第二逻辑电路放置区的第二连接部,以及第一电阻放置区的第一连接部,均与信号输出线电连接;第一逻辑电路放置区和第二逻辑电路放置区用于安装输入信号与输出信号的逻辑关系不同的电路。本实用新型实施例提供的技术方案可以实现控制信号任意切换成高电平或者低电平有效时,无需改变软件控制逻辑。

Description

一种印刷电路板
技术领域
本实用新型涉及电路技术领域,尤其涉及一种印刷电路板。
背景技术
控制电路中的控制信号有高电平与低电平两种基本控制方式。有时候为了提高系统性能的要求,会把控制信号的有效电平由低电平改成高电平控制,或者,由高电平改为低电平控制。
实用新型内容
本实用新型实施例提供一种印刷电路板,以实现控制信号任意切换成高电平或者低电平有效时,无需改变软件控制逻辑。
本实用新型实施例提供了一种印刷电路板,包括:
印刷电路基板、设置于印刷电路基板上的第一电阻放置区、第一逻辑电路放置区、第二逻辑电路放置区、信号输入线、信号输出线、第一电位线和第二电位线,
第一电阻放置区包括:第一连接部和第二连接部;
第一逻辑电路放置区包括:第一连接部和第二连接部;
第二逻辑电路放置区包括:第一连接部、第二连接部和第三连接部;
第一逻辑电路放置区的第一连接部,以及第二逻辑电路放置区的第一连接部,均与信号输入线电连接;
第一逻辑电路放置区的第二连接部,第二逻辑电路放置区的第二连接部,以及第一电阻放置区的第一连接部,均与信号输出线电连接;
第一电阻放置区的第二连接部与第一电位线电连接,
第二逻辑电路放置区的第三连接部与第二电位线电连接;
第一逻辑电路放置区和第二逻辑电路放置区用于安装输入信号与输出信号的逻辑关系不同的电路。
进一步地,印刷电路板还包括第一电阻和第一逻辑电路,
第一电阻位于第一电阻放置区,第一电阻的第一端与第一电阻放置区的第一连接部电连接,第一电阻的第二端与第一电阻放置区的第二连接部电连接,
第一逻辑电路位于第一逻辑电路放置区,第二逻辑电路放置区部分或全部空置。
进一步地,第一逻辑电路包括第一二极管,
第一二极管的第一端与第一逻辑电路放置区的第一连接部电连接,第一二极管的第二端与第一逻辑电路放置区的第二连接部电连接。
进一步地,第一二极管的第一端为阴极,第一二极管的第二端为阳极,第一电位线与第一电源电连接,第二电位线接地。
进一步地,第一逻辑电路还包括第二电阻,第二电阻的第一端与第一二极管的第二端电连接,第二电阻的第二端与第一逻辑电路放置区的第二连接部电连接。
进一步地,印刷电路板还包括第一电阻和第二逻辑电路,
第一电阻位于第一电阻放置区,第一电阻的第一端与第一电阻放置区的第一连接部电连接,第一电阻的第二端与第一电阻放置区的第二连接部电连接,
第二逻辑电路位于第二逻辑电路放置区,第一逻辑电路放置区部分或全部空置。
进一步地,第二逻辑电路包括第一开关,第一开关的第一端与第二逻辑电路放置区的第二连接部电连接,第一开关的第二端与第二逻辑电路放置区的第三连接部电连接,第一开关的控制端与第二逻辑电路放置区的第一连接部电连接。
进一步地,第一开关为NMOS管,第一开关的第一端为漏极,第一开关的第二端为源极,第一开关的控制端为栅极。
进一步地,第二逻辑电路还包括第三电阻和第四电阻,第三电阻的第一端与第二逻辑电路放置区的第一连接部,第三电阻的第二端,以及第四电阻的第一端,均与第一开关的控制端电连接,第四电阻的第二端与第一开关的第二端电连接。
进一步地,第二逻辑电路还包括第一电容和稳压二极管,
第一电容的第一端与第一开关的控制端电连接,第一电容的第二端与第一开关的第二端电连接;
稳压二极管的第一端与第一开关的控制端电连接,稳压二极管的第二端与第一开关的第二端电连接。
本实用新型实施例的技术方案中,用于控制逻辑切换的印刷电路板包括印刷电路基板、设置于印刷电路基板上的第一电阻放置区、第一逻辑电路放置区、第二逻辑电路放置区、信号输入线、信号输出线、第一电位线和第二电位线,第一逻辑电路放置区的第一连接部,以及第二逻辑电路放置区的第一连接部,均与信号输入线电连接;第一逻辑电路放置区的第二连接部,第二逻辑电路放置区的第二连接部,以及第一电阻放置区的第一连接部,均与信号输出线电连接;第一电阻放置区的第二连接部与第一电位线电连接,第二逻辑电路放置区的第三连接部与第二电位线电连接;第一逻辑电路放置区和第二逻辑电路放置区用于安装输入信号与输出信号的逻辑关系不同的电路,以方便在印刷电路基板上换接第一逻辑电路中的元件和第二逻辑电路中的元件,以实现两种逻辑控制的切换,从而在输入的控制信号任意切换成高电平或者低电平有效时,无需改变软件控制逻辑。
附图说明
图1为本实用新型实施例提供的一种印刷电路板的结构示意图;
图2为本实用新型实施例提供的又一种印刷电路板的结构示意图;
图3为与图2的对应的电路连接示意图;
图4为本实用新型实施例提供的又一种印刷电路板的结构示意图;
图5为与图4的对应的电路连接示意图;
图6为本实用新型实施例提供的又一种印刷电路板的结构示意图;
图7为与图6的对应的电路连接示意图;
图8为本实用新型实施例提供的又一种印刷电路板的结构示意图;
图9为与图8的对应的电路连接示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本实用新型,而非对本实用新型的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本实用新型相关的部分而非全部结构。
本实用新型实施例提供一种印刷电路板。图1为本实用新型实施例提供的一种印刷电路板的结构示意图。该用于控制逻辑切换的印刷电路板包括:印刷电路基板10、设置于印刷电路基板10上的第一电阻放置区20、第一逻辑电路放置区30、第二逻辑电路放置区40、信号输入线1、信号输出线2、第一电位线3和第二电位线4。
其中,第一电阻放置区20包括:第一连接部21和第二连接部22;第一逻辑电路放置区30包括:第一连接部31和第二连接部32;第二逻辑电路放置区40包括:第一连接部41、第二连接部42和第三连接部43;第一逻辑电路放置区30的第一连接部31,以及第二逻辑电路放置区40的第一连接部41,均与信号输入线1电连接;第一逻辑电路放置区30的第二连接部32,第二逻辑电路放置区40的第二连接部42,以及第一电阻放置区20的第一连接部21,均与信号输出线2电连接;第一电阻放置区20的第二连接部22与第一电位线3电连接,第二逻辑电路放置区40的第三连接部43与第二电位线4电连接,第一逻辑电路放置区30和第二逻辑电路放置区40用于安装输入信号与输出信号的逻辑关系不同的电路。
其中,第一逻辑电路放置区30和第二逻辑电路放置区40中的至少一个为部分或全部空置。印刷电路基板10可包括层叠排列的绝缘层和导电层。将导电层进行图案化,以形成走线,实现对应连接部的电连接。可选的,连接部可以是焊盘,位于印刷电路基板10的表面。第一逻辑电路放置区30的第一连接部31与第二逻辑电路放置区40的第一连接部41可以是同一焊盘。
通过将对应的元件安装焊接在印刷电路基板上,以实现信号的控制逻辑的切换功能。将第一电阻安装焊接在第一电阻放置区20,然后通过换接第一逻辑电路和第二逻辑电路,例如:从第一逻辑电路放置区拆下第一逻辑电路,在第二逻辑电路放置区安装焊接第二逻辑电路,或者,从第二逻辑电路放置区拆下第二逻辑电路,在第一逻辑电路放置区安装焊接第一逻辑电路,以实现控制逻辑的切换,以使信号输入线1输入的有效电平改变后,信号输出线2的有效电平不变,以使处理器的中断程序触发引脚接收到信号输出线的有效电平后,执行中断程序。
将第一逻辑电路安装焊接在第一逻辑电路放置区30时,则不会再把第二逻辑电路安装焊接在第二逻辑电路放置区40,即第二逻辑电路放置区40空置,如图2所示,图2为本实用新型实施例提供的又一种印刷电路板的结构示意图,图3为与图2的对应的电路连接示意图,结合图2和图3所示,可选的,印刷电路板还包括第一逻辑电路5,第一逻辑电路5位于第一逻辑电路放置区30,第二逻辑电路放置区40部分或全部空置。
将第二逻辑电路安装焊接第二逻辑电路放置区40时,则不会再把第一逻辑电路安装焊接在第一逻辑电路放置区30,即第一逻辑电路放置区30空置,如图4所示,图4为本实用新型实施例提供的又一种印刷电路板的结构示意图,图5为与图4的对应的电路连接示意图,可选的,结合图4和图5所示,印刷电路板还包括第二逻辑电路6,第二逻辑电路6位于第二逻辑电路放置区40,第一逻辑电路放置区30部分或全部空置。
可选的,结合图2至图5所示,印刷电路板还包括第一电阻R1,第一电阻R1位于第一电阻放置区20,第一电阻R1的第一端N21与第一电阻放置区20的第一连接部21电连接,第一电阻R1的第二端N21与第一电阻放置区20的第二连接部22电连接。
可选的,第一电位线3的电位为高电位,则第二电位线4的电位为低电位。
其中,通过换接第一逻辑电路和二逻辑电路,可以实现两种逻辑控制的切换。其中,第一种逻辑控制可为:当信号输入线1的输入信号Si为高电位时,信号输出线2的输出信号So输出高电位;当信号输入线1的输入信号Si输入低电位时,信号输出线2的输出信号So输出低电位。第二种逻辑控制可为:当信号输入线1的输入信号Si输入高电位时,信号输出线2的输出信号So输出低电位;当信号输入线1的输入信号Si输入低电位时,信号输出线2的输出信号So输出高电位。
第一逻辑电路可以实现第一种逻辑控制或第二种逻辑控制,第一逻辑电路与第二逻辑电路的控制逻辑不同。示例性的,第一逻辑电路可以实现第一种逻辑控制,第二逻辑电路可以实现第二种逻辑控制,本实用新型实施例对此不做限定。示例性的,第一电位线3的电位为高电位,第二电位线4的电位为低电位,第一逻辑电路放置区还包括第三连接部,第一逻辑电路可以包括第一继电器,第一继电器的线圈的第一端与第一逻辑电路的第一连接部电连接,第一继电器的线圈的第二端接地,第一继电器的触点开关的第一端与第一逻辑电路的第二连接部电连接,第一继电器的触点开关的第二端与第一逻辑电路的第三连接部电连接,第一逻辑电路的第三连接部电连接与第二电位线电连接。第二逻辑电路包括第二继电器,第二继电器的线圈的第一端与第二逻辑电路的第一连接部电连接,第二继电器的线圈的第二端接地,第二继电器的触点开关的第一端与第二逻辑电路的第二连接部电连接,第二继电器的触点开关的第二端与第二逻辑电路的第三连接部电连接。第一继电器的触点开关与第二继电器的触点开关的类型不同。示例性的,第一继电器的触点开关为常开触点开关,第二继电器的触点开关为常闭触点开关,以使第一逻辑电路可以实现第一种逻辑控制,第二逻辑电路可以实现第二种逻辑控制。通过改变第一继电器的触点开关与第二继电器的触点开关的类型,或改变第一电位线和第二电位线的电位,以改变第一逻辑电路和第二逻辑电路的控制逻辑。
本实施例的技术方案中,用于控制逻辑切换的印刷电路板包括印刷电路基板、设置于印刷电路基板上的第一电阻放置区、第一逻辑电路放置区、第二逻辑电路放置区、信号输入线、信号输出线、第一电位线和第二电位线,第一逻辑电路放置区的第一连接部,以及第二逻辑电路放置区的第一连接部,均与信号输入线电连接;第一逻辑电路放置区的第二连接部,第二逻辑电路放置区的第二连接部,以及第一电阻放置区的第一连接部,均与信号输出线电连接;第一电阻放置区的第二连接部与第一电位线电连接,第二逻辑电路放置区的第三连接部与第二电位线电连接;第一逻辑电路放置区和第二逻辑电路放置区用于安装输入信号与输出信号的逻辑关系不同的电路,以方便在印刷电路基板上换接第一逻辑电路中的元件和第二逻辑电路中的元件,以实现两种逻辑控制的切换,从而在输入的控制信号任意切换成高电平或者低电平有效时,无需改变软件控制逻辑。
可选的,在上述实施例的基础上,结合图2和图3所示,第一逻辑电路5包括第一二极管D1。
第一二极管D1的第一端N31与第一逻辑电路放置区30的第一连接部31电连接,第一二极管D1的第二端N32与第一逻辑电路放置区30的第二连接部32电连接。
其中,通过信号输入线1输入的信号Si的高电位或低电位,可控制第一二极管D1的导通或关断,从而控制信号输出线2输出的信号So的高电位或低电位,以实现一种逻辑控制。第一二极管D1可以是肖特基二极管。
可选的,在上述实施例的基础上,结合图2和图3所示,第一二极管D1的第一端N31为阴极,第一二极管D1的第二端N32为阳极,第一电位线3与第一电源7电连接,第二电位线4接地。
其中,结合图2和图3所示,当信号输入线1输入的信号Si为高电位时,第一二极管D1关断,信号输出线2的输出信号So输出高电位;当信号输入线1的输入信号Si输入低电位时,第一二极管D1导通,信号输出线2的输出信号So输出低电位,从而实现第一种逻辑控制。示例性的,信号输入线1的有效电位为低电位时,当信号输入线1的输入信号Si输入低电位时,第一二极管D1导通,信号输出线2的输出信号So输出低电位,可触发处理器执行中断程序。
可选的,在上述实施例的基础上,图6为本实用新型实施例提供的又一种印刷电路板的结构示意图,图7为与图6的对应的电路连接示意图,结合图6和图7所示,第一逻辑电路5还包括第二电阻R2,第二电阻R2的第一端N41与第一二极管D1的第二端N31电连接,第二电阻R2的第二端N42与第一逻辑电路放置区30的第二连接部32电连接。
其中,第二电阻R2在第一二极管D1导通时,起限流作用。可通过将第一二极管D1和第二电阻R2焊接于第一逻辑电路放置区30,使第一逻辑电路5起作用。通过不焊接第一逻辑电路的部分或全部元件,例如不焊接第一二极管D1和/或第二电阻R2,相当于使第一逻辑电路放置区30的部分或全部空置,使第一逻辑电路与第一逻辑电路放置区的第一连接部和第二连接部中的至少一个不连接,以使第一逻辑电路不起作用。第一二极管D1和第二电阻R2可以是分立元件,各分立元件的引脚与设置在第一逻辑电路放置区的焊盘对应焊接。
可选的,在上述实施例的基础上,结合图4和图5所示,第二逻辑电路6包括第一开关Q1,第一开关Q1的第一端N51与第二逻辑电路放置区40的第二连接部42电连接,第一开关Q1的第二端N52与第二逻辑电路放置区40的第三连接部43电连接,第一开关Q1的控制端Ctr与第二逻辑电路放置区40的第一连接部41电连接。
其中,第一开关Q1可以是继电器或开关管。通过信号输入线1输入的信号Si的高电位或低电位,可控制第一开关Q1的导通或关断,从而控制信号输出线2输出的信号So的高电位或低电位,以实现另一种逻辑控制。
可选的,在上述实施例的基础上,图8为本实用新型实施例提供的又一种印刷电路板的结构示意图,图9为与图8的对应的电路连接示意图,结合图8和图9所示,第一开关Q1为NMOS管,第一开关Q1的第一端N51为漏极,第一开关Q1的第二端N52为源极,第一开关Q1的控制端Ctr为栅极。
其中,结合图8和图9所示,第一电位线3与第一电源7电连接,第二电位线4接地,当信号输入线1输入的信号Si为高电位时,第一开关Q1导通,信号输出线2的输出信号So输出低电位;当信号输入线1的输入信号Si输入低电位时,第一开关Q1关断,信号输出线2的输出信号So输出高电位,从而实现第二种逻辑控制。示例性的,信号输入线1的有效电位为高电位时,当信号输入线1输入的信号Si为高电位时,第一开关Q1导通,信号输出线2的输出信号So输出低电位,可触发处理器执行中断程序。
结合图6至图9所示,可通过换接第一逻辑电路中的第一二极管和第二逻辑电路中的第一开关,以使第一逻辑电路和第二逻辑电路中的一个起作用,以实现两种逻辑控制的切换,从而无需改变软件程序,避免程序代码较大时,需要大量修改,导致效率低下的情况发生,还能避免在修改程序控制代码后,会导致前版控制板无法使用,造成系统不能正常工作的情况发生。
可选的,在上述实施例的基础上,结合图8和图9所示,第二逻辑电路6还包括第三电阻R3和第四电阻R4,第三电阻R3的第一端N61与第二逻辑电路放置区40的第一连接部41,第三电阻R3的第二端N62,以及第四电阻R4的第一端N71,均与第一开关Q1的控制端Ctr电连接,第四电阻R4的第二端N72与第一开关Q1的第二端N52电连接。
其中,第三电阻R3和第四电阻R4起分压作用,避免信号输入线1输入的高电位过高的情况发生。
可选的,在上述实施例的基础上,结合图8和图9所示,第二逻辑电路6还包括第一电容C1。第一电容C1的第一端N81与第一开关Q1的控制端Ctr电连接,第一电容C1的第二端N82与第一开关Q1的第二端N52电连接。第一电容C1可以起到电压缓冲的作用,可抑制第一开关Q1的控制端Ctr输入的电压产生的冲击。
可选的,在上述实施例的基础上,结合图8和图9所示,第二逻辑电路6还包括稳压二极管D2,稳压二极管D2的第一端N91与第一开关Q1的控制端Ctr电连接,稳压二极管D2的第二端N92与第一开关Q1的第二端N52电连接。稳压二极管D2可以起到稳压的作用。
可选的,在上述实施例的基础上,结合图6至图9所示,印刷电路板还包括设置于印刷电路基板10上的第二电容放置区100,第二电容放置区100包括第一连接部101和第二连接部102,第二电容放置区100的第一连接部101与信号输出线2电连接,第二电容放置区100的第二连接部102接地。
可选的,在上述实施例的基础上,结合图6至图9所示,印刷电路板还包括位于第二电容放置区100的第二电容C2,第二电容C2的第一端N101与第二电容放置区100的第一连接部101电连接,第二电容C2的第二端N102与第二电容放置区100的第二连接部102电连接。第二电容C2可以起到电压缓冲的作用,可抑制信号输出线2上的电压冲击。
可通过将第二逻辑电路中的所有元件焊接于第二逻辑电路放置区40,使第二逻辑电路6起作用。通过不焊接第二逻辑电路中的部分或全部元件,如不焊接第三电阻R3,或不焊接第一开关Q1,或全部元件不焊接等,相当于使第二逻辑电路放置区40的部分或全部空置,使第二逻辑电路与第二逻辑电路放置区的第一连接部、第二连接部和第三连接部中的至少一个不连接,以使第二逻辑电路不起作用。
需要说明的是,第一逻辑电路中的各元件在第一逻辑电路放置区均有各自的放置区。第一逻辑电路中的各元件可以是分立元件,各分立元件的引脚与设置在第一逻辑电路放置区的焊盘对应焊接。可选的,第一逻辑电路中的至少部分元件也可形成集成电路,以集成电路的形式安装焊接在第一逻辑电路放置区。
需要说明的是,第二逻辑电路中的各元件在第二逻辑电路放置区均有各自的放置区。第二逻辑电路中的各元件可以是分立元件,各分立元件的引脚与设置在第二逻辑电路放置区的焊盘对应焊接。可选的,第二逻辑电路中的至少部分元件也可形成集成电路,以集成电路的形式安装焊接在第二逻辑电路放置区。
需要说明是,信号输出线可以与处理器电连接,处理器用于在信号输出线输出有效电位时,执行中断程序。该有效电位可以是低电位。处理器中用于触发中断程序的引脚触发中断程序所需的触发有效电平是不能改变的,是固定的。当信号输入线输入的触发电平根据需要改变后,仅需换接元件即可,无需更改处理器的程序。该印刷电路板可以设置于两轮电动车中。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种印刷电路板,其特征在于,包括:
印刷电路基板、设置于所述印刷电路基板上的第一电阻放置区、第一逻辑电路放置区、第二逻辑电路放置区、信号输入线、信号输出线、第一电位线和第二电位线,
所述第一电阻放置区包括:第一连接部和第二连接部;
所述第一逻辑电路放置区包括:第一连接部和第二连接部;
所述第二逻辑电路放置区包括:第一连接部、第二连接部和第三连接部;
所述第一逻辑电路放置区的第一连接部,以及所述第二逻辑电路放置区的第一连接部,均与所述信号输入线电连接;
所述第一逻辑电路放置区的第二连接部,所述第二逻辑电路放置区的第二连接部,以及所述第一电阻放置区的第一连接部,均与所述信号输出线电连接;
所述第一电阻放置区的第二连接部与所述第一电位线电连接,
所述第二逻辑电路放置区的第三连接部与所述第二电位线电连接;
所述第一逻辑电路放置区和所述第二逻辑电路放置区用于安装输入信号与输出信号的逻辑关系不同的电路。
2.根据权利要求1所述的印刷电路板,其特征在于,还包括第一电阻和第一逻辑电路,
所述第一电阻位于所述第一电阻放置区,所述第一电阻的第一端与所述第一电阻放置区的第一连接部电连接,所述第一电阻的第二端与所述第一电阻放置区的第二连接部电连接,
所述第一逻辑电路位于所述第一逻辑电路放置区,所述第二逻辑电路放置区部分或全部空置。
3.根据权利要求2所述的印刷电路板,其特征在于,所述第一逻辑电路包括第一二极管,
所述第一二极管的第一端与所述第一逻辑电路放置区的第一连接部电连接,所述第一二极管的第二端与所述第一逻辑电路放置区的第二连接部电连接。
4.根据权利要求3所述的印刷电路板,其特征在于,所述第一二极管的第一端为阴极,所述第一二极管的第二端为阳极,所述第一电位线与第一电源电连接,所述第二电位线接地。
5.根据权利要求3所述的印刷电路板,其特征在于,所述第一逻辑电路还包括第二电阻,所述第二电阻的第一端与所述第一二极管的第二端电连接,所述第二电阻的第二端与所述第一逻辑电路放置区的第二连接部电连接。
6.根据权利要求1所述的印刷电路板,其特征在于,还包括第一电阻和第二逻辑电路,
所述第一电阻位于所述第一电阻放置区,所述第一电阻的第一端与所述第一电阻放置区的第一连接部电连接,所述第一电阻的第二端与所述第一电阻放置区的第二连接部电连接,
所述第二逻辑电路位于所述第二逻辑电路放置区,所述第一逻辑电路放置区部分或全部空置。
7.根据权利要求6所述的印刷电路板,其特征在于,所述第二逻辑电路包括第一开关,所述第一开关的第一端与所述第二逻辑电路放置区的第二连接部电连接,所述第一开关的第二端与所述第二逻辑电路放置区的第三连接部电连接,所述第一开关的控制端与所述第二逻辑电路放置区的第一连接部电连接。
8.根据权利要求7所述的印刷电路板,其特征在于,所述第一开关为NMOS管,所述第一开关的第一端为漏极,所述第一开关的第二端为源极,所述第一开关的控制端为栅极。
9.根据权利要求7所述的印刷电路板,其特征在于,所述第二逻辑电路还包括第三电阻和第四电阻,所述第三电阻的第一端与所述第二逻辑电路放置区的第一连接部,所述第三电阻的第二端,以及所述第四电阻的第一端,均与所述第一开关的控制端电连接,所述第四电阻的第二端与所述第一开关的第二端电连接。
10.根据权利要求7所述的印刷电路板,其特征在于,所述第二逻辑电路还包括第一电容和稳压二极管,
所述第一电容的第一端与所述第一开关的控制端电连接,所述第一电容的第二端与所述第一开关的第二端电连接;
所述稳压二极管的第一端与所述第一开关的控制端电连接,所述稳压二极管的第二端与所述第一开关的第二端电连接。
CN201921616352.4U 2019-09-26 2019-09-26 一种印刷电路板 Active CN210694468U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921616352.4U CN210694468U (zh) 2019-09-26 2019-09-26 一种印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921616352.4U CN210694468U (zh) 2019-09-26 2019-09-26 一种印刷电路板

Publications (1)

Publication Number Publication Date
CN210694468U true CN210694468U (zh) 2020-06-05

Family

ID=70887266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921616352.4U Active CN210694468U (zh) 2019-09-26 2019-09-26 一种印刷电路板

Country Status (1)

Country Link
CN (1) CN210694468U (zh)

Similar Documents

Publication Publication Date Title
US11996833B2 (en) Drive circuit
JP2009201096A (ja) スイッチ回路
JP2007208831A (ja) 絶縁ゲート型トランジスタ駆動回路装置
EP1233514A1 (en) Control circuit for a semiconductor switch
CN210694468U (zh) 一种印刷电路板
CN112751557A (zh) 半导体继电器模块及半导体继电器电路
CN218633695U (zh) 上电缓启动电路、芯片及激光雷达
TWI646779B (zh) 重置信號的處理電路
US11996689B2 (en) Bridge supply circuit of multipath Efuse chip and server
KR20150052171A (ko) 보호 회로 및 회로 보호 방법
KR100558590B1 (ko) 전자 회로
CN110601512A (zh) 一种分立式高边驱动电路系统
CN113556112B (zh) 一种固体继电器及其应用
CN212435354U (zh) 小电流输出限流保护电路
CN218648725U (zh) 一种开关电源软启动电路
CN210245423U (zh) 具有延时功能的功率继电器
CN219067921U (zh) 一种供电电路
CN220553999U (zh) 一种用于电子开关的集成电路
CN216626104U (zh) 一种具有过载保护的led电源控制电路
CN217935447U (zh) 一种低功耗电路
CN211184416U (zh) 一种多路离散量信号板卡
JP2018113550A (ja) プルアップ抵抗内蔵ドライバ
CN220822629U (zh) 一种过压防反接电路
CN108880222B (zh) 一种开关元件的保护电路及推挽输出电路
CN211321308U (zh) 一种多通道集成开关电路及电机触发电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant