KR100558590B1 - 전자 회로 - Google Patents

전자 회로 Download PDF

Info

Publication number
KR100558590B1
KR100558590B1 KR1019997009660A KR19997009660A KR100558590B1 KR 100558590 B1 KR100558590 B1 KR 100558590B1 KR 1019997009660 A KR1019997009660 A KR 1019997009660A KR 19997009660 A KR19997009660 A KR 19997009660A KR 100558590 B1 KR100558590 B1 KR 100558590B1
Authority
KR
South Korea
Prior art keywords
switch
terminal
computer
voltage
interface
Prior art date
Application number
KR1019997009660A
Other languages
English (en)
Other versions
KR20010020116A (ko
Inventor
바이골트토마스
코흐스테판
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20010020116A publication Critical patent/KR20010020116A/ko
Application granted granted Critical
Publication of KR100558590B1 publication Critical patent/KR100558590B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage

Abstract

본 발명은 전압 단자(5), 스위치(11), 전압 안정기(4), 컴퓨터(1)를 구비한 전자 회로에 관한 것이다. 추가로, 컴퓨터(1)가 인터페이스(2)를 통해 데이터를 교환할 수 있는 인터페이스 단자(3)가 제공된다. 전압 단자(5)에 공급 전압이 인가된 후, 스위치(11)가 폐쇄되어, 회로는 매우 낮은 정지 전류를 갖는다. 인터페이스 단자(3)에서의 신호에 의해, 스위치(11)가 폐쇄되면 전압 안정기(4)와 컴퓨터(1)가 활성화된다.
전압 단자, 인터페이스 단자, 전압 안정기, 정지 전류, 제너 다이오드

Description

전자 회로{Electronic circuit}
본 발명은 독립 청구항의 전제부에 따른 전자 회로에 관한 것이다.
직렬 데이터 교환을 위한 인터페이스를 구비한 컴퓨터를 갖는 전자 회로는 이미 공지되어 있다. 이 컴퓨터를 선택적으로 전압 단자와 접속할 수 있는 스위치가 제공된다. 그러나, 여기서는 인터페이스 단자에서의 신호에 의해 이 스위치를 제어하지 않는다.
또한, 직렬 인터페이스를 가지며 소위 슬리핑 모드(sleeping mode)로 전환될 수 있는 컴퓨터가 공지되어 있다. 슬리핑 모드에서, 컴퓨터의 일부에는 더 이상 전압이 공급되지 않으며, 그 결과 이 작동 상태에서 컴퓨터의 전류 소비는 감소된다. 직렬 인터페이스를 통한 신호에 의해, 컴퓨터는 슬리핑 모드에서 다시 활성 상태로 전환될 수 있다. 그렇지만, 인터페이스 단자에 인가된 신호를 처리하기 위하여, 컴퓨터의 적어도 일부는 활성 상태로 유지되어야 한다. 따라서, 이와 같은 컴퓨터는 슬리핑 모드에서도 무시할 수 없을 정도의 정지 전류(quiescent current)가 공급되어야 한다.
독립 청구항 제 1 항의 특징을 갖는 전자 회로는, 컴퓨터가 인터페이스 단자에서의 신호에 의해 활성화될 수 있으며, 동시에 비활성 상태에서 전류 소비가 특히 낮다는 장점을 갖는다. 비활성 상태에서 300㎂보다 낮은 전류 소비가 달성될 수 있다.
종속 청구항에 제시된 조치를 통하여, 독립 청구항에 주어진 전자 회로의 바람직한 실시와 개선이 가능하다. 제 2 스위치를 통하여, 인터페이스 단자에서의 하나의 신호에 의해 컴퓨터가 전압 단자와 접속되어 유지될 수 있다. 제 1 스위치를 PNP-트랜지스터로 형성하면, 슬리핑 모드에서 고레벨을 갖는 직렬 데이터 라인을 가진 스위치가 사용될 수 있다. 제 1 스위치를 NPN-트랜지스터로 형성하면, 슬리핑 모드에서 저레벨을 갖는 직렬 데이터 라인을 가진 디바이스가 사용될 수 있다. 제 2 스위치의 제어 단자가 컴퓨터에 의해 어스 전위와 접속될 수 있기 때문에, 컴퓨터에 의해 이 컴퓨터에 대한 전류 공급이 다시 종료될 수 있다. 제 1 스위치와 제 2 스위치의 전압 분리를 위해서 제너 다이오드가 사용될 수 있다. 제 1 스위치의 제어 단자와 인터페이스 단자는 마찬가지로 다이오드에 의해 상호 분리될 수 있으며, 그 결과 제 1 스위치의 접속 후에 인터페이스 단자에서의 전위는 제 1 스위치의 제어 단자에 더 이상 작용하지 않는다. 데이터 교환을 위해서 컴퓨터에는 인터페이스가 제공될 수 있다.
본 발명의 실시예는 도면에 도시되며 이하의 설명에서 상세하게 설명된다.
도 1은 본 발명의 제 1 실시예를 도시한 도면.
도 2는 본 발명의 제 2 실시예를 도시한 도면.
도 1은 컴퓨터(1)를 구비한 전자 회로를 도시한다. 컴퓨터(1)에는, 적절한 라인을 통해 인터페이스 단자(3)에 접속되는 인터페이스(2)가 설치된다. 인터페이스(2)는 데이터 라인을 통한 통신에 필요한 하드웨어를 포함한다. 인터페이스 단자(3)에는 직렬 데이터 전송 라인이 접속될 수 있다. 컴퓨터(1)는 다른 라인을 통해 전압 안정기(4)와 접속되며, 상기 전압 안정기는 제 1 스위치(11)를 통해 전압 단자(5)에 접속된다. 전압 단자(5)에는, 예를 들어, 12V의 공급 전압이 인가되며, 이 공급 전압은 전체 전자 회로에 전압을 공급하는 역할을 한다. 여기서, 스위치(11)는 PNP-트랜지스터로서 설계되고, 이 트랜지스터의 이미터는 전압 단자(5)에 접속되고 콜렉터는 전압 안정기(4)에 접속된다. 스위치(11)가 폐쇄되는 경우 전압 안정기(4)는 전압 단자(5)에 접속되며, 그 결과 컴퓨터(1)에는 전압 안정기(4)를 통해 작동 전압 또는 작동 전류가 공급된다. 제 1 스위치(11)는 베이스 형태의 제어 단자를 갖는다. 이 제어 단자는 제 1 저항(13)을 통해 전압 단자(5)에 접속된다. 또한, 전압 단자(5)는 제 3 저항(15)을 통해 인터페이스 단자(3)에 접속된다. 또한, PNP-트랜지스터(11)의 베이스는 다이오드(20)의 애노드에 접속된다. 다이오드(20)의 캐소드는 인터페이스 단자(3) 접속된다. 또한, 제 2 스위치(12)가 제공되며, 이 스위치는 여기서 NPN-트랜지스터로서 설계된다. NPN-트랜지스터(12)의 이미터는 어스 단자에 접속된다. NPN-트랜지스터(12)의 콜렉터는 PNP-트랜지스터(11)의 베이스에 접속된다. NPN-트랜지스터(12)의 베이스는 저항(14)을 통해 제너 다이오드(21)의 애노드에 접속된다. 제너 다이오드(21)의 캐소드는 PNP-트랜지스터(11)의 콜렉터에 접속된다. 또한, NPN-트랜지스터(12)의 베이스는 컴퓨터(1)의 출력 단자(31)와 접속된다.
도 1의 회로의 기능을 설명하기 위해서, 먼저 전압 단자에는 포지티브 작동 전압이 인가되고, 인터페이스 단자(3)에는 추가의 전압이 인가되지 않는다는 것이 전제된다. 제 1 저항(13)을 통해 PNP-트랜지스터(11)의 베이스에는 포지티브 전압이 인가되며, 그 결과 PNP-트랜지스터(11)가 차단된다. 따라서, 전압 안정기(4)에 작동 전압이 공급되지 않으므로 컴퓨터(1)에도 작동 전압이 공급되지 않는다. 이 상태에서, 실질적으로 기생 전류만이 흐를 수 있기 때문에 도 1에 도시한 회로의 전류 소비는 특히 낮다. 또한, 회로가 인터페이스 단자(3)를 통해, 인터페이스 단자(3)를 다른 전위로 유도하는 다른 전자 회로에 접속되지 않는 한, 인터페이스 단자(3)는 저항(15)을 통해 전압 단자(5)의 포지티브 공급 전압으로 유지된다. 저항(13, 15)은 PNP-트랜지스터(11)의 베이스 또는 인터페이스 단자(3)를 보다 높은 전위로 유지해야 하기 때문에, 보통 이들을 풀업 저항이라고 한다. 이 저항들은, 어스와의 저-임피던스 접속에 의해 PNP-트랜지스터(11)의 베이스 또는 인터페이스 단자(3)가 보다 낮은 전위로 풀다운될 수 있도록 설계된다. 전압 단자(5)에 포지티브 공급 전압을 최초로 인가한 후에, 도 1에 따른 회로는 슬리핑 모드로 되며, 이 모드에서 컴퓨터(1)에는 공급 전압이 공급되지 않고, 따라서 저 전류만이 흐르게 된다.
컴퓨터(1)를 활성화시키기 위해, 예를 들어, 여기에 도시하지 않은 부가적인 회로에 의해 인터페이스 단자(3)는 어스와 저-임피던스로 접속될 수 있다. 그후, 이 전위는 다이오드(20)를 통해 PNP-트랜지스터(11)의 베이스에도 인가되며, 따라서 이 트랜지스터는 차단 상태로부터 도통 상태로 전환된다. 따라서, PNP-트랜지스터(11)로 형성된 제 1 스위치는 개방 상태에서 폐쇄 상태로 변경되며, 그에 따라 전압 안정기(4)는 폐쇄된 스위치(11)를 통해 전압 단자(5)에 접속된다. 전압 안정기(4)는 컴퓨터(1)에 작동 전압을 공급하여 컴퓨터가 활성화될 수 있게 한다. 제너 다이오드(21)와 제 2 저항(14)을 통해 전압 단자(5)의 포지티브 작동 전압이 NPN-트랜지스터(12)의 베이스에 인가되고, 그에 따라 이 트랜지스터도 차단 상태로부터 도통 상태로 전환된다. 따라서, NPN-트랜지스터(12)로 형성된 스위치(12)도 개방 상태로부터 폐쇄 상태로 전환되며, 이로써 스위치는 PNP-트랜지스터(11)의 베이스, 즉, 스위치(11)의 제어 단자를 어스 단자에 저-피던스로 접속한다. 따라서, 제 2 스위치(12)는 록킹을 야기한다. 즉, 스위치(11)가 한번 폐쇄된 후에, 스위치(12)는, 후속해서 어떤 전위가 인터페이스 단자(3)에 존재하는지와 상관없이, 이 상태가 지속되는 것을 보장한다. 다이오드(20)는, PNP-트랜지스터(11)의 베이스가 어스와 저-임피던스로 접속됨에도 불구하고, 임의의 전위가 인터페이스 단자(3)에 인가될 수 있는 것을 보장한다. 따라서, 도 1에 따른 회로는 인터페이스 단자(3)에서의 한 번의(one-time) 신호에 의해 작동 준비 상태로 될 수 있다. PNP-트랜지스터(11)를 제 1 스위치로 사용함으로써, 전자 회로는 직렬 데이터 버스를 가진 용도에 제공되며, 여기서, 데이터 라인의 슬리핑 상태는 고전위에 의해 발생된다. 데이터 라인이 비트 방식으로 로우-상태가 되면 정보가 주어진다. 이와 같은 경우에, 저전위는, 예를 들어, 어스 단자와의 접속에 의해 발생된다. 따라서, 이와 같이 형성된 전자 회로는 스위치 온 후에, 즉, 공급 전압이 인가된 후에, 먼저 슬리핑 상태에서 기생 전류만이 흐르기 때문에 전류 소비가 매우 낮다. 300㎂보다 낮은 정지 전류가 이러한 방식으로 실현될 수 있다. 직렬 데이터 전송 라인 상의 단일 신호에 의해, 회로는 작동 준비 상태가 될 수 있다. 따라서, 활성화를 위해 다른 접속은 필요하지 않으며, 오히려 활성화 신호와 직렬 데이터 전송 라인을 위해 한 접속이 동시에 이용될 수 있다는 점이 중요하다.
또한, 이미 활성화된 회로를 다시 비활성 상태로 전환시키는 것이 바람직할 수도 있다. 이를 위해서, 컴퓨터(1)는 출력 단자(31)를 가지며, 이 출력 단자에는 컴퓨터(1)로부터의 어스 전위가 인가될 수 있다. 출력 단자(31)는 적절한 라인에 의해 NPN-트랜지스터(12)의 베이스에 접속되기 때문에, 컴퓨터(1)는 스위치(12)를 다시 폐쇄할 수 있다. 어스와의 저-임피던스 접속이 더 이상 존재하지 않기 때문에, PNP-트랜지스터(11)의 베이스는 다시 풀업 저항(13)에 의해 전압 단자(5)에서의 포지티브 공급 전위로 풀업된다. 이때 5V의 전형적인 작동점을 갖는 저항(14) 또는 제너 다이오드(21)는 스위치(12, 11)를 확실하게 개방시킨다. 이것은, 두 회로 사이의 전압 분리가 제너 다이오드(21)에 의해 보장됨으로써 달성된다. 따라서, 컴퓨터(1)가 스위치(11)에 의해 전압 단자(5)에서의 공급 전압으로부터 분리되기 전에 스위치(12)는 이미 완전히 개방될 수 있다. 그렇지 않으면, 스위치 온 및 오프의 반복, 즉, 발진이 일어날 수 있다. 대안으로서, 전압 안정기(4)는, 스위치(11)가 개방된 후에 컴퓨터(1)의 작동 준비 상태를 짧은 시간 동안 유지하는 메모리 소자, 예를 들어, 커패시터를 포함하는 것이 가능하다. 이 경우에도, 컴퓨터(1)는 제너 다이오드(21)를 필요로 하지 않으면서 전압 단자(5)로부터 분리될 수 있다.
도 2에는, 슬리핑 상태가 저전위 또는 어스 전위이며, 비트 방식의 고전압의 인가에 의해 데이터를 전송하는 데이터 전송 라인에 적합한 다른 실시예가 도시된다. 컴퓨터(1), 인터페이스(2), 인터페이스 단자(3), 전압 안정기(4) 및 전압 단자(5)는 도 1에서 이미 설명한 구성요소들에 상응한다. 여기서, 제 1 스위치(11)는 NPN-트랜지스터로서 설계되며, 이 트랜지스터의 콜렉터는 전압 단자(5)에 접속되고, 이미터는 전압 안정기(4)에 접속되고, 베이스는 다이오드(20)의 캐소드에 접속된다. 다이오드(20)의 애노드는 인터페이스 단자(3)에 접속된다. 또한, NPN-트랜지스터(11)의 베이스는 저항(13)을 통해 어스 단자에 접속된다. 이 경우에는 제 2 스위치로서는 NPN-트랜지스터(12)가 제공되며, 이 트랜지스터의 캐소드는 전압 단자(5)에 접속되고, 이미터는 NPN-트랜지스터(11)의 베이스 단자에 접속된다. NPN-트랜지스터(12)의 베이스는 컴퓨터(1)의 단자(31)에 접속된다. 또한, 트랜지스터(12)의 베이스는 저항(14)을 통해 제너 다이오드(21)의 애노드에 접속된다. 제너 다이오드(21)의 캐소드는 트랜지스터(11)의 이미터에 접속된다.
도면에서 알 수 있는 바와 같이, 풀업 저항은 제공되지 않고, 그에 따라 전압 단자(5)에 전압 인가 후에, 인터페이스 단자(3)에 포지티브 전압이 인가되지 않는 한, 제 1 스위치(11)는 폐쇄된 채로 유지된다. 이것은 회로의 비활성 상태에 해당한다. 인터페이스 단자(3)에 단시간 포지티브 전위가 인가되는 경우, 스위치(11)는 폐쇄되고 전압 안정기(4)는 전압 단자(5)에 접속된다. 또한, 트랜지스터(12)의 베이스에도 포지티브 전압이 제공되고, 따라서 스위치(12)는 폐쇄된다. 이로써, 스위치(11)의 베이스 단자에는 저-임피던스로 공급 전압(5)이 공급되어, 스위치 온 상태가 유지된다. 컴퓨터(1)의 단자(31)에 어스 전위가 인가됨으로써, 컴퓨터(1)는 다시 전압 단자(5)로부터 분리될 수 있다. 다이오드(20, 21)들은 다시 전압 분리에 이용된다.

Claims (8)

  1. 컴퓨터(1), 전압 단자(5), 인터페이스 단자(3) 및 제 1 스위치(11)를 포함하고, 상기 제 1 스위치(11)는 컴퓨터(1)와 전압 단자(5) 사이에 전기적으로 배치되고, 상기 컴퓨터(1)는 인터페이스 단자(3)를 통해 직렬로 데이터를 교환할 수 있고, 상기 제 1 스위치(11)는 제어 단자를 포함하는 제어 가능한 스위치로 형성되고, 상기 제어 단자는 인터페이스 단자(3)와 접속되며, 상기 제 1 스위치(11)는 제어 단자에 제 1 전위의 인가시 차단된 상태에 있고, 제어 단자에 제 2 전위의 인가시 도통 상태에 있는 전자 회로에 있어서,
    상기 제 1 스위치(11)의 상기 제어 단자는 제 1 저항(13)을 통해 제 1 전위와 접속되고, 제 2 스위치(12)를 통해 제 2 전위와 접속될 수 있고, 상기 제 2 스위치(12)는 제어 단자를 포함하는 제어 가능한 스위치로 형성되고, 상기 제 1 스위치(11)의 도통 상태에서 상기 제 2 스위치(12)의 제어 단자에 전위가 인가될 수 있고, 상기 전위에 의해 상기 제 2 스위치(12)는 도통 상태를 유지하는 것을 특징으로 하는, 전자 회로.
  2. 제 1 항에 있어서,
    상기 제 1 스위치(11)는 PNP-트랜지스터로 형성되고, 상기 제 2 스위치(12)는 NPN-스위치로 형성되고, 상기 PNP-트랜지스터의 이미터는 전압 단자(5)와 접속되고, 상기 PNP-트랜지스터의 콜렉터는 제 2 저항을 통해 상기 NPN-트랜지스터의 베이스와 접속되고, 상기 NPN-트랜지스터의 이미터는 어스 단자와 접속되고, 상기 트랜지스터의 콜렉터는 상기 PNP-트랜지스터의 상기 제어 단자와 접속되는 것을 특징으로 하는, 전자 회로.
  3. 제 1 항에 있어서,
    상기 제 1 스위치(11) 및 상기 제 2 스위치(12)는 NPN-트랜지스터로 형성되고, 상기 제 1 스위치(11)의 콜렉터는 전압 단자(5)와 접속되고, 상기 제 1 스위치(11)의 이미터는 제 2 저항을 통해 상기 제 2 스위치(12)의 베이스와 접속되고, 상기 제 2 스위치(12)의 콜렉터는 전압 단자와 접속되고, 상기 제 2 스위치(12)의 이미터는 상기 제 1 저항(13)을 통해 어스 단자와 접속되는 것을 특징으로 하는, 전자 회로.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 제 2 스위치(12)의 상기 제어 단자는 상기 컴퓨터(1)의 출력 단자(31)에 접속되고, 상기 컴퓨터(1)의 출력 단자(31)는 상기 컴퓨터로부터 어스 전위를 인가할 수 있는 것을 특징으로 하는, 전자 회로.
  5. 제 4 항에 있어서,
    상기 제 1 스위치(11)와 상기 제 2 저항(14) 사이에서 제너 다이오드가 접속되고, 상기 제너 다이오드(21)의 애노드는 상기 제 2 저항과 접속되고, 상기 제너 다이오드(21)의 캐소드는 제 1 스위치와 접속되는 것을 특징으로 하는, 전자 회로.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 스위치(11)의 제어 단자와 상기 인터페이스 단자(3) 사이에서 다이오드(20)가 접속되는 것을 특징으로 하는, 전자 회로.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 컴퓨터(1)는 인터페이스(2)를 구비하고, 상기 인터페이스는 상기 인터페이스 단자(3)와 접속되는 것을 특징으로 하는, 전자 회로.
  8. 삭제
KR1019997009660A 1997-04-23 1998-03-21 전자 회로 KR100558590B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19717012A DE19717012B4 (de) 1997-04-23 1997-04-23 Elektronische Schaltung
DE19717012.9 1997-04-23
PCT/DE1998/000838 WO1998048341A1 (de) 1997-04-23 1998-03-21 Elektronische schaltung

Publications (2)

Publication Number Publication Date
KR20010020116A KR20010020116A (ko) 2001-03-15
KR100558590B1 true KR100558590B1 (ko) 2006-03-13

Family

ID=7827417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997009660A KR100558590B1 (ko) 1997-04-23 1998-03-21 전자 회로

Country Status (6)

Country Link
US (1) US6553499B1 (ko)
EP (1) EP0978025B1 (ko)
KR (1) KR100558590B1 (ko)
DE (2) DE19717012B4 (ko)
ES (1) ES2167082T3 (ko)
WO (1) WO1998048341A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7017056B1 (en) * 2000-07-31 2006-03-21 Hewlett-Packard Development Company, L.P. Method and apparatus for secure remote control of power-on state for computers
US7631064B1 (en) * 2001-04-13 2009-12-08 Sun Microsystems, Inc. Method and apparatus for determining interconnections of network devices
CN100359418C (zh) * 2004-07-05 2008-01-02 周先谱 一种零功耗待机电源控制装置
CN101593013A (zh) * 2008-05-30 2009-12-02 鸿富锦精密工业（深圳）有限公司 电脑开关机系统
USD854746S1 (en) * 2018-05-04 2019-07-23 Luxury Brand Partners B.V. Hairpin

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489809A (en) * 1992-07-10 1996-02-06 Sharp Kabushiki Kaisha Power control unit for electronic device
WO1997012346A1 (en) * 1995-09-28 1997-04-03 Maxim Integrated Products, Inc. Communication circuit having network connection detection capability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69432661T2 (de) * 1994-01-14 2004-03-25 Sun Microsystems, Inc., Mountain View Intelligenter Schalter
JP3123349B2 (ja) * 1994-06-29 2001-01-09 富士電機株式会社 半導体装置の制御回路
JP3224715B2 (ja) * 1994-09-07 2001-11-05 インターナショナル・ビジネス・マシーンズ・コーポレーション コンピュータ・システムをウェイクさせる低電力リング検出
US5621250A (en) * 1995-07-31 1997-04-15 Ford Motor Company Wake-up interface and method for awakening an automotive electronics module
US5991887A (en) * 1996-02-28 1999-11-23 Dallas Semiconductor Corporation Low power wake up circuitry, with internal power down of the wake up circuitry itself
US5767844A (en) * 1996-02-29 1998-06-16 Sun Microsystems Inc Modified universal serial bus interface implementing remote power up while permitting normal remote power down
EP0973086B1 (en) * 1998-07-15 2009-11-04 Hewlett-Packard Company, A Delaware Corporation Computer remote power on
JP2000341940A (ja) * 1999-05-27 2000-12-08 Lg Electronics Inc 低消費電力スタンバイ電源回路
JP2001145355A (ja) * 1999-11-11 2001-05-25 Lg Electronics Inc 電気機器の待機電力削減回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489809A (en) * 1992-07-10 1996-02-06 Sharp Kabushiki Kaisha Power control unit for electronic device
WO1997012346A1 (en) * 1995-09-28 1997-04-03 Maxim Integrated Products, Inc. Communication circuit having network connection detection capability

Also Published As

Publication number Publication date
ES2167082T3 (es) 2002-05-01
EP0978025A1 (de) 2000-02-09
WO1998048341A1 (de) 1998-10-29
DE59801969D1 (de) 2001-12-06
DE19717012B4 (de) 2006-03-16
EP0978025B1 (de) 2001-10-31
KR20010020116A (ko) 2001-03-15
DE19717012A1 (de) 1998-10-29
US6553499B1 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
US5894238A (en) Output buffer with static and transient pull-up and pull-down drivers
USRE34808E (en) TTL/CMOS compatible input buffer with Schmitt trigger
EP0463261B1 (en) IC card with improved power supply switching circuitry
US6577153B2 (en) Semiconductor integrated circuit
KR100558590B1 (ko) 전자 회로
US6335648B1 (en) Circuit using internal pull-up/pull-down resistor during reset
US4236087A (en) Programmable bus driver isolation
US6154057A (en) Bi-directional voltage translator
US5818130A (en) Method and arrangement for appropriately polarity recognition and switchover of an output stage
JP3499157B2 (ja) クランプ回路及びそれを用いたインターフェース回路
EP1451932B1 (en) Output driver comprising an improved control circuit
US4970419A (en) Low-noise transmission line termination circuitry
US5959482A (en) Controlled slew rate bus driver circuit having a high impedance state
US5153464A (en) Bicmos tri-state output buffer
US6154058A (en) Output buffer
US5075577A (en) Tristate output circuit with input protection
CA2260068A1 (en) Failsafe interface circuit
GB2302466A (en) Latching arrangement for switch in which the switch is turned off in response to a fault
JPH08279736A (ja) 電子スイッチ用制御回路及びこれを適用する電子スイッチ
US6710626B1 (en) Databus transmitter
WO1989005051A1 (en) A low power high voltage driver circuit
US3697772A (en) Solid state relay
JPH09319835A (ja) Ｉｃカード
JP3272809B2 (ja) 半導体集積回路装置
JP4007698B2 (ja) 表示パネルの駆動回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090219

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee