TWI646779B

TWI646779B - 重置信號的處理電路

Info

Publication number: TWI646779B
Application number: TW106124466A
Authority: TW
Inventors: 鍾炳榮; 包天雯; 劉男榮
Original assignee: 義隆電子股份有限公司
Priority date: 2017-07-21
Filing date: 2017-07-21
Publication date: 2019-01-01
Also published as: CN109283990A; CN109283990B; TW201909556A; US10148262B1

Abstract

一種重置信號的處理電路，該處理電路經由一重置端接收該重置信號，該處理電路包括：一多工器，具有一輸出端、一第一輸入端以及一第二輸入端，該多工器根據一選擇信號使該輸出端連接該第一輸入端或該第二輸入端；一反相器，耦接於該多工器之該第二輸入端；以及一切換單元，耦接於該重置端，用來接收該重置信號並且根據該選擇信號將該重置端連接該多工器之該第一輸入端或該反相器。

Description

重置信號的處理電路

本發明係指一種重置信號的處理電路，尤指一種可透過單一重置端而實現低態致能重置及高態致能之重置信號的處理電路。

積體電路裝置接收到重置(Reset)信號會進行重置(Reset)的程序。不同客戶定義的重置信號可能不同，使得積體電路裝置需要外接額外的電路元件。舉例來說，一積體電路裝置係在重置信號由高態(high)轉為低態(low)時，觸發重置程序。如果一客戶A定義的重置信號是由低態(low)轉為高態(high)，該積體電路便需要外接其他的電路元件，以處理客戶A提供的重置信號。外接電路元件會提高成本，而且可能影響可靠度(reliability)。因此，現有技術實有改進之必要。

因此，本發明之主要目的即在於提供一種處理電路以應用於積體電路裝置中，使得積體電路裝置不需外接額外的電路元件，即可處理不同的重置信號，解決了習知技術的問題。

本發明提供一種重置信號的處理電路，該處理電路經由一重置端接收該重置信號，該處理電路包括：一多工器，具有一輸出端、一第一輸入端以及一第二輸入端，該多工器根據一選擇信號使該輸出端連接該第一輸入端或該第二輸入端；一反相器，耦接於該多工器之該第二輸入端；以及一切換單元，耦接於該重置端，用來接收該重置信號並且根據該選擇信號將該重置端連接該多工器之該第一輸入端或該反相器。

在一實施例中，本發明之一重置信號的處理電路係設置於一積體電路裝置3內部。該積體電路裝置3可以是例如一指向裝置(pointing device)的控制器。

第1圖說明積體電路裝置3可以處理低態致能的重置信號，該低態致能的重置信號RESET係如圖所示，由高態(High)轉為低態(Low)。在第1圖中，積體電路裝置3根據一外部裝置10提供的外部重置信號RESET而觸發重置(Reset)程序，外部裝置10包括一電阻104串接一電容106。電阻104的一端連接電源VCC，另一端連接電容106，電容106的一端連接電阻104，另一端接地。A點係位在電阻104與電容106之間，外部重置信號RESET經由A點傳送給積體電路裝置3。外部裝置10在工作時，A點的電壓準位為高態(High)，當外部裝置10送出外部重置信號RESET時，A的電壓準位從高態(High)被拉至低態(Low)，積體電路裝置3因應該外部重置信號RESET進行重置程序。外部裝置10亦可以是一積體電路裝置，為求簡潔，第1圖並未繪出外部裝置10的其他電路元件。

第2圖說明積體電路裝置3可以處理高態致能（active high）的重置信號，該高態致能的重置信號RESET係如圖所示，由低態(low)轉為高態(High)。在第2圖中，積體電路裝置3根據一外部裝置20提供的外部重置信號RESET而觸發重置(Reset)程序，該外部裝置20包括一電容204串接一電阻206。電容204的一端連接電源VCC，另一端連接電阻206，電阻206的一端連接電容204，另一端接地。B點係位在電容204與電阻206之間，外部重置信號RESET經由B點傳送給積體電路裝置3。外部裝置20在工作時，B點的電壓準位為低態(Low)，當外部裝置20送出外部重置信號RESET時，B點的電壓準位從低態(Low)被拉至高態(High)，積體電路裝置3因應該外部重置信號RESET進行重置程序。外部裝置20亦可以是一積體電路裝置，為求簡潔，第2圖並未繪出外部裝置10的其他電路元件。

第3圖的示意圖說明根據本發明之重置信號的處理電路30之一實施例。處理電路30係設置於積體電路裝置3中。處理電路30包括一重置端RST、一選擇信號產生單元302、一多工器304、一反相器306以及一切換單元308。重置端RST可為積體電路裝置之一重置接腳，用以接收外部重置信號RESET。選擇信號產生單元302用來產生一選擇信號SEL。多工器304包括一輸出端OUT、一第一輸入端IN1以及一第二輸入端IN2。多工器304根據選擇信號SEL使輸出端OUT連接第一輸入端IN1或第二輸入端IN2。反相器306之一輸入端耦接於切換單元308，反相器306之一輸出端耦接於多工器304之第二輸入端IN2。切換單元308耦接於重置端RST，用來接收外部重置信號RESET並且根據選擇信號SEL將重置端RST連接至多工器304之第一輸入端IN或反相器306。在一實施例中，切換單元308可為一解多工器，但不以此為限。

選擇信號產生單元302提供選擇信號SEL。在一實施例中，當選擇信號SEL為一第一準位(例如接地電壓Vgnd)時，切換單元308根據選擇信號SEL將重置端RST連接至多工器304之第一輸入端IN1，多工器304根據選擇信號SEL將輸出端OUT連接至第一輸入端IN1，外部重置信號RESET經由多工器304之第一輸入端IN1而被傳輸至多工器304之輸出端OUT。當選擇信號SEL為一第二準位(例如電源電壓VCC)時，切換單元308根據選擇信號SEL將重置端RST連接至反相器306之輸入端。多工器304根據選擇信號SEL將輸出端OUT連接第二輸入端IN2。外部重置信號RESET被傳送到反相器306之輸入端。反相器306對外部重置信號RESET進行反相，並且將反相後之外部重置信號RESET送至多工器304之第二輸入端IN2。多工器304將反相後之外部重置信號RESET經由輸出端OUT輸出。因應多工器304輸出重置信號，積體電路裝置3啟動重置程序(Reset)。

切換單元308可以由兩個開關來實現，如第4圖所示。在第4圖中，切換單元308包括一第一開關402以及一第二開關404。第一開關402耦接於重置端RST與多工器304之第一輸入端IN1之間，用來根據選擇信號SEL選擇性地導通重置端RST與多工器304之第一輸入端IN1之間的電性連接。第一開關402可為一互補式金屬氧化物半導體（Complementary Metal　Oxide　Semiconductor，CMOS）傳輸閘或一N型金氧半場效電晶體（N-type Metal Oxide Semiconductor，NMOS）電晶體，但不以此為限。第二開關404耦接於重置端RST與反相器306之輸入端之間，用來根據選擇信號SEL選擇性導通重置端RST與反相器306之輸入端之間的電性連接。第二開關404可為一CMOS傳輸閘或一P型金氧半場效（P-type Metal Oxide Semiconductor，PMOS）電晶體，但不以此為限。

在第4圖所示的實施例中，處理電路30A還包括一電阻406以及一電阻408。電阻406之一端耦接於一電壓源VCC，電阻406之另一端耦接於第一開關402與多工器304之第一輸入端IN1。當第一開關402不導通時，多工器304之第一輸入端IN1維持在高準位（例如電壓源VCC），以避免多工器304之第一輸入端IN1浮接(floating)。電阻408之一端耦接反相器306之輸入端與第二開關404，電阻408之另一端耦接於一地端GND。當第二開關404不導通時，反相器306之輸入端維持在低準位（例如地端GND之接地電壓Vgnd），以避免反相器306之輸入端浮接。

第5圖與第4圖大致相同。在第5圖的實施例中，第5圖為第4圖中之第一開關402以及第二開關404之實施例示意圖。第一開關402包括電晶體502以及電晶體504，電晶體502與電晶體504組成一個傳輸閘(transmission gate)。電晶體502為一PMOS電晶體。電晶體504為一NMOS電晶體。電晶體502之汲極耦接於重置端RST。電晶體502之閘極耦接於電壓源VCC。電晶體502之源極耦接於多工器304之第一輸入端IN1。電晶體504之汲極耦接於重置端RST。電晶體504之閘極耦接於選擇信號產生單元302，用以接收選擇信號SEL。電晶體504之源極耦接於多工器304之第一輸入端IN1。第二開關404包括電晶體506以及電晶體508。電晶體506與電晶體508組成一個傳輸閘(transmission gate)。電晶體506為一PMOS電晶體。電晶體508為一NMOS電晶體。電晶體506之汲極耦接於重置端RST。電晶體506之閘極耦接於選擇信號產生單302元，用以接收選擇信號SEL。電晶體506之源極耦接於反相器306之輸入端。電晶體508之汲極耦接於重置端RST 。電晶體508之閘極耦接於地端GND。電晶體508之源極耦接於反相器306之輸入端。當選擇信號SEL為高準位時，電晶體504導通，多工器304將輸出端OUT連接至第一輸入端IN1。當選擇信號SEL為低準位時，電晶體506導通，多工器304將輸出端OUT連接至第二輸入端IN2。

處理電路30B還包括一二極體510以及一二極體512。如第5圖所示，二極體510之陰極(cathode)耦接於電壓源VCC，二極體510之陽極(anode)耦接於重置端RST。二極體512之陰極耦接於重置端RST，二極體512之陽極耦接地端GND。其中二極體510與二極體512的組合係用以提供靜電放電(Electrostatic Discharge，ESD)的防護，避免處理電路30B之元件遭受靜電放電的損害。處理電路30B還包括一蕭特基二極體514，用以防止處理電路30B受到從重置端RST輸入的負電壓損害。如第5圖所示，蕭特基二極體514之陰極耦接於重置端RST，蕭特基二極體514之陽極耦接於地端GND。

如第6圖所示，當外部重置信號RESET為一低態致能（active low）的重置信號時，選擇信號SEL為高準位，電晶體504導通且電晶體506不導通，使得外部重置信號RESET經由電晶體504傳輸至多工器304之第一輸入端IN1。多工器304根據該選擇信號SEL將輸出端OUT連接第一輸入端IN1，使得外部重置信號RESET經由多工器304之輸出端OUT輸出，應用處理電路30B之積體電路裝置因應該多工器304輸出的重置信號，啟動重置程序。

如第7圖所示，當外部重置信號RESET為一高態致能（active high）的重置信號時，選擇信號SEL為低準位，電晶體506導通且電晶體504不導通。重置信號RESET經由電晶體506傳輸至反相器306之輸入端。反相器306對外部重置信號RST進行反相後並輸出經反相之外部重置信號RESET至多工器304之第二輸入端IN2。多工器304根據該選擇信號SEL將輸出端OUT連接第二輸入端IN2，使得反相的外部重置信號RESET經由多工器304之輸出端OUT輸出。如第7圖所示，多工器304的輸出信號與外部重置信號RESET反相。應用處理電路30B之積體電路裝置因應該多工器304輸出的重置信號，啟動重置程序。

第8圖至第11圖提供選擇信號產生單元的多個實施例。請參考第8圖，選擇信號產生單元80包括電阻802、電晶體804以及一焊墊806。電阻802之一端耦接於電壓源VCC，電阻802之另一端耦接於電晶體804之汲極。電晶體804之閘極用以接收一控制信號PUEN，以控制電晶體804導通或關閉。電晶體804之源極耦接於多工器304、切換單元308以及焊墊806，用以提供選擇信號SEL。如第8圖所示，多工器304連接焊墊806。焊墊806係用以連接至地端GND或為浮接狀態，以決定選擇信號SEL之電壓準位。例如，如果選擇信號產生單元80之焊墊806為浮接狀態，電晶體804根據控制信號PUEN而導通，則選擇信號SEL為高準位。如果焊墊806連接至地端GND，選擇信號SEL為低準位。其中，焊墊806可透過導線與地端GND相連接。此外，為節省電能，當焊墊806連接至地端GND時，可利用控制信號PUEN使電晶體804截止，以避免額外的電能損耗。

在第9圖所示的實施例中，選擇信號產生單元90包括電阻902、電晶體904以及一接腳906。電阻902之一端耦接於電壓源VCC，電阻902之另一端耦接於電晶體904之汲極。電晶體904之閘極用以接收一控制信號PUEN，以控制電晶體904導通或關閉。電晶體904之源極耦接於多工器304、切換單元308以及接腳906，用以提供選擇信號SEL。多工器304連接接腳906。接腳906係用以連接至地端GND或為一浮接狀態，以決定選擇信號SEL之電壓準位。例如，如果接腳906為浮接狀態，電晶體904根據控制信號PUEN而導通，選擇信號SEL為高準位。如果接腳906連接至地端GND，選擇信號SEL為低準位。同樣地，為節省電能，當接腳906連接至地端GND時，可利用控制信號PUEN使電晶體904截止，以避免額外的電能損耗。

第8圖的焊墊806與第9圖的接腳906，都是一電性接點，這個電性接點浮接或連接地端GND，以決定選擇信號SEL的電壓準位。

在第10圖的實施例中，選擇信號產生單元100包括一熔絲1002、一熔絲1004以及一電阻1006。熔絲1002連接在多工器304與電阻1006之間，電阻1006的另一端連接電壓源VCC。熔絲1004連接在多工器304與地端GND之間。熔絲1002與熔絲1004的其中之一被燒斷，如果熔絲1004被燒斷，熔絲1002連接電阻1006，選擇信號SEL為高準位。如果熔絲1002被燒斷，熔絲1004連接至地端GND，選擇信號SEL為低準位。從第10圖所示的實施例中，選擇信號產生單元100可以被理解為包括一電阻1006連接至電壓源VCC，以及一熔絲，該熔絲的一端連接多工器304與切換單元308，以提供選擇信號SEL，該熔絲的另一端可選擇地連接電阻1006或地端GND。

透過與客戶的溝通，可以事先知道要接收的外部重置信號RESET是高態致能的重置信號，或者是低態致能的重置信號，如此一來，即可決定第8圖至第10圖中的選擇信號產生單元是要提供高準位或是低準位的選擇信號給多工器304。

在一變化實施例中，可以藉由自動偵測的方式知道外部裝置提供的外部重置信號RESET是高態致能的重置信號或是低態致能的重置信號。請參考第11圖，選擇信號產生單元110包括電壓偵測元件1102。電壓偵測元件1102耦接於重置端RST、多工器304以及切換單元308，用來於包括處理電路30C的積體電路裝置上電後之一預設時間點偵測重置端RST之電壓準位並據以產生選擇信號SEL。

第11圖所示的架構適用於第1圖所示的外部裝置10或者第2圖所示的外部裝置20。在一實施例中，包括處理電路30C的積體電路裝置的電壓源VCC與提供外部重置信號RESET的外部裝置10的電壓源VCC相連接。當外部裝置10上電時，電壓源VCC與重置端RST的電壓變化係如第12圖所示，電壓偵測元件1102在一預設時間點T偵測重置端RST之電壓準位為低準位，便據以產生一低準位之選擇信號SEL至多工器304與切換單元308。在第12圖中，重置端RST的電壓準位係因應電容106被充電而上升，預設時間點T係設定在重置端RST之電壓準位上升之前。

在另一實施例中，包括處理電路30C的積體電路裝置的電壓源VCC與提供外部重置信號RESET的外部裝置20的電壓源VCC相連接。當外部裝置20上電時，電壓源VCC與重置端RST的電壓變化係如第13圖所示。電壓偵測元件1102在一預設時間點T偵測重置端RST之電壓準位為高準位，便據以產生一高準位之選擇信號SEL至多工器304與切換單元308。在第13圖中，重置端RST的電壓準位係因應電容204被充電而下降，預設時間點T係設定在重置端RST之電壓準位上升之前。

請參考第14圖，第14圖為本發明另一實施例之重置信號之處理電路30D示意圖。第14圖之處理電路30D與第5圖之處理電路30B中具有相同名稱之元件具有類似的運作方式與功能，該些元件之連結關係如第14圖所示，在此不再贅述。相較於第5圖之處理電路30B，處理電路30D另包含一反相器1402以及一反相器1404。如第14圖所示，反相器1402連接在電晶體502與選擇信號產生單元302之間，反相器1402之輸入端耦接於選擇信號產生單元302，以接收選擇信SEL。反相器1402之輸出端耦接第一開關402之電晶體502之閘極。反相器1404連接在電晶體508與選擇信號產生單元302之間，反相器1404之輸入端耦接於選擇信號產生單元302，以接收選擇信SEL。反相器1404之輸出端耦接於電晶體508之閘極。在一實施例中，當外部重置信號RESET為一低態致能的重置信號時，選擇信號SEL為高準位，電晶體502及電晶體504導通，並且電晶體506及電晶體508不導通。相較於第5圖之處理電路30B，電晶體502及電晶體504係同時導通，具有較低的阻抗。

當外部重置信號RESET為一高態致能的重置信號時，選擇信號SEL為低準位，電晶體506與電晶體508導通，且電晶體502與電晶體504不導通。相較於第5圖之處理電路30B，第二開關404之電晶體506及電晶體508係同時導通，因而具有較低的阻抗。

在上述實施例中，多工器304所輸出的為低態致能的重置信號，在另一實施例中，多工器304輸出高態致能的重置信號，電阻406的一端耦接至地端，電阻408的一端耦接至電壓源VCC。低態致能（active low）的外部重置信號RESET會被傳送到反相器306的輸入端，高態致能的外部重置信號RESET則會被傳送到多工器304之第一輸入端IN1。

綜上所述，根據本發明之重置信號的處理電路，能夠應用於積體電路裝置中。使得積體電路裝置可以因應高態致能或低態致能的重置信號執行重置程序，而不需要外接其他的電路元件。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10、20‧‧‧外部裝置

104、206、406、408、802、902、1006‧‧‧電阻

106、204‧‧‧電容

3‧‧‧積體電路裝置

30、30A、30B、30C、30D‧‧‧處理電路

302、80、90、100、110‧‧‧選擇信號產生單元

304‧‧‧多工器

306、1402、1404‧‧‧反相器

308‧‧‧切換單元

402‧‧‧第一開關

404‧‧‧第二開關

502、504、506、508、804、904‧‧‧電晶體

510、512‧‧‧二極體

514‧‧‧蕭特基二極體

806‧‧‧焊墊

906‧‧‧接腳

1002、1004‧‧‧熔絲

1102‧‧‧電壓偵測元件

A、B‧‧‧端點

GND‧‧‧地端

IN1‧‧‧第一輸入端

IN2‧‧‧第二輸入端

OUT‧‧‧輸出端

PUEN‧‧‧控制信號

RESET‧‧‧外部重置信號

RST‧‧‧重置端

SEL‧‧‧選擇信號

T‧‧‧時間點

VCC‧‧‧電壓源

第1圖說明根據本發明之處理電路能處理低態致能的重置信號。第2圖說明根據本發明之處理電路能處理高態致能的重置信號。第3圖為本發明之一處理電路之一實施例。第4圖及第5圖為第3圖中之切換單元之實施例示意圖。第6圖為本發明實施例之處理電路於低態致能重置應用時之運作示意圖。第7圖為本發明實施例之處理電路於高態致能重置應用時之運作示意圖。第8圖至第11圖分別為第3圖之選擇信號產生單元之變化實施例示意圖。第12圖以及第13圖分別為本發明實施例之偵測重置端之電壓準位之示意圖。第14圖為本發明實施例之處理電路之變化實施例示意圖。

Claims

一種重置信號的處理電路，該處理電路係設置於一積體電路裝置內部，該處理電路經由一重置端接收該重置信號，該處理電路包括：一多工器，具有一輸出端、一第一輸入端以及一第二輸入端，該多工器根據一選擇信號使該輸出端連接該第一輸入端或該第二輸入端；一反相器，耦接於該多工器之該第二輸入端；以及一切換單元，耦接於該重置端，用來接收該重置信號並且根據該選擇信號將該重置端連接該多工器之該第一輸入端或該反相器。
如申請專利範圍第1項所述之處理電路，其中該選擇信號係由一選擇信號產生單元提供，該選擇信號產生單元包含有：一第一電阻，包含有一第一端與一第二端，該第一端耦接一電壓源；一第一電晶體，包含有一第一端，耦接於該第一電阻之該第二端，一第二端，用以接收一控制信號，以控制該第一電晶體導通或關閉，以及一第三端，耦接於該多工器以及該切換單元，用以提供該選擇信號；以及一電性接點，連接該第一電晶體之該第三端，該電性接點連接至一地端或浮接。
如申請專利範圍第2項所述之處理電路，其中該電性接點為一焊墊或一接腳。
如申請專利範圍第1項所述之處理電路，其中該選擇信號係由一選擇信號產生單元提供，該選擇信號產生單元包含有：一電阻，連接至一電壓源；一熔絲，該熔絲的一端連接該多工器與該切換單元，另一端可選擇地連接該電阻或地端。
如申請專利範圍第1項所述之處理電路，其中該選擇信號產生單元包含有：一電壓偵測元件，耦接於該重置端、該多工器以及該切換單元，用來偵測該重置端之電壓準位並據以產生該選擇信號。
如申請專利範圍第1項所述之處理電路，其中該切換單元包含有：一第一開關，耦接於該重置端與該多工器之該第一輸入端之間；以及一第二開關，耦接於該重置端與該反相器之一輸入端之間。
如申請專利範圍第6項所述之處理電路，其中該第一開關為一CMOS傳輸閘或一NMOS電晶體。
如申請專利範圍第7項所述之處理電路，其中該CMOS傳輸閘包含有：一第一PMOS電晶體，其中該第一PMOS電晶體之汲極耦接於該重置端，該第一PMOS電晶體之閘極耦接於一電壓源，以及該第一PMOS電晶體之源極耦接於該多工器之該第一輸入端；以及一第一NMOS電晶體，其中該第一NMOS電晶體之汲極耦接於該重置端，該第一NMOS電晶體之閘極接收該選擇訊號，以及該第一NMOS電晶體之源極耦接於該多工器之該第一輸入端。
如申請專利範圍第7項所述之處理電路，其中該處理電路另包含有一第一反相器，該第一反相器之輸入端接收該選擇信號，以及該CMOS傳輸閘包含有：一第二PMOS電晶體，其中該第二PMOS電晶體之汲極耦接於該重置端，該第二PMOS電晶體之閘極耦接於該第一反相器之一輸出端，以及該第二PMOS電晶體之源極耦接於該多工器之該第一輸入端；以及一第二NMOS電晶體，其中該第二NMOS電晶體之汲極耦接於該重置端，該第二NMOS電晶體之閘極接收該選擇訊號，以及該第二NMOS電晶體之源極耦接於該多工器之該第一輸入端。
如申請專利範圍第6項所述之處理電路，其中該第二開關為一CMOS傳輸閘或一PMOS電晶體。
如申請專利範圍第10項所述之處理電路，其中該CMOS傳輸閘包含有：一第三PMOS電晶體，其中該第三PMOS電晶體之汲極耦接於該重置端，該第三PMOS電晶體之閘極接收該選擇訊號，以及該第三PMOS電晶體之源極耦接於該反相器之一輸入端；以及一第三NMOS電晶體，其中該第三NMOS電晶體之汲極耦接於該重置端，該第三NMOS電晶體之閘極耦接於一地端，以及該第三NMOS電晶體之源極耦接於該反相器之該輸入端。
如申請專利範圍第10項所述之處理電路，其中該處理電路另包含有一第二反相器，該第二反相器之輸入端接收該選擇信號，以及該CMOS傳輸閘包含有：一第四PMOS電晶體，其中該第四PMOS電晶體之汲極耦接於該重置端，該第四PMOS電晶體之閘極接收該選擇訊號，以及該第四PMOS電晶體之源極耦接於該反相器之一輸入端；以及一第四NMOS電晶體，其中該第四NMOS電晶體之汲極耦接於該重置端，該第四NMOS電晶體之閘極耦接於該第二反相器之一輸出端，以及該第四NMOS電晶體之源極耦接於該反相器之該輸入端。
如申請專利範圍第1項所述之處理電路，其中該切換單元為一解多工器。
如申請專利範圍第1項所述之處理電路，其另含有：一第一二極體，該第一二極體之陰極耦接於一電壓源，該第一二極體之陽極耦接於該重置端；以及一第二二極體，該第二二極體之陰極耦接於該重置端，該第二二極體之陽極耦接一地端。
如申請專利範圍第1項所述之處理電路，其另含有：一蕭特基二極體，該蕭特基二極體之陰極耦接於該重置端，該蕭特基二極體之陽極耦接於一地端。