CN114465616A - 具有esd保护的电平移位器 - Google Patents

具有esd保护的电平移位器 Download PDF

Info

Publication number
CN114465616A
CN114465616A CN202111330054.0A CN202111330054A CN114465616A CN 114465616 A CN114465616 A CN 114465616A CN 202111330054 A CN202111330054 A CN 202111330054A CN 114465616 A CN114465616 A CN 114465616A
Authority
CN
China
Prior art keywords
signal
circuit
transistor
voltage
esd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111330054.0A
Other languages
English (en)
Inventor
马辛·格拉德
保罗·亨德里克·卡彭
基兰·B·戈帕尔
塔伊德·斯梅代斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN114465616A publication Critical patent/CN114465616A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

如本文中所公开，一种电平移位电路包括对ESD信号作出响应的装置，所述ESD信号用于响应于所述ESD信号指示ESD事件而将那些装置置于特定条件中。在一些实施例中，所述装置为电流路径中的晶体管，所述晶体管被置于某一条件下以使得在ESD事件期间，所述电流路径中跨越电压域边界的电压差不会损坏所述电平移位电路的电路系统。在一些实施例中，对所述ESD事件作出响应的相同装置中的一些还对检测到域中的一个的电源电压不存在并且在所述电源电压不存在的情况下将那些装置置于停用所述电平移位电路的条件下的信号作出响应。

Description

具有ESD保护的电平移位器
技术领域
本发明涉及具有ESD保护的电平移位器。
背景技术
电平移位器用于将信号从一个电压域的电路系统传递到另一电压域的电路系统。
发明内容
本发明提供一种电路，包括：第一电压域电路系统，所述第一电压域电路系统被配置成提供第一信号；第二电压域电路系统；ESD检测电路，所述ESD检测电路被配置成提供指示ESD事件的ESD信号；电平移位电路，所述电平移位电路包括用以接收所述第一信号的输入和用以提供第二信号的输出，所述第二信号是针对所述第二电压域电路系统的电压域移位的所述第一信号，其中所述电平移位电路包括电流路径，所述电流路径包括输入晶体管和节点，所述输入晶体管的控制端接收所述第一信号，所述节点在所述第二电压域电路系统的电压域中提供与所述第一信号反相的信号，其中所述电平移位电路包括在所述电流路径中位于所述输入晶体管与所述节点之间的隔离晶体管，其中所述隔离晶体管的控制端对所述ESD信号作出响应，使得所述隔离晶体管响应于所述ESD信号指示ESD事件而变得不导电。
优选地，所述电平移位电路包括第二电流路径，所述第二电流路径包括第二输入晶体管和第二节点，所述第二输入晶体管的控制端接收与所述第一信号互补的信号，所述第二节点在所述第二电压域电路系统的所述电压域中提供与所述互补信号反相的信号，其中所述电平移位电路包括在所述第二电流路径中位于所述第二输入晶体管与所述第二节点之间的第二隔离晶体管，其中所述第二隔离晶体管的控制端对所述ESD信号作出响应，使得所述第二隔离晶体管响应于所述ESD信号指示ESD事件而变得不导电。
优选地，所述电平移位电路包括耦合在所述节点与所述第二电压域电路系统的电源电压端之间的锁存晶体管，其中所述锁存晶体管的控制端对所述ESD信号作出响应，以响应于所述ESD信号指示ESD事件而使所述锁存晶体管导电，从而将所述节点的电压拉到所述电源电压端的电压。
优选地，所述电路另外包括：电压检测电路，所述电压检测电路提供指示电源电压不存在的检测信号；其中所述隔离晶体管的所述控制端对所述检测信号作出响应，使得所述隔离晶体管响应于所述检测信号指示所述电源电压不存在而变得不导电。
优选地，所述输入晶体管的主体端耦合到所述第一域电路系统的电源电压端，并且所述隔离晶体管的主体端耦合到所述第二域电路系统的电源电压端。
优选地，所述电流路径从所述第二域电路系统的电源电压端延伸到所述第一域电路系统的电源电压端。
实施例还提供一种电路，包括：第一电压域电路系统，所述第一电压域电路系统被配置成提供第一信号；第二电压域电路系统；电压检测电路，所述电压检测电路被配置成提供指示电源电压不存在的检测信号；ESD检测电路，所述ESD检测电路被配置成提供指示ESD事件的ESD信号；电平移位电路，所述电平移位电路包括用以接收所述第一信号的输入和用以提供第二信号的输出，所述第二信号是针对所述第二电压域电路系统的电压域移位的所述第一信号，其中所述电平移位电路包括控制节点和对所述控制节点作出响应的至少一个装置，其中所述至少一个装置经由所述控制节点对所述检测信号作出响应，并且所述至少一个装置经由所述控制节点对所述ESD信号指示ESD事件作出响应。
优选地，所述电平移位电路包括电流路径，所述电流路径包括输入晶体管和第一电路节点，所述输入晶体管的控制端接收所述第一信号，所述第一电路节点在所述第二电压域电路系统的所述电压域中提供与所述第一信号反相的信号，其中所述至少一个装置包括在所述电流路径中位于所述输入晶体管与所述第一电路节点之间的晶体管，其中所述晶体管的控制端耦合到所述控制节点。
优选地，输出信号与由所述第一电路节点提供的所述信号反相。
优选地，所述电平移位电路包括第二电流路径，所述第二电流路径包括第二输入晶体管，所述第二输入晶体管的控制端接收与由所述输入晶体管接收的所述第一信号互补的信号，所述第二电流路径包括第二电路节点，所述第二电路节点在所述第二电压域电路系统的所述电压域中提供与所述互补信号反相的信号，其中所述至少一个装置包括在所述第二电流路径中位于所述第二输入晶体管与所述第二电路节点之间的第二晶体管，其中所述第二晶体管的控制端耦合到所述控制节点。
优选地，所述晶体管和所述第二晶体管响应于所述ESD信号指示ESD事件而变得不导电。
优选地，所述晶体管响应于所述ESD信号指示ESD事件而变得不导电。
优选地，所述晶体管响应于所述检测信号指示所述电源电压不存在而变得不导电。
优选地，所述至少一个装置包括锁存晶体管，所述锁存晶体管在响应于ESD事件而导电时，将输出信号拉到所述第二域电路系统的电源电压。
优选地，另外包括组合电路，所述组合电路具有用以接收所述检测信号的第一输入和用以接收所述ESD信号的第二输入，其中所述控制节点耦合到所述组合电路的输出。
优选地，所述组合电路的所述输出连接到偏置晶体管，所述偏置晶体管具有被耦合以接收所述ESD信号的控制端，其中响应于所述ESD信号指示ESD事件而使所述晶体管导电以将所述组合电路的所述输出拉到电源电压端。
优选地，所述ESD信号指示集成电路的接收所述第二域电路系统的电源电压的端上的ESD事件。
优选地，所述检测电路指示所述第一域电路系统的电源电压不存在。
优选地，所述第一域电路系统的特征为数字电路系统，并且所述第二域电路系统的特征为模拟电路系统。
优选地，所述电平移位电路的特征为差分电平移位电路。
附图说明
本发明借助于例子示出且不受附图的限制，在附图中，类似标记指示类似元件。为了简单和清晰起见而示出图中的元件，并且这些元件未必按比例绘制。
图1是现有技术的电平移位器电路的电路图。
图2是根据本发明的一个实施例的电路的电路图。
图3是根据本发明的一个实施例的电平移位电路的电路图。
图4是根据本发明的一个实施例的电平移位电路的示出在ESD事件期间在电路的节点处的电压的电路图。
除非另外指出，否则在不同附图中使用相同附图标号指示相同的物件。图式未必按比例绘制。
具体实施方式
下文阐述了用于实行本发明的模式的详细描述。所述描述意图说明本发明，而不应被视为限制性的。
如本文中所公开，一种电平移位电路包括对ESD信号作出响应的装置，所述ESD信号用于响应于所述ESD信号指示ESD事件而将那些装置置于特定条件下。在一些实施例中，所述装置为电流路径中的晶体管，所述晶体管被置于某一条件下以使得在ESD事件期间，所述电流路径中跨越电压域边界的电压差不会损坏所述电平移位电路的电路系统。在一些实施例中，对所述ESD事件作出响应的相同装置中的一些还对检测到域中的一个的电源电压不存在并且在所述电源电压不存在的情况下将那些装置置于停用所述电平移位电路的条件下的信号作出响应。
在具有高电源电压和接地隔离的设计中，电平移位器是用以在不同电压域之间转换电压电平的常用解决方案。在正常操作期间，电平移位器被设计成满足时序和噪声电平要求，这对于高速应用可能极具有挑战性。
图1是现有技术的电平移位电路101的例子。电路101包括输入NFET晶体管111和113、NFET晶体管115、107和109以及PFET晶体管121、117、119、123和125。电路101还包括反相器106，所述反相器106包括NFET晶体管和PFET晶体管。电平移位电路101从一个电压域(未示出)接收互补的IN信号和INN信号，并且将电平移位的OUT信号提供到第二电压域(具有高电源电压VDDE)。晶体管107、109和125对CPDN信号作出响应。当CPDN信号为高，指示提供IN信号的电压域的电源电压存在时，晶体管107和109导电，并且晶体管125不导电。当CPDN信号为低，指示提供IN信号的电压域的电源电压不存在时，晶体管107和109被置于不导电状态，并且晶体管125被置于导电状态。GND为提供IN信号和INN信号的电压域的低电平电源电压，并且VDDE为接收OUT信号的电压域的高电平电源电压。
由于电平移位器是置于域边界处的电路，因此所述电平移位器可能在ESD事件期间，尤其在域交叉点上的电压可能显著超过所实施的装置的击穿电压的情况下，暴露于电压过应力。用于限制电平移位器上的应力的常用解决方案包括实施局部ESD钳以限制装置在域交叉点处经历的电压。然而，此类钳可能限制正常操作性能，因为所述钳通常包括电阻且(在大多数情况下)包括可充当电容负载的电压触发组件。位于信号路径上的钳可能引入延迟且影响信号时序。如本文中所描述，使电平移位器的至少一个装置对用于在ESD事件期间将装置置于已知状态中的ESD信号作出响应可在ESD事件期间减小电平移位器上过多的电压，而不必在信号路径上具有钳。
图2是根据本发明的一个实施例的电路201的电路图。电路201包括两个电压域。在示出的实施例中，数字逻辑203位于从焊盘229接收高电源电压VDD并从焊盘231接收低电源电压GND的一个电压域(在下文被称为VDD电压域)中。模拟电路系统207位于从焊盘211高电源电压接收VDDE并从焊盘213接收低电源电压GNDE的另一电压域(在下文被称为VDDE电压域)中。数字逻辑203可包括例如处理电路系统、存储器、逻辑门和硬件加速器等电路。模拟电路系统207可包括I/O电路系统、传感器、高压开关和栅极驱动器。在其它实施例中，电压域可包括其它电路系统。例如，电压域VDD可包括模拟电路系统(未示出)，和/或电压域VDDE可包括数字电路系统(未示出)。在一个实施例中，VDD设置为0.9伏，并且VDDE设置为1.8伏，但这些电压在其它实施例中可不同。
在一个实施例中，电路201被实施为集成电路，其中焊盘211、213、229和231为集成电路的外部端。集成电路可包括其它电源焊盘且包括信号焊盘(未示出)。集成电路可单独或与其它集成电路一起封装在包封物(例如，模制化合物、树脂)中以形成实施于电子系统中的集成电路封装。在此封装中，焊盘(211、213、229和231)将电耦合到集成电路封装的外部端(例如，焊盘、引脚、引线、凸块)。
电路201包括电压检测电路223，所述电压检测电路223耦合到焊盘211和229两者以检测每个电源电压是否存在于每个焊盘处并提供指示任一个电源电压不存在的信号(CPD)。在一些实施例中，电路223将仅检测到电源电压(VDD和VDDE)中的一个存在。
电路201包括用于保护电路201的装置免于静电放电(ESD)事件的ESD电路系统。当带电物体(例如，人类手指)无意中接触电路的导电表面(例如，接触焊盘(211)或耦合到所述焊盘的集成电路封装的导电表面)(其中在升高电压下的电荷由于所述接触而被施加到导电表面)时，可能发生ESD事件。在升高电压下，此电荷可能引起跨越电路201的装置的电压差，所述电压差可能超过所述装置的安全操作区域且损坏那些装置。当电路的带电导电表面接触外部物体(其中电荷在导电表面与外部物体之间传递)时，也可能发生ESD事件。
在示出的实施例中，触发电路217通过检测焊盘211处的升高电压来检测焊盘211处的ESD事件。在焊盘处的ESD事件可能是具有不同电位的物体无意中接触所述焊盘，或具有不同电位的物体无意中接触电耦合到所述焊盘的导电表面(例如，封装外部端)。响应于焊盘211或相关焊盘处的ESD事件，电路217断言TRIGGER信号，所述TRIGGER信号激活ESD钳215以将焊盘211耦合到焊盘213从而将来自ESD事件的电流放电到焊盘213。触发电路225检测在焊盘229或相关焊盘处的ESD事件。响应于ESD事件，触发电路225激活钳227以将来自ESD事件的电荷从焊盘229放电到焊盘231。在示出的实施例中，钳215和227各自包括NFET晶体管和二极管。然而，在其它实施例中可使用其它类型的ESD钳。
电路201包括用于将GNDE焊盘213耦合到系统接地轨(GND ESD)的一对二极管221，以及用于将GND焊盘231耦合到系统接地轨(GND ESD)的一对二极管233。如果在ESD事件期间GNDE或GND的电压电平上升，则二极管对用以传导ESD电流且限制电压差。
电路201包括用于对由数字逻辑电路203提供的信号(IN)进行移位以将OUT信号提供到模拟电路系统207的电平移位电路205。IN信号的电压范围是从GND到VDD，并且OUT信号的电压范围是从GNDE到VDDE。在示出的实施例中，GND与GNDE处于相同电压，但是它们在其它实施例中可以处于不同电压。电平移位电路205耦合到VDDE焊盘、VDD焊盘、GNDE焊盘和GND焊盘。所述电平移位电路205还接收TRIGGER信号和CPD信号。
在其它实施例中，电路201可具有其它配置。在一些实施例中，电路201可具有多个电平移位器，所述多个电平移位器包括用于在VDD电压域与VDDE电压域之间提供的每个信号的电平移位器。此外，电路201还可包括其它电压域。
图3是根据本发明的一个实施例的电平移位器205的电路图。电平移位电路205包括两个输入NFET晶体管311和313。晶体管313包括接收IN信号的栅极(FET的控制端)，并且晶体管311包括接收INN信号的栅极，所述INN信号为IN信号的互补信号。晶体管311位于包括隔离NFET晶体管307和PFET晶体管317以及反馈NFET晶体管315的电流路径312中。输入晶体管313位于包括隔离NFET晶体管309和PFET晶体管319的电流路径314中。电流路径312包括节点PDN，所述节点PDN提供与INN信号反相且移位到电压域VDDE的电压。电流路径314包括节点PD，所述节点PD提供与IN信号反相且移位到电压域VDDE的信号。因此，节点PD和PDN上的信号彼此互补。电路205包括将节点PD上的信号反相为OUT信号的反相器306。电平移位电路的特征为差分电平移位器。
电路205还包括保持器PFET晶体管321和保持器PFET晶体管323，当OUT信号处于低电压值(GNDE)时，所述保持器PFET晶体管321和保持器PFET晶体管323对OUT信号作出响应以在VDDE下分别锁存节点PDN和PD。晶体管321和323相对弱于晶体管311、313、317和319。电路205还包括反馈脚晶体管315，以用于在OUT信号为高时将晶体管311的源极拉到GND。电阻器327和二极管329连接到晶体管315的栅极，以防止由于焊盘211上的ESD事件而损坏晶体管315。一旦OUT信号处于低电压电平(GNDE)，晶体管315就阻止连续电流从VDDE到GND通过晶体管321、307和311。
晶体管307和309用作隔离晶体管，如果如由来自CPD电路223(参见图2)的CPD信号所指示，高电源电压(VDD或VDDE)不存在，则使所述隔离晶体管不导电。此外，如果高电源电压中的一个不存在，则使晶体管325导电以将节点PD拉到VDDE，并且因此，将OUT信号拉到GNDE以将所述OUT信号置于已知状态。
在操作期间，当IN信号为高时，晶体管313变得导电以(通过导电晶体管309)将节点PD拉到GND，从而克服较弱的导电晶体管323。PD处于接地使晶体管317导电，从而更难将节点PDN拉到VDDE。此外，INN信号为低使晶体管311不导电。当PD处于GNDE时，反相器的输出(OUT)被拉到VDDE。OUT信号处于VDDE使晶体管315导电，以将晶体管311的源极拉到GND。在OUT信号处于VDDE的情况下，晶体管321和323不导电。
当INN信号变高(VDD)时，晶体管311变得导电以(通过导电晶体管307)将节点PDN拉到GND。PDN处于接地使晶体管319导电，以将节点PD拉到VDDE。处于VDDE的节点PD将OUT信号拉到GNDE。OUT信号处于GNDE使晶体管321和323导电，其中晶体管323锁存处于VDDE的节点PD，并且晶体管321将节点PDN拉到VDDE。此时，OUT信号变为GNDE使晶体管315不导电，其中导电晶体管311不再将节点PDN拉到GND。
电平移位电路205包括耦合到两个电压域的电源电压端的节点。例如，晶体管321、317、319、323和325的源极以及反相器306耦合到VDDE端。晶体管315和313的源极以及晶体管311和313的主体端连接到GND端。晶体管307和309的主体端以及反相器306连接到GNDE端。因此，在晶体管307与311之间以及在晶体管309与313之间的VDD电压域和VDDE电压域之间存在域边界。VDDE端(焊盘211)上的ESD事件可能会使从VDDE到GND的电压降相对较大。
在示出的实施例中，电平移位器205包括产生信号CPDN的组合电路331，所述信号CPDN对指示电源电压不存在的CPD信号和指示焊盘211上的ESD事件的由触发电路217(参见图2)提供的ESD信号(TRIGGER)两者作出响应。电路331包括将CPD信号反相的反相器333，所述反相器333位于VDDE电压域中。电路331包括NFET晶体管337，并且响应于由TRIGGER信号指示的ESD事件而下拉CPDN信号的输出。电路331包括电阻器335，当反相器333的输出较高时，如果晶体管337导电，则所述电阻器335提供电压降。电路331包括用作ESD钳的二极管339。此外，电路331还包括耦合到CPDN信号线的ESD钳，所述ESD钳在示出的实施例中实施为阳极连接到GND端的二极管341。在其它实施例中，组合电路可具有其它配置。
如果两个电源电压都存在且没有ESD事件，则CPD信号和ESD信号处于低电压，而CPDN信号处于高电压VDDE。CPDN信号处于VDDE使得晶体管307和309导电而晶体管325不导电，从而允许电路205将IN信号和INN信号进行电平移位以作为OUT信号。
如果VDDE焊盘211上发生ESD事件，则触发电路217激活将CPDN信号拉到GNDE的TRIGGER信号。CPDN信号被拉到GNDE使得晶体管307和309不导电，其中电流被禁止流过电流路径312和314。此外，当CPDN信号被拉到GNDE时，节点PD被导电晶体管325拉到VDDE，这使得OUT信号被反相器306拉到GNDE。OUT信号被拉到GNDE使得晶体管321变得导电，这也将节点PDN拉到VDDE。
图4示出相对于GND焊盘231在VDDE焊盘211上的模拟ESD事件期间电平移位电路205的节点的示例电压。图4中未示出组合电路331。图4中呈现的电压基于模拟ESD事件，并且由于装置模型限制，可能无法反映真实ESD事件期间的实际电压。在示出的模拟ESD事件期间，VDDE焊盘211处的电压上升到约15V，GNDE焊盘213的电压被拉到7伏，并且GND焊盘的电压处于0伏。在这些条件下，CPDN信号的电压将为7伏(电压GNDE)，这使得晶体管307和309变得不导电。此外，将使晶体管325导电以将节点PD拉到15V(VDDE)，这将把OUT信号拉到7V(GNDE)。OUT信号处于7V将使晶体管321和323导电，其中晶体管321导电将节点PDN拉到15V(VDDE)。此外，晶体管315的栅极处于7伏，这使晶体管315导电。在焊盘211处的模拟ESD事件期间，IN信号和INN信号的电压较低，其中晶体管311和313不导电。
基于上述这些条件，晶体管307与311之间的节点401处的电压以及晶体管309与313之间的节点403处的电压各自约为7.6伏。通过利用CPDN信号被拉到GNDE(7V)而使晶体管307和309不导电，限制这些节点处的电压。因此，节点PD和PDN到GND(0V)处的15伏电压降中的一部分(约7.4伏)在非导电晶体管307和309之间下降。由于节点401和403处的电压为7.6伏，因此如果此时晶体管307和309导电，则晶体管311和313之间的电压降被限制为7.6伏，而不是15伏。
如图4的例子中所示，因为晶体管307和309在焊盘211上的模拟ESD事件期间不导电，因此所述晶体管的任何端之间的电压降都不超过8伏。因此，在本实施例中，在模拟ESD事件期间，电路205的所有晶体管被置于晶体管两端的电压处于安全操作区域的条件下，从而防止对这些装置的损坏。如果晶体管307和309导电，则ESD事件引起的晶体管311和313之间的15伏压降可能会损坏这些晶体管。
如本文中所示，包括具有对ESD信号作出响应的至少一个装置的电平移位电路允许电平移位电路可以限制由于ESD事件而在域边界处(例如在节点401和403处)过大的电压源差(例如，VDDE到GND)引起的电压降。在一些实施例中，包括将ESD信号与检测信号组合(其中所述装置对两个信号作出响应)的组合电路允许减少电平移位器的装置。
在一些实施例中，此配置可能不必将ESD钳连接到电平移位器的信号路径的节点。例如，在图3中，电流路径312和314或节点PD或PDN上没有ESD钳。因此，此电路的寄生电容和电阻可减小，从而具有更快的响应时间。
其它实施例可包括其它装置和/或具有其它配置。例如，在一些实施例中，晶体管307、309和325不会对检测信号(CPD)作出响应。此外，在其它实施例中，电平移位器将具有更多或更少数量的晶体管。例如，一些电平移位电路可不包括反馈(FB)信号或晶体管321、323、325或315。此外，在一些实施例中，电平移位器将仅包括一个电流路径。此外，在其它实施例中，电平移位器将产生差分输出信号(还包括在节点PDN处产生的信号)。
关于一个实施例描述的电路系统、特征和/或方法可用其它实施例的电路系统、特征和/或方法来实施。源极和漏极为FET的电流端。栅极为FET的控制端。
在一个实施例中，一种电路包括第一电压域电路系统。第一电压域电路系统被配置成提供第一信号。所述电路包括第二电压域电路系统和ESD检测电路。ESD检测电路被配置成提供指示ESD事件的ESD信号。所述电路包括电平移位电路。电平移位电路包括用以接收第一信号的输入和用以提供第二信号的输出，所述第二信号是针对第二电压域电路系统的电压域移位的第一信号。电平移位电路包括电流路径，所述电流路径包括输入晶体管和节点，所述输入晶体管的控制端接收第一信号，所述节点在第二电压域电路系统的电压域中提供与第一信号反相的信号。电平移位电路包括在电流路径中位于输入晶体管与节点之间的隔离晶体管。隔离晶体管的控制端对ESD信号作出响应，使得隔离晶体管响应于ESD信号指示ESD事件而变得不导电。
在另一实施例中，一种电路包括第一电压域电路系统。第一电压域电路系统被配置成提供第一信号。所述电路包括第二电压域电路系统。所述电路包括电压检测电路。电压检测电路被配置成提供指示电源电压不存在的检测信号。所述电路包括ESD检测电路。ESD检测电路被配置成提供指示ESD事件的ESD信号。所述电路包括电平移位电路。电平移位电路包括用以接收第一信号的输入和用以提供第二信号的输出，所述第二信号是针对第二电压域电路系统的电压域移位的第一信号。电平移位电路包括控制节点和对控制节点作出响应的至少一个装置。至少一个装置经由控制节点对检测信号作出响应，并且至少一个装置经由控制节点对ESD信号指示ESD事件作出响应。
虽然已经示出和描述本发明的特定实施例，但本领域的技术人员将认识到，基于本文中的教示，可在不脱离本发明和其更广泛方面的情况下做出另外的改变和修改，且因此，所附权利要求书意图将在本发明的真实精神和范围内的所有此类改变和修改涵盖在其范围内。

Claims (10)

1.一种电路，其特征在于，包括：
第一电压域电路系统，所述第一电压域电路系统被配置成提供第一信号；
第二电压域电路系统；
ESD检测电路，所述ESD检测电路被配置成提供指示ESD事件的ESD信号；
电平移位电路，所述电平移位电路包括用以接收所述第一信号的输入和用以提供第二信号的输出，所述第二信号是针对所述第二电压域电路系统的电压域移位的所述第一信号，其中所述电平移位电路包括电流路径，所述电流路径包括输入晶体管和节点，所述输入晶体管的控制端接收所述第一信号，所述节点在所述第二电压域电路系统的电压域中提供与所述第一信号反相的信号，其中所述电平移位电路包括在所述电流路径中位于所述输入晶体管与所述节点之间的隔离晶体管，其中所述隔离晶体管的控制端对所述ESD信号作出响应，使得所述隔离晶体管响应于所述ESD信号指示ESD事件而变得不导电。
2.根据权利要求1所述的电路，其特征在于，所述电平移位电路包括第二电流路径，所述第二电流路径包括第二输入晶体管和第二节点，所述第二输入晶体管的控制端接收与所述第一信号互补的信号，所述第二节点在所述第二电压域电路系统的所述电压域中提供与所述互补信号反相的信号，其中所述电平移位电路包括在所述第二电流路径中位于所述第二输入晶体管与所述第二节点之间的第二隔离晶体管，其中所述第二隔离晶体管的控制端对所述ESD信号作出响应，使得所述第二隔离晶体管响应于所述ESD信号指示ESD事件而变得不导电。
3.根据权利要求1所述的电路，其特征在于，所述电平移位电路包括耦合在所述节点与所述第二电压域电路系统的电源电压端之间的锁存晶体管，其中所述锁存晶体管的控制端对所述ESD信号作出响应，以响应于所述ESD信号指示ESD事件而使所述锁存晶体管导电，从而将所述节点的电压拉到所述电源电压端的电压。
4.根据权利要求1所述的电路，其特征在于，另外包括：
电压检测电路，所述电压检测电路提供指示电源电压不存在的检测信号；
其中所述隔离晶体管的所述控制端对所述检测信号作出响应，使得所述隔离晶体管响应于所述检测信号指示所述电源电压不存在而变得不导电。
5.根据权利要求1所述的电路，其特征在于，所述输入晶体管的主体端耦合到所述第一域电路系统的电源电压端，并且所述隔离晶体管的主体端耦合到所述第二域电路系统的电源电压端。
6.根据权利要求1所述的电路，其特征在于，所述电流路径从所述第二域电路系统的电源电压端延伸到所述第一域电路系统的电源电压端。
7.一种电路，其特征在于，包括：
第一电压域电路系统，所述第一电压域电路系统被配置成提供第一信号；
第二电压域电路系统；
电压检测电路，所述电压检测电路被配置成提供指示电源电压不存在的检测信号；
ESD检测电路，所述ESD检测电路被配置成提供指示ESD事件的ESD信号；
电平移位电路，所述电平移位电路包括用以接收所述第一信号的输入和用以提供第二信号的输出，所述第二信号是针对所述第二电压域电路系统的电压域移位的所述第一信号，其中所述电平移位电路包括控制节点和对所述控制节点作出响应的至少一个装置，其中所述至少一个装置经由所述控制节点对所述检测信号作出响应，并且所述至少一个装置经由所述控制节点对所述ESD信号指示ESD事件作出响应。
8.根据权利要求7所述的电路，其特征在于，所述电平移位电路包括电流路径，所述电流路径包括输入晶体管和第一电路节点，所述输入晶体管的控制端接收所述第一信号，所述第一电路节点在所述第二电压域电路系统的所述电压域中提供与所述第一信号反相的信号，其中所述至少一个装置包括在所述电流路径中位于所述输入晶体管与所述第一电路节点之间的晶体管，其中所述晶体管的控制端耦合到所述控制节点。
9.根据权利要求8所述的电路，其特征在于，输出信号与由所述第一电路节点提供的所述信号反相。
10.根据权利要求8所述的电路，其特征在于，所述电平移位电路包括第二电流路径，所述第二电流路径包括第二输入晶体管，所述第二输入晶体管的控制端接收与由所述输入晶体管接收的所述第一信号互补的信号，所述第二电流路径包括第二电路节点，所述第二电路节点在所述第二电压域电路系统的所述电压域中提供与所述互补信号反相的信号，其中所述至少一个装置包括在所述第二电流路径中位于所述第二输入晶体管与所述第二电路节点之间的第二晶体管，其中所述第二晶体管的控制端耦合到所述控制节点。
CN202111330054.0A 2020-11-10 2021-11-10 具有esd保护的电平移位器 Pending CN114465616A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/094,284 2020-11-10
US17/094,284 US11251782B1 (en) 2020-11-10 2020-11-10 Level shifter with ESD protection

Publications (1)

Publication Number Publication Date
CN114465616A true CN114465616A (zh) 2022-05-10

Family

ID=78528818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111330054.0A Pending CN114465616A (zh) 2020-11-10 2021-11-10 具有esd保护的电平移位器

Country Status (3)

Country Link
US (1) US11251782B1 (zh)
EP (1) EP3996278A1 (zh)
CN (1) CN114465616A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116366051A (zh) * 2023-03-21 2023-06-30 辰芯半导体（深圳）有限公司 电平移位电路及电平移位器

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11855450B2 (en) 2021-10-29 2023-12-26 Nxp B.V. ESD protection circuit with GIDL current detection
US12015407B1 (en) * 2022-12-07 2024-06-18 Nxp B.V. Level shifter with GIDL current reduction

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075686A (en) * 1997-07-09 2000-06-13 Industrial Technology Research Institute ESD protection circuit for mixed mode integrated circuits with separated power pins
JP2004260242A (ja) * 2003-02-24 2004-09-16 Toshiba Corp 電圧レベルシフタ
TWI278093B (en) * 2005-07-15 2007-04-01 Novatek Microelectronics Corp Level shifter ESD protection circuit with power-on-sequence consideration
EP1901430B1 (en) * 2006-08-23 2013-06-05 STMicroelectronics International N.V. High speed level shifter
JP4823098B2 (ja) 2007-02-20 2011-11-24 富士通セミコンダクター株式会社 Ｉ／ｏ回路
US8009397B2 (en) * 2008-06-13 2011-08-30 Freescale Semiconductor, Inc. Method and circuit for eFuse protection
US9172243B2 (en) * 2012-12-28 2015-10-27 Texas Instruments Corporated Shut-off circuits for latched active ESD FET
US20150194418A1 (en) * 2014-01-09 2015-07-09 Ati Technologies Ulc Electrostatic discharge equalizer
US10734806B2 (en) * 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10141301B2 (en) * 2016-08-15 2018-11-27 Nxp B.V. Cross-domain ESD protection
TWI627727B (zh) * 2017-04-14 2018-06-21 瑞昱半導體股份有限公司 靜電放電防護裝置與其偵測電路
US10749338B2 (en) * 2018-02-22 2020-08-18 Infineon Technologies Ag ESD power clamp with negative gate voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116366051A (zh) * 2023-03-21 2023-06-30 辰芯半导体（深圳）有限公司 电平移位电路及电平移位器
CN116366051B (zh) * 2023-03-21 2024-02-13 辰芯半导体（深圳）有限公司 电平移位电路及电平移位器

Also Published As

Publication number Publication date
US11251782B1 (en) 2022-02-15
EP3996278A1 (en) 2022-05-11

Similar Documents

Publication Publication Date Title
US5570043A (en) Overvoltage tolerant intergrated circuit output buffer
EP3996278A1 (en) Level shifter with esd protection
US5396128A (en) Output circuit for interfacing integrated circuits having different power supply potentials
KR101109283B1 (ko) 개선된 성능을 가진 ｎ?채널 ｅｓｄ 클램프
EP0042305B1 (en) Mos transistor circuit with breakdown protection
US10714934B2 (en) Electrostatic discharge protection device, detection circuit and protection method thereof
EP0481329B1 (en) A CMOS off chip driver for fault tolerant cold sparing
US8139330B2 (en) Semiconductor integrated circuit
KR19990067849A (ko) 허용 전압 출력 버퍼
US8385036B2 (en) System and method for negative voltage protection
US10158225B2 (en) ESD protection system utilizing gate-floating scheme and control circuit thereof
CN111130516B (zh) 具有减少漏电流的高电压保护的开关电路
US5894230A (en) Modified keeper half-latch receiver circuit
US20070146950A1 (en) Active Protection Circuit Arrangement
CN111884632B (zh) 集成电路系统、缓冲器电路及其方法
US6483346B2 (en) Failsafe interface circuit with extended drain services
JP2009514436A (ja) 高電圧耐性ポートドライバ
US7773357B2 (en) Auto-detecting CMOS input circuit for single-voltage-supply CMOS
CN107346769B (zh) 静电放电保护装置
KR100671861B1 (ko) 입력 보호 회로
US9601479B2 (en) Protection circuit, circuit employing same, and associated method of operation
TW201703222A (zh) 具自身靜電防護功能的輸出緩衝電路
TWI449158B (zh) 具有多重電源區域積體電路之靜電放電防護電路
US9762052B2 (en) Circuit and method of electrically decoupling nodes
US11605626B2 (en) ESD circuit with current leakage compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination