CN111752360B - 一种复位信号产生电路、芯片及控制方法 - Google Patents

Abstract

本发明实施例提供一种复位信号产生电路、芯片及控制方法，该复位信号产生电路包括：第一信号接收端，用于接收低电平的源复位信号；与所述第一信号接收端连接的第一反相模块，用于将所述源复位信号反相后，在所述第一反相模块的输出端输出反相后的高电平信号；与所述第一信号接收端和所述第一反相模块的输出端分别连接的第一选择模块，用于在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。本发明实施例可以适用于低电平复位逻辑，也可以适用于高电平复位逻辑，能灵活的适应各种复位场景。

Description

一种复位信号产生电路、芯片及控制方法

技术领域

本发明涉及电路技术领域，特别是涉及一种复位信号产生电路、芯片及控制方法。

背景技术

在电器设备上电时，通常会对内存等模块进行上电复位，以使电器设备处于稳定的工作状态；在电器设备工作时，为了节约功耗，在长时间未接收到用户操作的情况下，通常会进入低功耗模式，在低功耗模式中控制模块会进入休眠掉电状态，而一些被控制模块控制的重要模块，例如内存等，其复位信号可能需要持续的高电平保持自刷新工作，以避免内存内部数据丢失，从低功耗模式唤起时通常不需要对内存等重要模块进行复位，使得控制模块可以恢复到休眠前的工作现场。

现有技术中，在上电或低功耗模式唤起时，控制模块通常会输出低电平信号，实现对各模块的复位。低电平复位适合大部分的设备模块，但是，休眠状态下，控制模块掉电后通常输出低电平，为了保证该低电平不对内存进行复位，保持内存的自刷新，通常是在控制模块进入休眠状态后，由其他的电路承接重要模块的处理。例如，如图1所示的电路，在控制模块与内存之间设置选择逻辑电路，选择逻辑电路还连接有：由电源(VDD)和电阻(R)组成的上拉电路、选择信号输入端；在控制模块(处理器CPU)进入休眠状态的情况下，选择信号为低，选择逻辑电路选择输入到该内存的输入端INPUT与上拉电路连接，上拉电路保证INPUT为高电平，从而保持该内存的工作；在控制模块正常工作的情况下，选择信号为高，选择逻辑电路选择INPUT与CPU输入信号端连接，由控制模块承接该内存的复位以及工作等。

然而，现有技术中控制模块的复位逻辑不够灵活，导致为了适应控制模块低电平复位逻辑，需要增加较为复杂的选择逻辑电路及其他器件，导致电路连接复杂，且选择逻辑电路及其他器件会造成额外的功耗，导致功耗较大。

发明内容

本发明实施例提供一种复位信号产生电路、芯片及控制方法，以解决控制模块的复位逻辑不够灵活的电路复杂的问题。

第一方面，本发明提供一种复位信号产生电路，所述复位信号产生电路包括：

第一信号接收端，用于接收低电平的源复位信号；

与所述第一信号接收端连接的第一反相模块，用于将所述源复位信号反相后，在所述第一反相模块的输出端输出反相后的高电平信号；

与所述第一信号接收端和所述第一反相模块的输出端分别连接的第一选择模块，用于在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

可选的，还包括：

第二信号接收端，用于接收禁止复位信号；

与所述第二信号接收端和所述第一选择模块的输出端分别连接的第二选择模块，用于在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

可选的，在所述第一工作状态中，所述复位信号产生电路为低电平有效的复位逻辑；在所述第二工作状态和所述第三工作状态中，所述复位信号产生电路为高电平有效的复位逻辑；其中，所述第一工作状态为：所述计算设备进行低电平复位时的工作状态；所述第二工作状态为：所述计算设备从关闭状态启动的工作状态；所述第三工作状态为：所述计算设备从休眠中恢复的工作状态。

可选的，所述第一选择模块包括：第一配置寄存器；

所述第一配置寄存器还包括第一配置信号接收端，所述第一配置信号接收端用于接收第一配置信号，以使所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；以及使所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

可选的，其特征在于，所述第二选择模块包括：第二配置寄存器；

所述第二配置寄存器还包括第二配置信号接收端，所述第二配置信号接收端用于接收第二配置信号，以使所述第二配置寄存器根据所述第二配置信号，在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

第二方面，本发明实施例提供一种芯片，所述芯片包括任一所述的复位信号产生电路。

可选的，所述芯片还包括：

与所述第一信号接收端连接的源复位信号产生模块，用于产生所述源复位信号。

可选的，所述芯片还包括：

第二反相模块、休眠保持对象；

所述第二反相模块的输入端与所述第二选择模块的输出端连接，用于将所述第二选择模块的输出端的信号反相后，在所述第二反相模块的输出端输出反相后的信号；

所述第二反相模块的输出端与所述休眠保持对象连接，以使在所述第二反相模块接收到低电平信号的情况下，通过所述第二反相模块输出反相后的高电平信号保持所述休眠保持对象的预设工作状态；在所述第二反相模块接收到高电平信号的情况下，通过所述第二反相模块输出反相后的低电平信号对所述休眠保持对象进行复位。

第三方面，本发明提供一种控制方法，应用于上述任意的复位信号产生电路，该方法包括：

在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；

在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

可选的，还包括：

在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出。

相对于现有技术，本发明具备如下优点：

本发明实施例提供的复位信号产生电路中，将第一信号接收端所接收的低电平的源复位信号，以及该源复位信号反相后的高电平信号作为第一选择模块的输入，通过第一选择模块，可以在计算设备处于第一工作状态时，选择低电平的源复位信号作为第一复位信号进行输出，即第一复位信号为低电平复位逻辑；在计算设备处于第二工作状态时，选择第一反相模块输出的高电平信号作为第二复位信号进行输出，即第二复位信号是高电平复位逻辑；也就是说，本发明实施例提供的复位信号产生电路中，可以适用于低电平复位逻辑，也可以适用于高电平复位逻辑，能灵活的适应各种复位场景；具体来说，在使用低电平复位逻辑时，可以兼容现有技术中的复位处理方式，在使用高电平复位逻辑时，使得内存等设备的自刷新高电平可以不通过额外的复杂电路承接，为电路简化提供了可能，举例来说，在高电平复位逻辑中，在产生源复位信号的控制模块进入休眠状态后，控制模块掉电，输出均为低电平，且可以在内存与控制模块之间设置反相模块，将该低电平的信号反相为高电平信号后，通过该高电平信号保持内存的自刷新操作，在需要复位时，在控制模块输出高电平复位信号进行复位，从而避免搭建复杂的电路承接内存自刷新操作需要的高电平。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术提供的一种选择逻辑电路的电路图；

图2是本发明实施例提供的一种复位信号产生电路的示意图；

图3是本发明实施例提供的第一工作状态的时序图；

图4是本发明实施例提供的第二工作状态的时序图；

图5是本发明实施例提供的第三工作状态的时序图；

图6是本发明实施例提供的一种芯片的电路示意图；

图7是本发明实施例提供的一种芯片的结构示意图；

图8是本发明实施例提供的一种控制方法的步骤流程图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

本发明实施例提供了一种复位信号产生电路。图2示出了本发明实施例提供的所述复位信号产生电路的电路示意图。

如图2所示，该复位信号产生电路可以应用于计算设备(图中未示出)，该计算设备可以是包含处理器的主板等，实际应用中，计算设备还可以是包含主板的电脑、手机等能实现计算功能的设备，本发明实施例对计算设备不做具体限定。该复位信号产生电路可以包括：第一信号接收端10，用于接收低电平的源复位信号；与所述第一信号接收端10连接的第一反相模块20，用于将所述源复位信号反相后，在所述第一反相模块20的输出端输出反相后的高电平信号；与所述第一信号接收端10和所述第一反相模块20的输出端分别连接的第一选择模块30，用于在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；在所述计算设备处于第二工作状态时，选择所述第一反相模块20输出的高电平信号作为第二复位信号进行输出。

本发明实施例中，源复位信号可以是：由现有技术中如处理器等(控制模块)产生的、低电平的复位信号，其中，上述控制模块为计算设备中用于对该计算设备中其他模块进行管理控制的模块。本发明实施例的复位信号产生电路可以作为设置在该控制模块上的一个插件，其中，第一信号接收端10可以连接在该处理器的输出源复位信号的一端，复位信号产生电路的输出端可以连接待复位设备，使得通过本发明实施例的复位信号产生电路可以对该待复位设备实现高电平复位的逻辑(复位信号产生电路侧输出高电平对待复位设备进行复位的逻辑)。

具体应用中，参照图2，第一信号接收端10的源复位信号经过第一反相模块20的反相后，可以在第一反相模块20的输出端输出该源复位信号的反相信号，具体的，在源复位信号为低电平信号的情况下，在第一反相模块20的输出端输出高电平信号，则，将第一选择模块30的两个输入端(a和b)可以接收到两个反相的信号，因此，通过第一选择模块30的选择逻辑设定，可以在第一选择模块30的输出端，选择输出低电平的源复位信号，或选择输出该源复位信号反相后的高电平信号。也即，第一选择模块30输出的第一输出信号既可以是低电平，也可以是高电平，从而使得复位逻辑可以是低电平复位逻辑，也可以是高电平复位逻辑。

具体应用中，在计算设备处于第一工作状态时，第一选择模块30可以选择低电平的源复位信号作为第一复位信号进行输出；进一步的，计算设备处于第一工作状态具体可以是：计算设备处于一般模式，即所述计算设备进行低电平复位时的工作状态，在所述第一工作状态中，所述复位信号产生电路为低电平有效的复位逻辑；在第一工作状态中，源复位信号可以直接作为本发明实施例的复位信号产生电路的输出，此时待复位设备可以是随着控制模块的断电而断电的设备，例如，待复位设备是计算设备上的一个模块，如是内存，或者是主板(计算设备)上的其他随着控制模块的断电即断电的设备；可以理解，在第一工作状态中，待复位设备也可以是内存，则在主板中复位信号产生电路和内存之间可以加入反相模块，以确保内存在低功耗模式中的正常工作。

参照图3，示出了在第一工作状态下，计算设备的上电引脚、初始化引脚、存储器复位输出引脚、内存复位接收引脚的时序图。

在计算设备未上电时：该上电引脚状态为低；上电后，电源提供高电平，经过一定的延时，对计算设备进行系统初始化的初始化引脚变为高电平，控制模块此时开始系统初始化，进行内部复位、软件使能、DLL(Delay-lockedLoop，延迟锁相环)锁定等。由于第一工作状态为低电平复位逻辑，因此，用于输出复位信号的存储器复位输出引脚在初始化中保持低电平，通过该低电平实现对内存的复位，初始化完成后，计算设备正常工作，引脚状态均为高电平。

具体应用中，本发明中所要进行复位的内存设备可以是一种DDR(Double DataRate SDRAM，双倍速率同步动态随机存储器)设备，本发明实施例对此不作具体限定。

本发明实施例中，在计算设备处于第二工作状态时，第一选择模块30可以选择高电平信号作为第二复位信号进行输出；实际应用中，计算设备处于第二工作状态具体可以是：所述计算设备能够实现高电平复位时的工作状态，在所述第二工作状态中，计算设备从关闭状态启动时，所述复位信号产生电路为高电平有效的复位逻辑；在第二工作状态中，第二复位信号是与一般的复位电平相反的高电平信号，所以在实际工作中，可以在第二复位信号输出端与内存设备之间设置反相模块，以保证从内存设备侧来说，依然是通过低电平复位，从而不需要对内存的结构进行任何改变，能够适应于现有的各种内存结构。

参照图4，示出了在第二工作状态下，计算设备的上电引脚、初始化引脚、存储器复位输出引脚、内存复位接收引脚的时序图。

在计算设备未上电时：该上电引脚状态为低；上电后，电源提供高电平，经过一定的延时，初始化引脚变为高电平，控制模块开始初始化，进行内部复位、软件使能、DLL(Delay-locked Loop，延迟锁相环)锁定等，第二工作状态为高电平复位逻辑，所以在软件使能阶段，通过第一选择模块30将用于输出复位信号的存储器复位输出引脚选择输出高电平，该高电平的信号经过第二复位信号输出端与内存设备之间设置的反相模块后输出到内存的内存复位接收引脚上，以利用低电平实现对内存的复位，初始化完成后，计算设备正常工作，不需要再复位，因此将存储器复位输出引脚状态设置为低电平。

需要说明的是，根据图4可知，在计算设备未上电或控制模块未上电阶段，因为设置在复位信号产生电路与内存之间的反相模块，使得内存复位接收引脚状态为高电平，该高电平可以用于保持内存自刷新工作，使得不需要另外设置如图1所示的选择逻辑电路，从而避免搭建复杂的电路承接内存自刷新操作需要的高电平。

作为本发明实施例的一种可选实施方式，所述第一选择模块30包括：第一配置寄存器(图2中为示出)；所述第一配置寄存器还包括第一配置信号接收端31，所述第一配置信号接收端用于接收第一配置信号，以使所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；以及所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

具体应用中，第一配置寄存器所接收的第一配置信号可以根据实际的应用场景进行设定，示例的，以第一配置信号为二进制的数据为例，可以设定第一配置信号为0时，选择源复位信号作为第一复位信号输出；第一配置信号为1时，选择源复位信号的反相信号作为第二复位信号输出。

本案实施例中，第一配置寄存器可以根据接收的第一配置信号实现对两个复位信号的选择，且结构简单，易于实现，从而可以简化本发明实施例的复位信号产生电路结构。

综上所述，本发明实施例提供的复位信号产生电路中，将第一信号接收端所接收的低电平的源复位信号，以及该源复位信号反相后的高电平信号作为第一选择模块的输入，通过第一选择模块，可以在计算设备处于第一工作状态时，选择低电平的源复位信号作为第一复位信号进行输出，即第一复位信号为低电平复位逻辑；在计算设备处于第二工作状态时，选择第一反相模块输出的高电平信号作为第二复位信号进行输出，即第二复位信号是高电平复位逻辑；也就是说，本发明实施例提供的复位信号产生电路中，可以适用于低电平复位逻辑，也可以适用于高电平复位逻辑，能灵活的适应各种复位场景；具体来说，在使用低电平复位逻辑时，可以兼容现有技术中的复位处理方式，在使用高电平复位逻辑时，使得内存等设备的自刷新高电平可以不通过额外的复杂电路承接，为电路简化提供了可能，举例来说，在高电平复位逻辑中，在产生源复位信号的控制模块进入休眠状态后，控制模块掉电，控制模块中的复位信号产生电路输出均为低电平，且可以在内存与复位信号产生电路之间设置反相模块，将该低电平的信号反相为高电平信号后，通过该高电平信号保持内存的自刷新操作，在需要复位时，在控制模块利用该复位信息产生电路输出高电平复位信号进行复位，从而避免搭建复杂的电路承接内存自刷新操作需要的高电平。

可选地，参照图2，本发明实施例的复位信号产生电路还包括：

第二信号接收端40，用于接收禁止复位信号；与所述第二信号接收端40和所述第一选择模块的输出端50分别连接的第二选择模块60，用于在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

本发明实施例中，为了在复位信号产生电路高电平复位的模式下，保证计算设备重新上电时不再产生复位信号的高电平，避免该高电平经过反相模块之后再进行内存的复位，本发明实施例中设置了第二选择模块60，在第二选择模块60的一端接入禁止复位信号，该禁止复位信号为低电平信号。

具体应用中，在计算设备处于第三工作状态时，第二选择模块60可以选择低电平的禁止复位信号进行输出；实际应用中，计算设备处于第三工作状态具体可以是：所述计算设备能够实现高电平复位时的工作状态，在所述第三工作状态中，计算设备从休眠中恢复，在存储器复位输出引脚持续输出低电平；在第三工作状态中，仍然需要在第二选择模块60的输出端与内存之间设置反相模块，因此内存的输入端持续接收到高电平信号，不会对内存进行复位。

参照图5，示出了在第三工作状态下，计算设备的上电引脚、初始化引脚、存储器复位输出引脚、内存复位接收引脚的时序图。

在计算设备未上电时：该引脚状态为低；上电后，电源提供高电平，经过一定的延时，初始化引脚变为高电平，使得控制模块开始初始化，进行内部复位、软件使能、DLL(Delay-locked Loop，延迟锁相环)锁定等，在第三工作状态，通过第二选择模块60将用于输出复位信号的存储器复位输出引脚选择持续输出低电平，该高电平的信号经过反相模块后输出到内存，因此内存端的内存复位接收引脚持续接收到高电平，因此不会对内存进行复位，可以保持内存原有工作。

作为本发明实施例的一种可选方式，所述第二选择模块60包括：第二配置寄存器(图中未示出)；所述第二配置寄存器还包括第二配置信号接收端61，所述第二配置信号接收端用于接收第二配置信号，以使所述第二配置寄存器根据所述第二配置信号，在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；以及使所述第二配置寄存器根据所述第二配置信号，选择第一选择模块30输出端的信号输出。使所述第二配置寄存器根据所述第二配置信号，选择第一选择模块30输出端的信号输出，具体包括：在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

具体应用中，第二配置寄存器所接收的第二配置信号可以根据实际的应用场景进行设定，示例的，以第二配置信号为二进制的数据为例，可以设定第二配置信号为0时，选择第一选择模块30输出端的信号输出；第二配置信号为1时，选择禁止复位信号输出。

本案实施例中，第二配置寄存器可以根据接收的第二配置信号实现对两个复位信号的选择，且结构简单，易于实现，从而可以简化本发明实施例的复位信号产生电路结构。

综上所述，本发明实施例中，通过第一选择模块和第二选择模块的选择，使得本发明实施例的复位信号产生电路，既可以工作在第一工作状态，以兼容现有的主板和低电平复位的复位逻辑；也可以工作在第二工作状态，以实现高电平复位逻辑，为简化内存自刷新维持电路提供可能；还可以工作在第三工作状态，以避免对内存的误复位，使得本发明实施例的复位信号产生电路可以灵活运用于各种应用场景。

参照图6，示出了一种芯片，包括上述的复位信号产生电路，可选的，该芯片还包括：

与所述第一信号接收端连接的源复位信号产生模块70，用于产生所述源复位信号。

具体应用中，源复位信号产生模块70可以是现有技术的输出低电平源复位信号的处理器等，本发明实施例对此不作具体限定。

可选的，该芯片还包括：第二反相模块80、休眠保持对象90；

所述第二反相模块80的输入端与所述第二选择模块60的输出端连接，用于将所述第二选择模块60的输出端的信号反相后，在所述第二反相模块80的输出端输出反相后的信号；所述第二反相模块80的输出端与所述休眠保持对象90连接，以使在所述第二反相模块80接收到低电平信号的情况下，通过所述第二反相模块80输出反相后的高电平信号保持所述休眠保持对象90的预设工作状态；在所述第二反相模块80接收到高电平信号的情况下，通过所述第二反相模块80输出反相后的低电平信号对所述休眠保持对象90进行复位。

本发明实施例中，在计算设备进入休眠状态的情况下，源复位信号产生模块70、以及复位信号产生电路可以处于断电状态，因此复位信号产生电路输出的信号为低电平信号，该低电平信号经过第二反相模块80的反相作用，可以向休眠保持对象90输出高电平信号，在实际应用中，休眠保持对象90可以在接收到高电平信号后保持预设工作状态，从而使得在计算设备进入休眠状态时，经过简单的反相传输，让休眠保持对象90仍然可以保持预设工作状态，且不会带来额外的功耗。

具体应用中，预设工作状态可以根据休眠保持对象90的具体内容进行适应设定，本发明实施例对预设工作状态不作具体限定。示例的，若休眠保持对象90为内存设备，则预设工作状态可以对应为自刷新工作状态，在内存进入自刷新工作状态时，内存设备不再依靠计算设备的系统时钟工作，而是根据内部的时钟进行刷新操作；可以理解，当内存设备接收到复位信号后，可以结束自刷新工作状态，进入到正常工作状态。可选的，所述第二反相模块80还包括：第一电源接收端和接地端(图中未示出)；所述第一电源接收端用于接入所述第二反相模块的工作电源；所述接地端用于接地。

图7示出了包括：源复位信号产生模块70、其中包括第一反相模块20、第一选择模块30、第二选择模块60的复位电路、第二反相模块80以及休眠保持对象90的芯片的结构示意图，其中，芯片内的各个模块的输入输出管脚之间的连接方式如图6实施例所述，此处不再赘述。可以理解，源复位信号产生模块70的具体结构、第一反相模块20、第二反相模块80的具体结构、休眠保持对象90的具体结构都可以根据在实际应用中的应用场景确定，只需要实现相应的功能即可，本发明实施例对此不作具体限定。

示例的，具体应用中，第一反相模块20以及第二反相模块80可以通过三极管单元搭建，三极管单元可以是NPN三极管单元，或者PNP三极管单元，每种三极管单元可以包括一个三极管或多个三极管，具体的构成第一反相模块20的反相电路和构成第二反相模块80的反相电路，可以根据实际应用场景确定；第一反相模块20和第二反相模块80还可以通过场效应单元搭建，场效应单元可以是P型场效应单元，或者N型场效应单元，每种场效应单元可以包括一个场效应管或多个场效应管，具体的构成第一反相模块20的反相电路和构成第二反相模块80的反相电路可以根据实际应用场景确定；第一反相模块20和第二反相模块80也可以由本领域技术人员通过其他的器件和电路搭建，只要实现反相作用即可，可以理解，第一反相模块20以及第二反相模块80可以为有源反相，在第一反相模块20以及第二反相模块80工作时，需要接入工作电源和接地端，以保证第一反相模块20以及第二反相模块80的正常工作，本发明实施例对反相模块的具体结构不作规定。

具体应用中，休眠保持对象可以是内存条或内存颗粒等，本发明实施例对休眠保持对象不作具体限定。

本发明实施例中，通过第一选择模块和第二选择模块的选择，使得本发明实施例的芯片，既可以工作在第一工作状态，以兼容现有的主板和低电平复位的复位逻辑；也可以工作在第二工作状态，以实现高电平复位逻辑，为简化内存自刷新维持电路提供可能；还可以工作在第三工作状态，以避免对内存的误复位，使得本发明实施例的芯片可以灵活运用于各种应用场景；且在计算设备进入休眠状态的情况下，向休眠保持对象仍然可以接收到高电平信号，保持预设工作状态，从而使得在计算设备进入休眠状态时，经过简单的反相传输，让休眠保持对象仍然可以保持预设工作状态，且不会带来额外的功耗。

参照图8，示出了本发明实施例的一种控制方法的步骤流程图，该控制方法可以应用于上述任意的复位信号产生电路中，该方法具体包括：

步骤801：在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出。

步骤802：在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出；

本发明实施例中，参照图2所示的复位信号产生电路，以第一配置信号为0时，第一选择模块30选择源复位信号作为第一复位信号输出；第一配置信号为1时，第一选择模块30选择源复位信号的反相信号作为第二复位信号输出，且，第二配置信号为0时，第二选择模块60选择第一选择模块30输出端的信号输出；第二配置信号为1时，第二选择模块60选择禁止复位信号输出为例，说明计算设备处于第一工作状态或第二工作状态时的选择控制。

具体应用中，可以将第一选择模块30的第一配置信号与第二选择模块60的第二配置信号作为一个数组reset_ctrl[1:0]进行赋值，在计算设备处于第一工作状态时，reset_ctrl[1:0]＝＝2’b00；在计算设备处于第二工作状态时，reset_ctrl[1:0]＝＝2’b10，赋值后的具体工作过程可以参见上述实施例，在此不再赘述。

可选的，该方法还包括：在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出。

本发明实施例中，以上述赋值方式为例，则在计算设备处于第三工作状态时，reset_ctrl[1:0]＝＝2’b01。

可以理解，上述示例只是为例便于说明本发明实施例，具体应用中，对第一选择模块30和第二选择模块80的选择及赋值可以根据实际的应用场景进行设定，本发明实施例对此不作具体限定。

综上所述，本发明实施例提供的复位信号产生电路中，将第一信号接收端所接收的低电平的源复位信号，以及该源复位信号反相后的高电平信号作为第一选择模块的输入，通过第一选择模块，可以在计算设备处于第一工作状态时，选择低电平的源复位信号作为第一复位信号进行输出，即第一复位信号为低电平复位逻辑；在计算设备处于第二工作状态时，选择第一反相模块输出的高电平信号作为第二复位信号进行输出，即第二复位信号是高电平复位逻辑；也就是说，本发明实施例提供的复位信号产生电路中，可以适用于低电平复位逻辑，也可以适用于高电平复位逻辑，能灵活的适应各种复位场景；具体来说，在使用低电平复位逻辑时，可以兼容现有技术中的复位处理方式，在使用高电平复位逻辑时，使得内存等设备的自刷新高电平可以不通过额外的复杂电路承接，为电路简化提供了可能，举例来说，在高电平复位逻辑中，在产生源复位信号的控制模块进入休眠状态后，控制模块掉电，输出均为低电平，且可以在内存与控制模块之间设置反相模块，将该低电平的信号反相为高电平信号后，通过该高电平信号保持内存的自刷新操作，在需要复位时，在控制模块输出高电平复位信号进行复位，从而避免搭建复杂的电路承接内存自刷新操作需要的高电平。

需要说明的是，方法实施例的实现过程在装置实施例中已有相似或相关的描述，为避免重复，这里不再赘述。

可以理解，以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种复位信号产生电路、芯片及控制方法，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种复位信号产生电路，其特征在于，应用于计算设备，所述复位信号产生电路包括：

第一信号接收端，用于接收低电平的源复位信号；

与所述第一信号接收端连接的第一反相模块，用于将所述源复位信号反相后，在所述第一反相模块的输出端输出反相后的高电平信号；

与所述第一信号接收端和所述第一反相模块的输出端分别连接的第一选择模块，用于在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出；

第二信号接收端，用于接收禁止复位信号；

与所述第二信号接收端和所述第一选择模块的输出端分别连接的第二选择模块，用于在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

2.根据权利要求1所述的复位信号产生电路，其特征在于，在所述第一工作状态中，所述复位信号产生电路为低电平有效的复位逻辑；在所述第二工作状态和所述第三工作状态中，所述复位信号产生电路为高电平有效的复位逻辑；其中，所述第一工作状态为：所述计算设备进行低电平复位时的工作状态；所述第二工作状态为：所述计算设备从关闭状态启动的工作状态；所述第三工作状态为：所述计算设备从休眠中恢复的工作状态。

3.根据权利要求1所述的复位信号产生电路，其特征在于，所述第一选择模块包括：第一配置寄存器；

所述第一配置寄存器还包括第一配置信号接收端，所述第一配置信号接收端用于接收第一配置信号，以使所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；以及使所述第一配置寄存器根据所述第一配置信号，在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

4.根据权利要求1或2所述的复位信号产生电路，其特征在于，所述第二选择模块包括：第二配置寄存器；

所述第二配置寄存器还包括第二配置信号接收端，所述第二配置信号接收端用于接收第二配置信号，以使所述第二配置寄存器根据所述第二配置信号，在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出；在所述计算设备处于所述第一工作状态时，选择所述第一复位信号进行输出；在所述计算设备处于所述第二工作状态时，选择所述第二复位信号进行输出。

5.一种芯片，其特征在于，所述芯片包括如权利要求1至4任一项所述的复位信号产生电路。

6.根据权利要求5所述的芯片，其特征在于，所述芯片还包括：

与所述第一信号接收端连接的源复位信号产生模块，用于产生所述源复位信号。

7.根据权利要求5或6所述的芯片，其特征在于，所述芯片还包括：

第二反相模块、休眠保持对象；

所述第二反相模块的输入端与所述第二选择模块的输出端连接，用于将所述第二选择模块的输出端的信号反相后，在所述第二反相模块的输出端输出反相后的信号；

所述第二反相模块的输出端与所述休眠保持对象连接，以使在所述第二反相模块接收到低电平信号的情况下，通过所述第二反相模块输出反相后的高电平信号保持所述休眠保持对象的预设工作状态；在所述第二反相模块接收到高电平信号的情况下，通过所述第二反相模块输出反相后的低电平信号对所述休眠保持对象进行复位。

8.一种控制方法，应用于如权利要求1至4任一项所述的复位信号产生电路，所述方法包括：

在所述计算设备处于第一工作状态时，选择所述源复位信号作为第一复位信号进行输出；

在所述计算设备处于第二工作状态时，选择所述第一反相模块输出的高电平信号作为第二复位信号进行输出。

9.根据权利要求8所述的方法，其特征在于，还包括：

在所述计算设备处于第三工作状态时，选择所述禁止复位信号作为第三复位信号进行输出。

Images