TWI555332B - 積體電路 - Google Patents

Description

積體電路

本發明是有關於一種積體電路，且特別是有關於一種能夠防止訊號電壓倒灌至系統電壓軌線之積體電路。

隨著科技進步，積體電路製程技術也隨之不斷精進。如熟悉積體電路技術者所知，各種電子電路可集積/成形於晶片上。為了要使晶片能向外界其他電路/晶片進行通訊(例如交換資料)的電壓源(例如偏壓電源)，晶片上會設有銲墊(pad)。

舉例來說，圖1是說明具有多個積體電路的電子系統方塊示意圖。積體電路50包括核心電路51、終端阻抗元件53與銲墊Tx0。核心電路51的通信端可以經由銲墊Tx0輸出資料訊號至通信通道10。終端阻抗元件53的第一端與第二端分別耦接至系統電壓軌線VCC與銲墊Tx0。積體電路50可以利用終端阻抗元件53對通信通道10的傳送端進行阻抗匹配。積體電路100包括終端阻抗元件105、核心電路110與銲墊Rx0。核心電路110的通信端可以經由銲墊Rx0而從通信通道10接收資料訊號。終端阻抗元件 105的第一端與第二端分別耦接至系統電壓軌線TVCC與銲墊Rx0。積體電路100可以利用終端阻抗元件105對通信通道10的接收端進行阻抗匹配。

圖2是說明圖1所示積體電路100發生訊號電壓倒灌至系統電壓軌線的倒灌路徑示意圖。請參照圖2，核心電路110的通信端與終端阻抗元件105的第一端皆耦接至銲墊Rx0。開關P1的第一端與第二端分別耦接至系統電壓軌線TVCC與終端阻抗元件105的第二端。在正常操作模式下，基於開關P1的導通狀態，終端阻抗元件105可以選擇性地提供電阻值至銲墊Rx0。因此，積體電路100可以利用終端阻抗元件105對通信通道10的接收端進行阻抗匹配。

當積體電路100進入電源關斷模式(省電模式)時，電壓源(未繪示)會停止供電至積體電路100的系統電壓軌線TVCC，以節省核心電路110的功耗。然而在積體電路100進入電源關斷模式期間，積體電路50可能會利用通信通道10傳送通信號給其他積體電路(未繪示)，使得積體電路100的銲墊Rx0出現電壓信號。在積體電路100進入電源關斷模式期間，開關P1的控制訊號ZB可能是不確定狀態(例如為浮動的(floating)狀態)或是接地狀態，使得開關P1無法完全關斷(在此假設開關P1為P型金屬氧化半導體電晶體)。因此，當銲墊Rx0的電壓準位出現高準位(例如是3.3V)的電壓信號時，此電壓信號會經由終端阻抗元件105與開關P1倒灌至系統電壓軌線TVCC。所述電流倒灌路徑為 如圖2中的箭頭所示。倒灌至系統電壓軌線TVCC的電壓信號可能會導致核心電路110發生誤動作。

圖3是說明圖1所示積體電路100發生訊號電壓倒灌至系統電壓軌線的另一倒灌路徑示意圖。在此假設開關P1為P型金屬氧化半導體(P-channel Metal Oxide Semiconductor，PMOS)電晶體，因此開關P1的第二端(汲極)與基體(body或bulk)之間的接面形成一個寄生二極體D。開關P1的基體被耦接至系統電壓軌線TVCC。在積體電路100進入電源關斷模式期間，當銲墊Rx0的電壓準位出現高準位(例如是3.3V)的電壓信號時，此電壓信號會經由終端阻抗元件105與開關P1的寄生二極體D倒灌至系統電壓軌線TVCC。所述倒灌路徑為如圖3中的箭頭所示。因此，上述電壓信號倒灌現象會造成系統電壓軌線TVCC的電壓被提高，致使核心電路110發生誤動作。

本發明提供一種積體電路，以防止銲墊的通信訊號倒灌至系統電壓軌線。

本發明的一種積體電路，包括銲墊、核心電路、終端阻抗元件、第一開關以及第二開關。銲墊用以傳輸一通信訊號。核心電路的通信端耦接至銲墊，並且核心電路的電源端耦接至系統電壓軌線。終端阻抗元件的第一端耦接至銲墊。第一開關的第一端耦接至系統電壓軌線。第一開關的第二端耦接至終端阻抗元件 的第二端。第二開關的第一端耦接至第一開關的控制端。第二開關的第二端耦接至終端阻抗元件的第二端。

在本發明的一實施例中，上述的控制單元更包括第三開關。第三開關的第一端接收控制訊號，該第三開關的一第二端耦接至第一開關的控制端。

在本發明的一實施例中，當第二開關為導通時，第三開關為關斷。當第三開關為導通時，第二開關為關斷。

在本發明的一實施例中，上述的控制電路更包括基體開關電路。基體開關電路的第一端與第二端分別耦接至第一開關的基體與系統電壓軌線。

在本發明的一實施例中，上述的控制電路更包括第四開關、第五開關以及第六開關。第四開關的第一端與第二端分別耦接至第一開關的基體與系統電壓軌線。第五開關的第一端耦接至第一開關的基體。第五開關的第二端耦接至第四開關的控制端。第六開關的第一端耦接至接地電壓軌線。第六開關的第二端耦接至第四開關的控制端。

在本發明的一實施例中，當第五開關為導通時，第六開關為關斷。當第六開關為導通時，第五開關為關斷。

在本發明的一實施例中，上述的積體電路更包括靜電放電(electrostatic discharge，ESD)保護電路。靜電放電保護電路耦接至銲墊。

在本發明的一實施例中，上述的靜電放電保護電路包括 第一二極體、第二二極體以及箝位(voltage clamp)電路。第一二極體之陽極連接至銲墊。第二二極體之陰極連接至銲墊。第二二極體之陽極連接至接地電壓軌線。箝位電路的第一端連接至第一二極體之陰極。箝位電路的第二端連接至接地電壓軌線。

在本發明的一實施例中，上述的積體電路更包括限流電阻。限流電阻配置於終端阻抗元件的第一端至核心電路的通信端之間的電性路徑中。

綜上所述，本發明實施例提出一種積體電路。在系統電壓軌線被停止供電的期間，第一開關的控制端被耦接至終端阻抗元件的第二端。因此，當銲墊出現通信訊號時，第一開關可以阻止銲墊的通信訊號倒灌至系統電壓軌線。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10‧‧‧通信通道

50、100、400、500、600、700‧‧‧積體電路

51、110‧‧‧核心電路

53、105‧‧‧終端阻抗元件

120‧‧‧靜電放電保護電路

125‧‧‧箝位電路

130_1、130_2、130_3‧‧‧控制電路

640‧‧‧基體開關電路

710‧‧‧限流電阻

D‧‧‧寄生二極體

D1‧‧‧第一二極體

D2‧‧‧第二二極體

DIO‧‧‧靜電放電軌線

ENB_BFP‧‧‧控制訊號

GND‧‧‧接地電壓軌線

N1‧‧‧第三開關

N2‧‧‧第六開關

P1‧‧‧第一開關

P2‧‧‧第二開關

P3‧‧‧第四開關

P4‧‧‧第五開關

R1‧‧‧終端阻抗元件

Rx0、Tx0‧‧‧銲墊

Vb‧‧‧節點

VCC‧‧‧系統電壓軌線

TVCC‧‧‧系統電壓軌線

ZB‧‧‧控制訊號

圖1是說明具有多個積體電路的電子系統方塊示意圖。

圖2是說明圖1所示積體電路發生訊號電壓倒灌至系統電壓軌線的倒灌路徑示意圖。

圖3是說明圖1所示積體電路發生訊號電壓倒灌至系統電壓軌線的另一倒灌路徑示意圖。

圖4是依照本發明的第一實施例的一種防止電源電流倒灌之 積體電路的示意圖。

圖5是依照本發明的第二實施例的一種防止電源電流倒灌之控制電路的示意圖。

圖6是依照本發明的第三實施例的一種防止電源電流倒灌之控制電路的示意圖。

圖7是依照本發明的第四實施例的一種防止電源電流倒灌之控制電路的示意圖。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/符號代表相同或類似部分。

圖4是依照本發明的第一實施例的一種防止電源電流倒灌之積體電路的示意圖。請參照圖4，積體電路400包括銲墊Rx0、核心電路110以及一個或多個控制電路(例如圖4所示控制電路130_1、130_2、130_3)。核心電路的電源端耦接至系統電壓軌線TVCC。當積體電路400運行於正常操作模式時，系統電壓源(未繪示)可以經由系統電壓軌線TVCC供電至核心電路的電源端。當積體電路400進入電源關斷模式(省電模式)時，系統電壓源(未繪示)會停止供電至系統電壓軌線TVCC，以節省核心電路110的功耗。

核心電路110的通信端耦接至銲墊Rx0。銲墊Rx0用以 傳輸通信訊號。舉例來說(但不限於此)，核心電路110的通信端可以經由銲墊Rx0接收來自於外部通信通道的通信訊號，以及/或是將核心電路110的通信訊號經由銲墊Rx0輸出至外部通信通道。

在本實施例中，基於清晰與簡潔，圖4僅繪示控制電路130_1、130_2、130_3。然而在其他實施例中，控制電路的數量並不以此為限。以下將以控制電路130_1作為說明範例。其他控制電路130_2、130_3可以以參照控制電路130_1的相關說明而類推。

控制電路130_1包括終端阻抗元件R1、第一開關P1以及第二開關P2。終端阻抗元件R1的第一端耦接至銲墊Rx0。在此假設第一開關P1以及第二開關P2均為P型金屬氧化半導體(P-channel Metal Oxide Semiconductor，PMOS)電晶體，但在其他實施例中並不限於此。第一開關P1的第一端(例如源極端)耦接至系統電壓軌線TVCC。第一開關P1的第二端(例如汲極端)耦接至終端阻抗元件R1的第二端。第二開關P2的第一端(例如源極端)耦接於第一開關P1的控制端(例如閘極端)。第二開關P2的第二端(例如汲極端)耦接至終端阻抗元件R1的第二端。第二開關P2的控制端(例如閘極端)用以接收控制訊號ENB_BFP。控制訊號ENB_BFP可以是響應於系統電壓軌線TVCC電壓的任何信號。舉例來說(但不限於此)，在一些實施例中，系統電壓軌線TVCC可以被耦接至第二開關P2的控制端，以提供控制訊號ENB_BFP。

在正常操作模式下，控制訊號ENB_BFP可以使第二開關 P2保持關斷(turn off)。控制信號ZB可以控制第一開關P1的導通狀態，使得控制電路130_1、130_2、130_3的終端阻抗元件105可以選擇性地提供電阻值至銲墊Rx0。因此，積體電路400可以利用控制信號ZB來調整控制電路130_1、130_2、130_3的終端阻抗值，以便對連接於銲墊Rx0的外部通信通道進行阻抗匹配。

當積體電路400進入電源關斷模式而停止供電至系統電壓軌線TVCC時，第一開關P1與第二開關P2可以阻止銲墊Rx0的通信訊號倒灌至系統電壓軌線TVCC。更具體來說，在電源關斷的狀況下，第二控制訊號ENB_BFP為低準位(例如是0V)，因此圖4中的第二開關P2會導通。當銲墊Rx0的通信訊號倒灌至終端阻抗元件R1時，銲墊Rx0的高電壓準位(例如是3.3V)會經由第二開關P2而被傳至第一開關P1的控制端，而將第一開關P1關斷。關斷的第一開關P1可以防止銲墊Rx0的通信訊號倒灌至系統電壓軌線TVCC。

圖5是依照本發明的第二實施例的一種防止電源電流倒灌之控制電路的示意圖。請參照圖5，積體電路500包括銲墊Rx0、核心電路110以及一個或多個控制電路(例如圖5所示控制電路130_1、130_2、130_3)。其他控制電路130_2、130_3可以以參照控制電路130_1的相關說明而類推。積體電路500的控制電路130_1包括終端阻抗元件R1、第一開關P1、第二開關P2以及第三開關N1。圖5所示積體電路500、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2可以參照圖4所示積體電路 400、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2的相關說明而類推，故不再贅述。

在此假設第三開關N1為N型金屬氧化半導體(N-channel Metal Oxide Semiconductor，NMOS)電晶體，但在其他實施例中並不限於此。在本實施例中，第三開關N1的第一端(例如源極端)可以接收由前級電路(未繪示)所提供的控制訊號ZB。第三開關N1的第二端(例如汲極端)耦接至第一開關P1的控制端。第三開關N1的控制端(例如閘極)受控於控制訊號ENB_BFP。控制訊號ENB_BFP可以是響應於系統電壓軌線TVCC電壓的任何信號。舉例來說(但不限於此)，在一些實施例中，系統電壓軌線TVCC可以被耦接至第二開關P2的控制端與第三開關N1的控制端，以提供控制訊號ENB_BFP。當第二開關P2為導通時，第三開關N1為關斷。當第三開關N1為導通時，第二開關P2為關斷。

更具體而言，在正常操作模式下，控制訊號ENB_BFP可以使第二開關P2保持關斷，以及使第三開關N1保持導通。控制信號ZB可以控制第一開關P1的導通狀態。因此，積體電路500可以利用控制信號ZB來調整控制電路130_1、130_2、130_3的終端阻抗值，以便對連接於銲墊Rx0的外部通信通道進行阻抗匹配。

當積體電路500進入電源關斷模式而停止供電至系統電壓軌線TVCC時，低準位(例如是0V)的控制訊號ENB_BFP可以使第二開關P2保持導通，以及使第三開關N1保持關斷。當銲墊Rx0的通信訊號倒灌至終端阻抗元件R1時，銲墊Rx0的高電壓準 位(例如是3.3V)會經由第二開關P2而被傳至第一開關P1的控制端，進而將第一開關P1關斷。因此，第一開關P1與第二開關P2可以阻止銲墊Rx0的通信訊號倒灌至系統電壓軌線TVCC。除此之外，關斷的第三開關N1可以阻止銲墊Rx0的通信訊號倒灌至提供控制訊號ZB的前級電路(未繪示)。

圖6是依照本發明的第三實施例的一種防止電源電流倒灌之控制電路的示意圖。請參照圖6，積體電路600包括銲墊Rx0、核心電路110以及一個或多個控制電路(例如圖6所示控制電路130_1)。其他控制電路可以以參照控制電路130_1的相關說明而類推。積體電路600的控制電路130_1包括終端阻抗元件R1、第一開關P1以及第二開關P2。圖6所示積體電路600、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2可以參照圖4所示積體電路400、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2的相關說明而類推，故不再贅述。

於圖6所示實施例中，積體電路600更包括基體開關電路640。基體開關電路640的第一端耦接至第一開關P1的基體，而基體開關電路640的第二端耦接至系統電壓軌線TVCC。當積體電路600運行在正常操作模式時，基體開關電路640為導通，因此系統電壓軌線TVCC的系統電壓可以被傳輸至第一開關P1的基體。當積體電路600運行在電源關斷模式(省電模式)時，基體開關電路640為關斷，因此基體開關電路640可以阻止銲墊Rx0的通信訊號經由開關P1的基體倒灌至系統電壓軌線TVCC。

於圖6所示實施例中，基體開關電路640包括第四開關P3、第五開關P4以及第六開關N2。在此假設第四開關P3、第五開關P4均為PMOS電晶體，而第六開關N2為NMOS電晶體，但在其他實施例中並不限於此。第四開關P3的第一端(例如源極)耦接至節點Vb，而節點Vb耦接至第一開關P1的基體。第四開關P3的第二端(例如汲極)耦接至系統電壓軌線TVCC。第四開關P3的基體耦接至節點Vb。第五開關P4的第一端(例如源極)耦接至第一開關P1的基體。第五開關P4的第二端(例如汲極)耦接至第四開關P3的控制端(例如閘極)。第五開關P4的基體耦接至節點Vb。第六開關N2的第一端(例如源極)耦接至接地電壓軌線GND。第六開關N2的第二端(例如汲極)耦接至第四開關P3的控制端(例如閘極)。

第五開關P4的控制端(例如閘極)以及第六開關N2的控制端(例如閘極)受控於控制訊號ENB_BFP。控制訊號ENB_BFP可以是響應於系統電壓軌線TVCC電壓的任何信號。舉例來說(但不限於此)，在一些實施例中，系統電壓軌線TVCC可以被耦接至第五開關P4的控制端以及第六開關N2的控制端，以提供控制訊號ENB_BFP。當第五開關P4為導通時，第六開關N2為關斷。當第六開關N2為導通時，第五開關P4為關斷。

在正常操作模式下，控制訊號ENB_BFP可以使第五開關P4保持關斷，以及使第四開關P3、第六開關N2保持導通。因此，系統電壓軌線TVCC的系統電壓可以經由第四開關P3與節點Vb 而被傳輸至第一開關P1的基體、第二開關P2的基體、第四開關P3的基體與第五開關P4的基體。

當積體電路600進入電源關斷模式而停止供電至系統電壓軌線TVCC時，低準位(例如是0V)的控制訊號ENB_BFP可以使第五開關P4保持導通，以及使第六開關N2保持關斷。當銲墊Rx0的通信訊號倒灌至終端阻抗元件R1時，銲墊Rx0的高電壓準位(例如是3.3V)會經由第一開關P1的基體、第五開關P4而被傳至第四開關P3的控制端，進而將第四開關P3關斷。因此，第四開關P3可以阻止銲墊Rx0的通信訊號經由第一開關P1的基體倒灌至系統電壓軌線TVCC。

圖7是依照本發明的第四實施例的一種防止電源電流倒灌之控制電路的示意圖。請參照圖7，積體電路700包括銲墊Rx0、核心電路110、靜電放電(electrostatic discharge，ESD)保護電路120、限流電阻以及一個或多個控制電路(例如圖7所示控制電路130_1、130_2與130_3)。積體電路700的控制電路130_1包括終端阻抗元件R1、第一開關P1以及第二開關P2。其他控制電路130_2與130_3可以以參照控制電路130_1的相關說明而類推。圖7所示積體電路700、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2可以參照圖4所示積體電路400、控制電路130_1、終端阻抗元件R1、第一開關P1與第二開關P2的相關說明而類推，故不再贅述。

限流電阻710配置於終端阻抗元件R1的第一端至核心電 路110的通信端之間的電性路徑中。限流電阻710可以阻擋/限制靜電放電電流經由銲墊Rx0而流入核心電路110中。靜電放電保護電路120耦接至銲墊Rx0。在發生靜電放電時，靜電放電保護電路120提供了從銲墊Rx0至接地電壓軌線GND的靜電放電電流路徑，從而防止銲墊Rx0的靜電放電電流衝擊核心電路110而導致內部損壞。

在本實施例中，靜電放電保護電路120包括第一二極體D1、第二二極體D2以及箝位(voltage clamp)電路125。箝位電路125又可以稱為靜電放電鉗位(ESD clamp)電路。箝位電路125的第一端連接至第一二極體D1之陰極。箝位電路125的第二端連接至接地電壓軌線GND。當銲墊Rx0發生正靜電放電脈衝時，此正脈衝將經由第一二極體D1與箝位電路125而被導入接地電壓軌線GND。當銲墊Rx0發生負靜電放電脈衝時，此負脈衝將經由第二二極體D2而被導入接地電壓軌線GND。本實施例並不限定第一二極體D1、第二二極體D2以及箝位電路125的實施方式。舉例來說(但不限於此)，第一二極體D1、第二二極體D2以及箝位電路125可以是公知靜電放電二極體與公知靜電放電鉗位電路，故不再贅述。

應注意的是，當積體電路700進入電源關斷模式而停止供電至系統電壓軌線TVCC時，為了避免銲墊Rx0的通信訊號經由第一二極體D1倒灌至系統電壓軌線TVCC，圖7所示第一二極體D1的陰極不耦接至系統電壓軌線TVCC，而是耦接至一個「獨 立」的靜電放電軌線DIO。在積體電路700運行於正常操作期間，此靜電放電軌線DIO沒有被使用(例如，沒有被用來傳述通信訊號或系統電源)。當銲墊Rx0發生正靜電放電脈衝時，此正脈衝將經由第一二極體D1、靜電放電軌線DIO與箝位電路125而被導入接地電壓軌線GND。

綜上所述，本實施例提出一種積體電路，其具有靜電保護功能，且能夠防止銲墊Rx0的通信訊號倒灌至系統電壓軌線TVCC之。當積體電路700進入電源關斷模式而停止供電至系統電壓軌線TVCC時，低準位(例如是0V)的控制訊號ENB_BFP可以使第二開關P2保持導通。當銲墊Rx0的通信訊號倒灌至終端阻抗元件R1時，銲墊Rx0的高電壓準位(例如是3.3V)會經由終端阻抗元件R1、第二開關P2而被傳至第一開關P1的控制端，進而將第一開關P1關斷。另一方面，第一二極體D1的陰極不耦接至系統電壓軌線TVCC。因此，積體電路700可以阻止銲墊Rx0的通信訊號倒灌至系統電壓軌線TVCC，而靜電放電保護電路120的保護功能依然能正常運作。

雖然本發明已以實施例揭露如上，然其並非用以限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。

110‧‧‧核心電路

130_1、130_2、130_3‧‧‧控制電路

400‧‧‧積體電路

ENB_BFP‧‧‧控制訊號

P1‧‧‧第一開關

P2‧‧‧第二開關

R1‧‧‧終端阻抗元件

Rx0‧‧‧銲墊

TVCC‧‧‧系統電壓軌線

ZB‧‧‧控制訊號

Claims (7)

1. 一種積體電路，包括：一銲墊，用以傳輸一通信訊號；一核心電路，其一通信端耦接至該銲墊，該核心電路的一電源端耦接至一系統電壓軌線；以及一控制電路，該控制電路包括：一終端阻抗元件，其一第一端耦接至該銲墊；一第一開關，其一第一端耦接至該系統電壓軌線，該第一開關的一第二端耦接至該終端阻抗元件的一第二端；一第二開關，其一第一端耦接至該第一開關的一控制端，該第二開關的一第二端耦接至該終端阻抗元件的一第二端；以及一第三開關，其一第一端用以接收一控制訊號，該第三開關的一第二端耦接至該第一開關的該控制端，其中當該第二開關為導通時，該第三開關為關斷；當該第三開關為導通時，該第二開關為關斷。
2. 一種積體電路，包括：一銲墊，用以傳輸一通信訊號；一核心電路，其一通信端耦接至該銲墊，該核心電路的一電源端耦接至一系統電壓軌線；以及一控制電路，其中該控制電路包括：一終端阻抗元件，其一第一端耦接至該銲墊； 一第一開關，其一第一端耦接至該系統電壓軌線，該第一開關的一第二端耦接至該終端阻抗元件的一第二端；一第二開關，其一第一端耦接至該第一關關的一控制端，該第二開關的一第二端耦接至該終端阻抗元件的一第二端；以及一基體開關電路，其一第一端與一第二端分別耦接至該第一開關的一基體與該系統電壓軌線。
3. 如申請專利範圍第2項所述的積體電路，其中該基體開關電路包括：一第四開關，其一第一端與一第二端分別耦接至該第一開關的該基體與該系統電壓軌線；一第五開關，其一第一端耦接至該第一開關的該基體，該第五開關的一第二端耦接至該第四開關的控制端；以及一第六開關，其一第一端耦接至一接地電壓軌線，該第六開關的一第二端耦接至該第四開關的控制端。
4. 如申請專利範圍第3項所述的積體電路，其中當該第五開關為導通時，該第六開關為關斷；以及當該第六開關為導通時，該第五開關為關斷。
5. 如申請專利範圍第2項所述的積體電路，更包括：一靜電放電保護電路，耦接至該銲墊。
6. 如申請專利範圍第5項所述的積體電路，其中該靜電放電保護電路包括： 一第一二極體，該第一二極體之陽極連接至該銲墊；一第二二極體，該第二二極體之陰極連接至該銲墊，該第二二極體之陽極連接至一接地電壓軌線；以及一箝位電路，該箝位電路的一第一端連接至該第一二極體之陰極，該箝位電路的一第二端連接至該接地電壓軌線。
7. 如申請專利範圍第2項所述的積體電路，更包括：一限流電阻，配置於該終端阻抗元件的該第一端至該核心電路的該通信端之間的電性路徑中。