CN105428351A - 集成电路 - Google Patents

Abstract

本发明提供一种集成电路。所述集成电路包括焊垫、核心电路、终端阻抗元件、第一开关以及第二开关；焊垫用以传输一通信信号；核心电路的通信端耦接至焊垫，核心电路的电源端耦接至系统电压轨线；终端阻抗元件的第一端耦接至焊垫；第一开关的第一端耦接至系统电压轨线，第一开关的第二端耦接至终端阻抗元件的第二端；第二开关的第一端耦接至第一开关的控制端，第二开关的第二端耦接至终端阻抗元件的第二端。本发明提供的集成电路，能够防止焊垫的通信信号倒灌至系统电压轨线。

Description

集成电路

技术领域

本发明是有关于一种集成电路，且特别是有关于一种能够防止信号电压倒灌至系统电压轨线的集成电路。

背景技术

随着科技进步，集成电路处理技术也随之不断精进。如熟悉集成电路技术者所知，各种电子电路可集积/成形于晶片上。为了要使晶片能向外界其他电路/晶片进行通信(例如交换数据)的电压源(例如偏压电源)，晶片上会设有焊垫(pad)。

举例来说，图1是说明具有多个集成电路的电子系统结构示意图。集成电路50包括核心电路51、终端阻抗元件53与焊垫Tx0。核心电路51的通信端可以通过焊垫Tx0输出数据信号至通信通道10。终端阻抗元件53的第一端与第二端分别耦接至系统电压轨线VCC与焊垫Tx0。集成电路50可以利用终端阻抗元件53对通信通道10的传送端进行阻抗匹配。集成电路100包括终端阻抗元件105、核心电路110与焊垫Rx0。核心电路110的通信端可以通过焊垫Rx0而从通信通道10接收数据信号。终端阻抗元件105的第一端与第二端分别耦接至系统电压轨线TVCC与焊垫Rx0。集成电路100可以利用终端阻抗元件105对通信通道10的接收端进行阻抗匹配。

图2是说明图1所示集成电路100发生信号电压倒灌至系统电压轨线的倒灌路径示意图。请参照图2，核心电路110的通信端与终端阻抗元件105的第一端都耦接至焊垫Rx0。开关P1的第一端与第二端分别耦接至系统电压轨线TVCC与终端阻抗元件105的第二端。在正常操作模式下，基于开关P1的导通状态，终端阻抗元件105可以选择性地提供电阻值至焊垫Rx0。因此，集成电路100可以利用终端阻抗元件105对通信通道10的接收端进行阻抗匹配。

当集成电路100进入电源关断模式(省电模式)时，电压源(未示出)会停止供电至集成电路100的系统电压轨线TVCC，以节省核心电路110的功耗。然而在集成电路100进入电源关断模式期间，集成电路50可能会利用通信通道10传送通信号给其他集成电路(未示出)，使得集成电路100的焊垫Rx0出现电压信号。在集成电路100进入电源关断模式期间，开关P1的控制信号ZB可能是不确定状态(例如为浮动的(floating)状态)或是接地状态，使得开关P1无法完全关断(在此假设开关P1为P型金属氧化半导体晶体管)。因此，当焊垫Rx0的电压电平出现高电平(例如是3.3V)的电压信号时，此电压信号会通过终端阻抗元件105与开关P1倒灌至系统电压轨线TVCC。所述电流倒灌路径为如图2中的箭头所示。倒灌至系统电压轨线TVCC的电压信号可能会导致核心电路110发生误动作。

图3是说明图1所示集成电路100发生信号电压倒灌至系统电压轨线的另一倒灌路径示意图。在此假设开关P1为P型金属氧化半导体(P-channelMetalOxideSemiconductor，简称：PMOS)晶体管，因此开关P1的第二端(漏极)与基体(body或bulk)之间的接面形成一个寄生二极管D。开关P1的基体被耦接至系统电压轨线TVCC。在集成电路100进入电源关断模式期间，当焊垫Rx0的电压电平出现高电平(例如是3.3V)的电压信号时，此电压信号会通过终端阻抗元件105与开关P1的寄生二极管D倒灌至系统电压轨线TVCC。所述倒灌路径为如图3中的箭头所示。因此，上述电压信号倒灌现象会造成系统电压轨线TVCC的电压被提高，致使核心电路110发生误动作。

发明内容

本发明提供一种集成电路，以防止焊垫的通信信号倒灌至系统电压轨线。

本发明的一种集成电路，包括焊垫、核心电路、终端阻抗元件、第一开关以及第二开关。焊垫用以传输一通信信号。核心电路的通信端耦接至焊垫，并且核心电路的电源端耦接至系统电压轨线。终端阻抗元件的第一端耦接至焊垫。第一开关的第一端耦接至系统电压轨线。第一开关的第二端耦接至终端阻抗元件的第二端。第二开关的第一端耦接至第一开关的控制端。第二开关的第二端耦接至终端阻抗元件的第二端。

在本发明的一实施例中，上述的控制单元还包括第三开关。第三开关的第一端接收控制信号，该第三开关的一第二端耦接至第一开关的控制端。

在本发明的一实施例中，当第二开关为导通时，第三开关为关断。当第三开关为导通时，第二开关为关断。

在本发明的一实施例中，上述的控制电路还包括基体开关电路。基体开关电路的第一端与第二端分别耦接至第一开关的基体与系统电压轨线。

在本发明的一实施例中，上述的控制电路还包括第四开关、第五开关以及第六开关。第四开关的第一端与第二端分别耦接至第一开关的基体与系统电压轨线。第五开关的第一端耦接至第一开关的基体。第五开关的第二端耦接至第四开关的控制端。第六开关的第一端耦接至接地电压轨线。第六开关的第二端耦接至第四开关的控制端。

在本发明的一实施例中，当第五开关为导通时，第六开关为关断。当第六开关为导通时，第五开关为关断。

在本发明的一实施例中，上述的集成电路还包括静电放电(electrostaticdischarge，简称：ESD)保护电路。静电放电保护电路耦接至焊垫。

在本发明的一实施例中，上述的静电放电保护电路包括第一二极管、第二二极管以及箝位(voltageclamp)电路。第一二极管的阳极连接至焊垫。第二二极管的阴极连接至焊垫。第二二极管的阳极连接至接地电压轨线。箝位电路的第一端连接至第一二极管的阴极。箝位电路的第二端连接至接地电压轨线。

在本发明的一实施例中，上述的集成电路还包括限流电阻。限流电阻配置于终端阻抗元件的第一端至核心电路的通信端之间的电性路径中。

综上所述，本发明实施例提出一种集成电路。在系统电压轨线被停止供电的期间，第一开关的控制端被耦接至终端阻抗元件的第二端。因此，当焊垫出现通信信号时，第一开关可以阻止焊垫的通信信号倒灌至系统电压轨线。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是说明具有多个集成电路的电子系统结构示意图；

图2是说明图1所示集成电路发生信号电压倒灌至系统电压轨线的倒灌路径示意图；

图3是说明图1所示集成电路发生信号电压倒灌至系统电压轨线的另一倒灌路径示意图；

图4是本发明的第一实施例的一种防止电源电流倒灌的集成电路的示意图；

图5是本发明的第二实施例的一种防止电源电流倒灌的控制电路的示意图；

图6是本发明的第三实施例的一种防止电源电流倒灌的控制电路的示意图；

图7是本发明的第四实施例的一种防止电源电流倒灌的控制电路的示意图。

附图标记说明：

10：通信通道；

50、100、400、500、600、700：集成电路；

51、110：核心电路；

53、105：终端阻抗元件；

120：静电放电保护电路；

125：箝位电路；

130_1、130_2、130_3：控制电路；

640：基体开关电路；

710：限流电阻；

D：寄生二极管；

D1：第一二极管；

D2：第二二极管；

DIO：静电放电轨线；

ENB_BFP：控制信号；

GND：接地电压轨线；

N1：第三开关；

N2：第六开关；

P1：第一开关；

P2：第二开关；

P3：第四开关；

P4：第五开关；

R1：终端阻抗元件；

Rx0、Tx0：焊垫；

Vb：节点；

VCC：系统电压轨线；

TVCC：系统电压轨线；

ZB：控制信号。

具体实施方式

现将详细参考本发明的示范性实施例，在附图中说明所述示范性实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/符号代表相同或类似部分。

图4是本发明的第一实施例的一种防止电源电流倒灌的集成电路的示意图。请参照图4，集成电路400包括焊垫Rx0、核心电路110以及一个或多个控制电路(例如图4所示控制电路130_1、130_2、130_3)。核心电路的电源端耦接至系统电压轨线TVCC。当集成电路400运行于正常操作模式时，系统电压源(未示出)可以通过系统电压轨线TVCC供电至核心电路的电源端。当集成电路400进入电源关断模式(省电模式)时，系统电压源(未示出)会停止供电至系统电压轨线TVCC，以节省核心电路110的功耗。

核心电路110的通信端耦接至焊垫Rx0。焊垫Rx0用以传输通信信号。举例来说(但不限于此)，核心电路110的通信端可以通过焊垫Rx0接收来自于外部通信通道的通信信号，和/或将核心电路110的通信信号通过焊垫Rx0输出至外部通信通道。

在本实施例中，基于清晰与简洁，图4仅示出控制电路130_1、130_2、130_3。然而在其他实施例中，控制电路的数量并不以此为限。以下将以控制电路130_1作为说明范例。其他控制电路130_2、130_3可以以参照控制电路130_1的相关说明而类推。

控制电路130_1包括终端阻抗元件R1、第一开关P1以及第二开关P2。终端阻抗元件R1的第一端耦接至焊垫Rx0。在此假设第一开关P1以及第二开关P2均为P型金属氧化半导体(P-channelMetalOxideSemiconductor，简称：PMOS)晶体管，但在其他实施例中并不限于此。第一开关P1的第一端(例如源极端)耦接至系统电压轨线TVCC。第一开关P1的第二端(例如漏极端)耦接至终端阻抗元件R1的第二端。第二开关P2的第一端(例如源极端)耦接于第一开关P1的控制端(例如栅极端)。第二开关P2的第二端(例如漏极端)耦接至终端阻抗元件R1的第二端。第二开关P2的控制端(例如栅极端)用以接收控制信号ENB_BFP。控制信号ENB_BFP可以是响应于系统电压轨线TVCC电压的任何信号。举例来说(但不限于此)，在一些实施例中，系统电压轨线TVCC可以被耦接至第二开关P2的控制端，以提供控制信号ENB_BFP。

在正常操作模式下，控制信号ENB_BFP可以使第二开关P2保持关断(turnoff)。控制信号ZB可以控制第一开关P1的导通状态，使得控制电路130_1、130_2、130_3的终端阻抗元件105可以选择性地提供电阻值至焊垫Rx0。因此，集成电路400可以利用控制信号ZB来调整控制电路130_1、130_2、130_3的终端阻抗值，以便对连接于焊垫Rx0的外部通信通道进行阻抗匹配。

当集成电路400进入电源关断模式而停止供电至系统电压轨线TVCC时，第一开关P1与第二开关P2可以阻止焊垫Rx0的通信信号倒灌至系统电压轨线TVCC。更具体来说，在电源关断的状况下，控制信号ENB_BFP为低电平(例如是0V)，因此图4中的第二开关P2会导通。当焊垫Rx0的通信信号倒灌至终端阻抗元件R1时，焊垫Rx0的高电压电平(例如是3.3V)会通过第二开关P2而被传至第一开关P1的控制端，而将第一开关P1关断。关断的第一开关P1可以防止焊垫Rx0的通信信号倒灌至系统电压轨线TVCC。

图5是本发明的第二实施例的一种防止电源电流倒灌的控制电路的示意图。请参照图5，集成电路500包括焊垫Rx0、核心电路110以及一个或多个控制电路(例如图5所示控制电路130_1、130_2、130_3)。其他控制电路130_2、130_3可以以参照控制电路130_1的相关说明而类推。集成电路500的控制电路130_1包括终端阻抗元件R1、第一开关P1、第二开关P2以及第三开关N1。图5所示集成电路500、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2可以参照图4所示集成电路400、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2的相关说明而类推，故不再赘述。

在此假设第三开关N1为N型金属氧化半导体(N-channelMetalOxideSemiconductor，简称：NMOS)晶体管，但在其他实施例中并不限于此。在本实施例中，第三开关N1的第一端(例如源极端)可以接收由前级电路(未示出)所提供的控制信号ZB。第三开关N1的第二端(例如漏极端)耦接至第一开关P1的控制端。第三开关N1的控制端(例如栅极)受控于控制信号ENB_BFP。控制信号ENB_BFP可以是响应于系统电压轨线TVCC电压的任何信号。举例来说(但不限于此)，在一些实施例中，系统电压轨线TVCC可以被耦接至第二开关P2的控制端与第三开关N1的控制端，以提供控制信号ENB_BFP。当第二开关P2为导通时，第三开关N1为关断。当第三开关N1为导通时，第二开关P2为关断。

更具体而言，在正常操作模式下，控制信号ENB_BFP可以使第二开关P2保持关断，以及使第三开关N1保持导通。控制信号ZB可以控制第一开关P1的导通状态。因此，集成电路500可以利用控制信号ZB来调整控制电路130_1、130_2、130_3的终端阻抗值，以便对连接于焊垫Rx0的外部通信通道进行阻抗匹配。

当集成电路500进入电源关断模式而停止供电至系统电压轨线TVCC时，低电平(例如是0V)的控制信号ENB_BFP可以使第二开关P2保持导通，以及使第三开关N1保持关断。当焊垫Rx0的通信信号倒灌至终端阻抗元件R1时，焊垫Rx0的高电压电平(例如是3.3V)会通过第二开关P2而被传至第一开关P1的控制端，进而将第一开关P1关断。因此，第一开关P1与第二开关P2可以阻止焊垫Rx0的通信信号倒灌至系统电压轨线TVCC。除此之外，关断的第三开关N1可以阻止焊垫Rx0的通信信号倒灌至提供控制信号ZB的前级电路(未示出)。

图6是本发明的第三实施例的一种防止电源电流倒灌的控制电路的示意图。请参照图6，集成电路600包括焊垫Rx0、核心电路110以及一个或多个控制电路(例如图6所示控制电路130_1)。其他控制电路可以以参照控制电路130_1的相关说明而类推。集成电路600的控制电路130_1包括终端阻抗元件R1、第一开关P1以及第二开关P2。图6所示集成电路600、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2可以参照图4所示集成电路400、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2的相关说明而类推，故不再赘述。

在图6所示实施例中，集成电路600还包括基体开关电路640。基体开关电路640的第一端耦接至第一开关P1的基体，而基体开关电路640的第二端耦接至系统电压轨线TVCC。当集成电路600运行在正常操作模式时，基体开关电路640为导通，因此系统电压轨线TVCC的系统电压可以被传输至第一开关P1的基体。当集成电路600运行在电源关断模式(省电模式)时，基体开关电路640为关断，因此基体开关电路640可以阻止焊垫Rx0的通信信号通过开关P1的基体倒灌至系统电压轨线TVCC。

在图6所示实施例中，基体开关电路640包括第四开关P3、第五开关P4以及第六开关N2。在此假设第四开关P3、第五开关P4均为PMOS晶体管，而第六开关N2为NMOS晶体管，但在其他实施例中并不限于此。第四开关P3的第一端(例如源极)耦接至节点Vb，而节点Vb耦接至第一开关P1的基体。第四开关P3的第二端(例如漏极)耦接至系统电压轨线TVCC。第四开关P3的基体耦接至节点Vb。第五开关P4的第一端(例如源极)耦接至第一开关P1的基体。第五开关P4的第二端(例如漏极)耦接至第四开关P3的控制端(例如栅极)。第五开关P4的基体耦接至节点Vb。第六开关N2的第一端(例如源极)耦接至接地电压轨线GND。第六开关N2的第二端(例如漏极)耦接至第四开关P3的控制端(例如栅极)。

第五开关P4的控制端(例如栅极)以及第六开关N2的控制端(例如栅极)受控于控制信号ENB_BFP。控制信号ENB_BFP可以是响应于系统电压轨线TVCC电压的任何信号。举例来说(但不限于此)，在一些实施例中，系统电压轨线TVCC可以被耦接至第五开关P4的控制端以及第六开关N2的控制端，以提供控制信号ENB_BFP。当第五开关P4为导通时，第六开关N2为关断。当第六开关N2为导通时，第五开关P4为关断。

在正常操作模式下，控制信号ENB_BFP可以使第五开关P4保持关断，以及使第四开关P3、第六开关N2保持导通。因此，系统电压轨线TVCC的系统电压可以通过第四开关P3与节点Vb而被传输至第一开关P1的基体、第二开关P2的基体、第四开关P3的基体与第五开关P4的基体。

当集成电路600进入电源关断模式而停止供电至系统电压轨线TVCC时，低电平(例如是0V)的控制信号ENB_BFP可以使第五开关P4保持导通，以及使第六开关N2保持关断。当焊垫Rx0的通信信号倒灌至终端阻抗元件R1时，焊垫Rx0的高电压电平(例如是3.3V)会通过第一开关P1的基体、第五开关P4而被传至第四开关P3的控制端，进而将第四开关P3关断。因此，第四开关P3可以阻止焊垫Rx0的通信信号通过第一开关P1的基体倒灌至系统电压轨线TVCC。

图7是本发明的第四实施例的一种防止电源电流倒灌的控制电路的示意图。请参照图7，集成电路700包括焊垫Rx0、核心电路110、静电放电(electrostaticdischarge，简称：ESD)保护电路120、限流电阻以及一个或多个控制电路(例如图7所示控制电路130_1、130_2与130_3)。集成电路700的控制电路130_1包括终端阻抗元件R1、第一开关P1以及第二开关P2。其他控制电路130_2与130_3可以以参照控制电路130_1的相关说明而类推。图7所示集成电路700、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2可以参照图4所示集成电路400、控制电路130_1、终端阻抗元件R1、第一开关P1与第二开关P2的相关说明而类推，故不再赘述。

限流电阻710配置于终端阻抗元件R1的第一端至核心电路110的通信端之间的电性路径中。限流电阻710可以阻挡/限制静电放电电流通过焊垫Rx0而流入核心电路110中。静电放电保护电路120耦接至焊垫Rx0。在发生静电放电时，静电放电保护电路120提供了从焊垫Rx0至接地电压轨线GND的静电放电电流路径，从而防止焊垫Rx0的静电放电电流冲击核心电路110而导致内部损坏。

在本实施例中，静电放电保护电路120包括第一二极管D1、第二二极管D2以及箝位(voltageclamp)电路125。箝位电路125又可以称为静电放电钳位(ESDclamp)电路。箝位电路125的第一端连接至第一二极管D1的阴极。箝位电路125的第二端连接至接地电压轨线GND。当焊垫Rx0发生正静电放电脉冲时，此正脉冲将通过第一二极管D1与箝位电路125而被导入接地电压轨线GND。当焊垫Rx0发生负静电放电脉冲时，此负脉冲将通过第二二极管D2而被导入接地电压轨线GND。本实施例并不限定第一二极管D1、第二二极管D2以及箝位电路125的实施方式。举例来说(但不限于此)，第一二极管D1、第二二极管D2以及箝位电路125可以是公知静电放电二极管与公知静电放电钳位电路，故不再赘述。

应注意的是，当集成电路700进入电源关断模式而停止供电至系统电压轨线TVCC时，为了避免焊垫Rx0的通信信号通过第一二极管D1倒灌至系统电压轨线TVCC，图7所示第一二极管D1的阴极不耦接至系统电压轨线TVCC，而是耦接至一个“独立”的静电放电轨线DIO。在集成电路700运行于正常操作期间，此静电放电轨线DIO没有被使用(例如，没有被用来传述通信信号或系统电源)。当焊垫Rx0发生正静电放电脉冲时，此正脉冲将通过第一二极管D1、静电放电轨线DIO与箝位电路125而被导入接地电压轨线GND。

综上所述，本实施例提出一种集成电路，其具有静电保护功能，且能够防止焊垫Rx0的通信信号倒灌至系统电压轨线TVCC。当集成电路700进入电源关断模式而停止供电至系统电压轨线TVCC时，低电平(例如是0V)的控制信号ENB_BFP可以使第二开关P2保持导通。当焊垫Rx0的通信信号倒灌至终端阻抗元件R1时，焊垫Rx0的高电压电平(例如是3.3V)会通过终端阻抗元件R1、第二开关P2而被传至第一开关P1的控制端，进而将第一开关P1关断。另一方面，第一二极管D1的阴极不耦接至系统电压轨线TVCC。因此，集成电路700可以阻止焊垫Rx0的通信信号倒灌至系统电压轨线TVCC，而静电放电保护电路120的保护功能依然能正常运作。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (9)

1.一种集成电路，其特征在于，所述集成电路包括：

焊垫，用以传输通信信号；

核心电路，其通信端耦接至所述焊垫，所述核心电路的电源端耦接至系统电压轨线；

终端阻抗元件，其第一端耦接至所述焊垫；

第一开关，其第一端耦接至所述系统电压轨线，所述第一开关的第二端耦接至所述终端阻抗元件的第二端；以及

第二开关，其第一端耦接至所述第一开关的控制端，所述第二开关的第二端耦接至所述终端阻抗元件的第二端。

2.根据权利要求1所述的集成电路，其特征在于，所述控制电路还包括：

第三开关，其第一端用以接收控制信号，所述第三开关的第二端耦接至所述第一开关的所述控制端。

3.根据权利要求2所述的集成电路，其特征在于，当所述第二开关为导通时，所述第三开关为关断；当所述第三开关为导通时，所述第二开关为关断。

4.根据权利要求1所述的集成电路，其特征在于，所述控制电路还包括：

基体开关电路，其第一端与第二端分别耦接至所述第一开关的基体与所述系统电压轨线。

5.根据权利要求4所述的集成电路，其特征在于，所述基体开关电路包括：

第四开关，其第一端与第二端分别耦接至所述第一开关的基体与所述系统电压轨线；

第五开关，其第一端耦接至所述第一开关的所述基体，所述第五开关的第二端耦接至所述第四开关的控制端；以及

第六开关，其第一端耦接至接地电压轨线，所述第六开关的第二端耦接至所述第四开关的控制端。

6.根据权利要求5所述的集成电路，其特征在于，当所述第五开关为导通时，所述第六开关为关断；以及当所述第六开关为导通时，所述第五开关为关断。

7.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括：

静电放电保护电路，耦接至所述焊垫。

8.根据权利要求7所述的集成电路，其特征在于，所述静电放电保护电路包括：

第一二极管，所述第一二极管的阳极连接至所述焊垫；

第二二极管，所述第二二极管的阴极连接至所述焊垫，所述第二二极管的阳极连接至接地电压轨线；以及

箝位电路，所述箝位电路的第一端连接至所述第一二极管的阴极，所述箝位电路的第二端连接至所述接地电压轨线。

9.根据权利要求1所述的集成电路，其特征在于，所述集成电路还包括：

限流电阻，配置于所述终端阻抗元件的所述第一端至所述核心电路的所述通信端之间的电性路径中。