CN109283990B - 复位信号的处理电路 - Google Patents

复位信号的处理电路 Download PDF

Info

Publication number
CN109283990B
CN109283990B CN201711105742.0A CN201711105742A CN109283990B CN 109283990 B CN109283990 B CN 109283990B CN 201711105742 A CN201711105742 A CN 201711105742A CN 109283990 B CN109283990 B CN 109283990B
Authority
CN
China
Prior art keywords
coupled
reset
terminal
processing circuit
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711105742.0A
Other languages
English (en)
Other versions
CN109283990A (zh
Inventor
鍾炳荣
包天雯
刘男荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elan Microelectronics Corp
Original Assignee
Elan Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elan Microelectronics Corp filed Critical Elan Microelectronics Corp
Publication of CN109283990A publication Critical patent/CN109283990A/zh
Application granted granted Critical
Publication of CN109283990B publication Critical patent/CN109283990B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种复位信号的处理电路，该处理电路经由一复位端接收该复位信号，该处理电路包括：一多工器，具有一输出端、一第一输入端以及一第二输入端，该多工器根据一选择信号使该输出端连接该第一输入端或该第二输入端；一反相器，耦接于该多工器的该第二输入端；以及一切换单元，耦接于该复位端，用来接收该复位信号并且根据该选择信号将该复位端连接该多工器的该第一输入端或该反相器。

Description

复位信号的处理电路
技术领域
本发明是指一种复位信号的处理电路，尤指一种可通过单一复位端而实现低态致能复位及高态致能的复位信号的处理电路。
背景技术
集成电路装置接收到复位(Reset)信号会进行复位(Reset)的程序。不同客户定义的复位信号可能不同，使得集成电路装置需要外接额外的电路元件。举例来说，一集成电路装置是在复位信号由高态(high)转为低态(low)时，触发复位程序。如果一客户A定义的复位信号是由低态(low)转为高态(high)，该集成电路便需要外接其他的电路元件，以处理客户A提供的复位信号。外接电路元件会提高成本，而且可能影响可靠度(reliability)。因此，现有技术实有改进的必要。
发明内容
因此，本发明的主要目的即在于提供一种处理电路以应用于集成电路装置中，使得集成电路装置不需外接额外的电路元件，即可处理不同的复位信号，解决了现有技术的问题。
本发明提供一种复位信号的处理电路，该处理电路经由一复位端接收该复位信号，该处理电路包括：一多工器，具有一输出端、一第一输入端以及一第二输入端，该多工器根据一选择信号使该输出端连接该第一输入端或该第二输入端；一反相器，耦接于该多工器的该第二输入端；以及一切换单元，耦接于该复位端，用来接收该复位信号并且根据该选择信号将该复位端连接该多工器的该第一输入端或该反相器。
附图说明
图1说明根据本发明的处理电路能处理低态致能的复位信号。
图2说明根据本发明的处理电路能处理高态致能的复位信号。
图3为本发明的一处理电路的一实施例。
图4及图5为图3中的切换单元的实施例示意图。
图6为本发明实施例的处理电路于低态致能复位应用时的运作示意图。
图7为本发明实施例的处理电路于高态致能复位应用时的运作示意图。
图8至图11分别为图3的选择信号产生单元的变化实施例示意图。
图12以及图13分别为本发明实施例检测复位端的电压电平的示意图。
图14为本发明实施例的处理电路的变化实施例示意图。
其中，附图标记：
10、20 外部装置
104、206、406、408、802、902、1006 电阻
106、204 电容
3 集成电路装置
30、30A、30B、30C、30D 处理电路
302、80、90、100、110 选择信号产生单元
304 多工器
306、1402、1404 反相器
308 切换单元
402 第一开关
404 第二开关
502、504、506、508、804、904 晶体管
510、512 二极管
514 萧特基二极管
806 焊垫
906 接脚
1002、1004 熔丝
1102 电压检测元件
A、B 端点
GND 地端
IN1 第一输入端
IN2 第二输入端
OUT 输出端
PUEN 控制信号
RESET 外部复位信号
RST 复位端
SEL 选择信号
T 时间点
VCC 电压源
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
在一实施例中，本发明的一复位信号的处理电路设置于一集成电路装置3内部。该集成电路装置3可以是例如一指向装置(pointing device)的控制器。
图1说明集成电路装置3可以处理低态致能的复位信号，该低态致能的复位信号RESET如图所示，由高态(High)转为低态(Low)。在图1中，集成电路装置3根据一外部装置10提供的外部复位信号RESET而触发复位(Reset)程序，外部装置10包括一电阻104串接一电容106。电阻104的一端连接电源VCC，另一端连接电容106，电容106的一端连接电阻104，另一端接地。A点位在电阻104与电容106之间，外部复位信号RESET经由A点传送给集成电路装置3。外部装置10在工作时，A点的电压电平为高态(High)，当外部装置10送出外部复位信号RESET时，A的电压电平从高态(High)被拉至低态(Low)，集成电路装置3因应该外部复位信号RESET进行复位程序。外部装置10亦可以是一集成电路装置，为求简洁，图1并未绘出外部装置10的其他电路元件。
图2说明集成电路装置3可以处理高态致能(active high)的复位信号，该高态致能的复位信号RESET如图所示，由低态(low)转为高态(High)。在图2中，集成电路装置3根据一外部装置20提供的外部复位信号RESET而触发复位(Reset)程序，该外部装置20包括一电容204串接一电阻206。电容204的一端连接电源VCC，另一端连接电阻206，电阻206的一端连接电容204，另一端接地。B点位在电容204与电阻206之间，外部复位信号RESET经由B点传送给集成电路装置3。外部装置20在工作时，B点的电压电平为低态(Low)，当外部装置20送出外部复位信号RESET时，B点的电压电平从低态(Low)被拉至高态(High)，集成电路装置3因应该外部复位信号RESET进行复位程序。外部装置20亦可以是一集成电路装置，为求简洁，图2并未绘出外部装置10的其他电路元件。
图3的示意图说明根据本发明的复位信号的处理电路30的一实施例。处理电路30设置于集成电路装置3中。处理电路30包括一复位端RST、一选择信号产生单元302、一多工器304、一反相器306以及一切换单元308。复位端RST可为集成电路装置的一复位接脚，用以接收外部复位信号RESET。选择信号产生单元302用来产生一选择信号SEL。多工器304包括一输出端OUT、一第一输入端IN1以及一第二输入端IN2。多工器304根据选择信号SEL使输出端OUT连接第一输入端IN1或第二输入端IN2。反相器306的一输入端耦接于切换单元308，反相器306的一输出端耦接于多工器304的第二输入端IN2。切换单元308耦接于复位端RST，用来接收外部复位信号RESET并且根据选择信号SEL将复位端RST连接至多工器304的第一输入端IN或反相器306。在一实施例中，切换单元308可为一解多工器，但不以此为限。
选择信号产生单元302提供选择信号SEL。在一实施例中，当选择信号SEL为一第一电平(例如接地电压Vgnd)时，切换单元308根据选择信号SEL将复位端RST连接至多工器304的第一输入端IN1，多工器304根据选择信号SEL将输出端OUT连接至第一输入端IN1，外部复位信号RESET经由多工器304的第一输入端IN1而被传输至多工器304的输出端OUT。当选择信号SEL为一第二电平(例如电源电压VCC)时，切换单元308根据选择信号SEL将复位端RST连接至反相器306的输入端。多工器304根据选择信号SEL将输出端OUT连接第二输入端IN2。外部复位信号RESET被传送到反相器306的输入端。反相器306对外部复位信号RESET进行反相，并且将反相后的外部复位信号RESET送至多工器304的第二输入端IN2。多工器304将反相后的外部复位信号RESET经由输出端OUT输出。因应多工器304输出复位信号，集成电路装置3启动复位程序(Reset)。
切换单元308可以由两个开关来实现，如图4所示。在图4中，切换单元308包括一第一开关402以及一第二开关404。第一开关402耦接于复位端RST与多工器304的第一输入端IN1之间，用来根据选择信号SEL选择性地导通复位端RST与多工器304的第一输入端IN1之间的电性连接。第一开关402可为一互补式金属氧化物半导体(Complementary MetalOxide Semiconductor，CMOS)传输门或一N型金氧半场效晶体管(N-type Metal OxideSemiconductor，NMOS)晶体管，但不以此为限。第二开关404耦接于复位端RST与反相器306的输入端之间，用来根据选择信号SEL选择性导通复位端RST与反相器306的输入端之间的电性连接。第二开关404可为一CMOS传输门或一P型金氧半场效(P-type Metal OxideSemiconductor，PMOS)晶体管，但不以此为限。
在图4所示的实施例中，处理电路30A还包括一电阻406以及一电阻408。电阻406的一端耦接于一电压源VCC，电阻406的另一端耦接于第一开关402与多工器304的第一输入端IN1。当第一开关402不导通时，多工器304的第一输入端IN1维持在高电平(例如电压源VCC)，以避免多工器304的第一输入端IN1浮接(floating)。电阻408的一端耦接反相器306的输入端与第二开关404，电阻408的另一端耦接于一地端GND。当第二开关404不导通时，反相器306的输入端维持在低电平(例如地端GND的接地电压Vgnd)，以避免反相器306的输入端浮接。
图5与图4大致相同。在图5的实施例中，图5为图4中的第一开关402以及第二开关404的实施例示意图。第一开关402包括晶体管502以及晶体管504，晶体管502与晶体管504组成一个传输门(transmission gate)。晶体管502为一PMOS晶体管。晶体管504为一NMOS晶体管。晶体管502的漏极耦接于复位端RST。晶体管502的栅极耦接于电压源VCC。晶体管502的源极耦接于多工器304的第一输入端IN1。晶体管504的漏极耦接于复位端RST。晶体管504的栅极耦接于选择信号产生单元302，用以接收选择信号SEL。晶体管504的源极耦接于多工器304的第一输入端IN1。第二开关404包括晶体管506以及晶体管508。晶体管506与晶体管508组成一个传输门(transmission gate)。晶体管506为一PMOS晶体管。晶体管508为一NMOS晶体管。晶体管506的漏极耦接于复位端RST。晶体管506的栅极耦接于选择信号产生单302元，用以接收选择信号SEL。晶体管506的源极耦接于反相器306的输入端。晶体管508的漏极耦接于复位端RST。晶体管508的栅极耦接于地端GND。晶体管508的源极耦接于反相器306的输入端。当选择信号SEL为高电平时，晶体管504导通，多工器304将输出端OUT连接至第一输入端IN1。当选择信号SEL为低电平时，晶体管506导通，多工器304将输出端OUT连接至第二输入端IN2。
处理电路30B还包括一二极管510以及一二极管512。如图5所示，二极管510的阴极(cathode)耦接于电压源VCC，二极管510的阳极(anode)耦接于复位端RST。二极管512的阴极耦接于复位端RST，二极管512的阳极耦接地端GND。其中二极管510与二极管512的组合用以提供静电放电(Electrostatic Discharge，ESD)的防护，避免处理电路30B的元件遭受静电放电的损害。处理电路30B还包括一萧特基二极管514，用以防止处理电路30B受到从复位端RST输入的负电压损害。如图5所示，萧特基二极管514的阴极耦接于复位端RST，萧特基二极管514的阳极耦接于地端GND。
如图6所示，当外部复位信号RESET为一低态致能(active low)的复位信号时，选择信号SEL为高电平，晶体管504导通且晶体管506不导通，使得外部复位信号RESET经由晶体管504传输至多工器304的第一输入端IN1。多工器304根据该选择信号SEL将输出端OUT连接第一输入端IN1，使得外部复位信号RESET经由多工器304的输出端OUT输出，应用处理电路30B的集成电路装置因应该多工器304输出的复位信号，启动复位程序。
如图7所示，当外部复位信号RESET为一高态致能(active high)的复位信号时，选择信号SEL为低电平，晶体管506导通且晶体管504不导通。复位信号RESET经由晶体管506传输至反相器306的输入端。反相器306对外部复位信号RST进行反相后并输出经反相的外部复位信号RESET至多工器304的第二输入端IN2。多工器304根据该选择信号SEL将输出端OUT连接第二输入端IN2，使得反相的外部复位信号RESET经由多工器304的输出端OUT输出。如图7所示，多工器304的输出信号与外部复位信号RESET反相。应用处理电路30B的集成电路装置因应该多工器304输出的复位信号，启动复位程序。
图8至图11提供选择信号产生单元的多个实施例。请参考图8，选择信号产生单元80包括电阻802、晶体管804以及一焊垫806。电阻802的一端耦接于电压源VCC，电阻802的另一端耦接于晶体管804的漏极。晶体管804的栅极用以接收一控制信号PUEN，以控制晶体管804导通或关闭。晶体管804的源极耦接于多工器304、切换单元308以及焊垫806，用以提供选择信号SEL。如图8所示，多工器304连接焊垫806。焊垫806用以连接至地端GND或为浮接状态，以决定选择信号SEL的电压电平。例如，如果选择信号产生单元80的焊垫806为浮接状态，晶体管804根据控制信号PUEN而导通，则选择信号SEL为高电平。如果焊垫806连接至地端GND，选择信号SEL为低电平。其中，焊垫806可通过导线与地端GND相连接。此外，为节省电能，当焊垫806连接至地端GND时，可利用控制信号PUEN使晶体管804截止，以避免额外的电能损耗。
在图9所示的实施例中，选择信号产生单元90包括电阻902、晶体管904以及一接脚906。电阻902的一端耦接于电压源VCC，电阻902的另一端耦接于晶体管904的漏极。晶体管904的栅极用以接收一控制信号PUEN，以控制晶体管904导通或关闭。晶体管904的源极耦接于多工器304、切换单元308以及接脚906，用以提供选择信号SEL。多工器304连接接脚906。接脚906用以连接至地端GND或为一浮接状态，以决定选择信号SEL的电压电平。例如，如果接脚906为浮接状态，晶体管904根据控制信号PUEN而导通，选择信号SEL为高电平。如果接脚906连接至地端GND，选择信号SEL为低电平。同样地，为节省电能，当接脚906连接至地端GND时，可利用控制信号PUEN使晶体管904截止，以避免额外的电能损耗。
图8的焊垫806与图9的接脚906，都是一电性接点，这个电性接点浮接或连接地端GND，以决定选择信号SEL的电压电平。
在图10的实施例中，选择信号产生单元100包括一熔丝1002、一熔丝1004以及一电阻1006。熔丝1002连接在多工器304与电阻1006之间，电阻1006的另一端连接电压源VCC。熔丝1004连接在多工器304与地端GND之间。熔丝1002与熔丝1004的其中之一被烧断，如果熔丝1004被烧断，熔丝1002连接电阻1006，选择信号SEL为高电平。如果熔丝1002被烧断，熔丝1004连接至地端GND，选择信号SEL为低电平。从图10所示的实施例中，选择信号产生单元100可以被理解为包括一电阻1006连接至电压源VCC，以及一熔丝，该熔丝的一端连接多工器304与切换单元308，以提供选择信号SEL，该熔丝的另一端可选择地连接电阻1006或地端GND。
通过与客户的沟通，可以事先知道要接收的外部复位信号RESET是高态致能的复位信号，或者是低态致能的复位信号，如此一来，即可决定图8至图10中的选择信号产生单元是要提供高电平或是低电平的选择信号给多工器304。
在一变化实施例中，可以藉由自动检测的方式知道外部装置提供的外部复位信号RESET是高态致能的复位信号或是低态致能的复位信号。请参考图11，选择信号产生单元110包括电压检测元件1102。电压检测元件1102耦接于复位端RST、多工器304以及切换单元308，用来于包括处理电路30C的集成电路装置上电后的一预设时间点检测复位端RST的电压电平并据以产生选择信号SEL。
图11所示的架构适用于图1所示的外部装置10或者图2所示的外部装置20。在一实施例中，包括处理电路30C的集成电路装置的电压源VCC与提供外部复位信号RESET的外部装置10的电压源VCC相连接。当外部装置10上电时，电压源VCC与复位端RST的电压变化如图12所示，电压检测元件1102在一预设时间点T检测复位端RST的电压电平为低电平，便据以产生一低电平的选择信号SEL至多工器304与切换单元308。在图12中，复位端RST的电压电平因应电容106被充电而上升，预设时间点T设定在复位端RST的电压电平上升之前。
在另一实施例中，包括处理电路30C的集成电路装置的电压源VCC与提供外部复位信号RESET的外部装置20的电压源VCC相连接。当外部装置20上电时，电压源VCC与复位端RST的电压变化如图13所示。电压检测元件1102在一预设时间点T检测复位端RST的电压电平为高电平，便据以产生一高电平的选择信号SEL至多工器304与切换单元308。在图13中，复位端RST的电压电平因应电容204被充电而下降，预设时间点T设定在复位端RST的电压电平上升之前。
请参考图14，图14为本发明另一实施例的复位信号的处理电路30D示意图。图14的处理电路30D与图5的处理电路30B中具有相同名称的元件具有类似的运作方式与功能，该些元件的连结关系如图14所示，在此不再赘述。相较于图5的处理电路30B，处理电路30D另包含一反相器1402以及一反相器1404。如图14所示，反相器1402连接在晶体管502与选择信号产生单元302之间，反相器1402的输入端耦接于选择信号产生单元302，以接收选择信号SEL。反相器1402的输出端耦接第一开关402的晶体管502的栅极。反相器1404连接在晶体管508与选择信号产生单元302之间，反相器1404的输入端耦接于选择信号产生单元302，以接收选择信号SEL。反相器1404的输出端耦接于晶体管508的栅极。在一实施例中，当外部复位信号RESET为一低态致能的复位信号时，选择信号SEL为高电平，晶体管502及晶体管504导通，并且晶体管506及晶体管508不导通。相较于图5的处理电路30B，晶体管502及晶体管504同时导通，具有较低的阻抗。
当外部复位信号RESET为一高态致能的复位信号时，选择信号SEL为低电平，晶体管506与晶体管508导通，且晶体管502与晶体管504不导通。相较于图5的处理电路30B，第二开关404的晶体管506及晶体管508同时导通，因而具有较低的阻抗。
在上述实施例中，多工器304所输出的为低态致能的复位信号，在另一实施例中，多工器304输出高态致能的复位信号，电阻406的一端耦接至地端，电阻408的一端耦接至电压源VCC。低态致能(active low)的外部复位信号RESET会被传送到反相器306的输入端，高态致能的外部复位信号RESET则会被传送到多工器304的第一输入端IN1。
综上所述，根据本发明的复位信号的处理电路，能够应用于集成电路装置中。使得集成电路装置可以因应高态致能或低态致能的复位信号执行复位程序，而不需要外接其他的电路元件。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (15)

1.一种复位信号的处理电路，其特征在于，该处理电路设置于一集成电路装置内部，该处理电路经由一复位端接收该复位信号，该处理电路包括：
一多工器，具有一输出端、一第一输入端以及一第二输入端，该多工器根据一选择信号使该输出端连接该第一输入端或该第二输入端；
一反相器，耦接于该多工器的该第二输入端；以及
一切换单元，耦接于该复位端，用来接收该复位信号并且根据该选择信号将该复位端连接该多工器的该第一输入端或该反相器。
2.如权利要求1所述的处理电路，其特征在于，该选择信号由一选择信号产生单元提供，该选择信号产生单元包含有：
一第一电阻，包含有一第一端与一第二端，该第一端耦接一电压源；
一第一晶体管，包含有一第一端，耦接于该第一电阻的该第二端，一第二端，用以接收一控制信号，以控制该第一晶体管导通或关闭，以及一第三端，耦接于该多工器以及该切换单元，用以提供该选择信号；以及
一电性接点，连接该第一晶体管的该第三端，该电性接点连接至一地端或浮接。
3.如权利要求2所述的处理电路，其特征在于，该电性接点为一焊垫或一接脚。
4.如权利要求1所述的处理电路，其特征在于，该选择信号由一选择信号产生单元提供，该选择信号产生单元包含有：
一电阻，连接至一电压源；
一熔丝，该熔丝的一端连接该多工器与该切换单元，另一端可选择地连接该电阻或地端。
5.如权利要求1所述的处理电路，其特征在于，该选择信号产生单元包含有：
一电压检测元件，耦接于该复位端、该多工器以及该切换单元，用来检测该复位端的电压电平并据以产生该选择信号。
6.如权利要求1所述的处理电路，其特征在于，该切换单元包含有：
一第一开关，耦接于该复位端与该多工器的该第一输入端之间；以及
一第二开关，耦接于该复位端与该反相器的一输入端之间。
7.如权利要求6所述的处理电路，其特征在于，该第一开关为一CMOS传输门或一NMOS晶体管。
8.如权利要求7所述的处理电路，其特征在于，该CMOS传输门包含有：
一第一PMOS晶体管，其中该第一PMOS晶体管的漏极耦接于该复位端，该第一PMOS晶体管的栅极耦接于一电压源，以及该第一PMOS晶体管的源极耦接于该多工器的该第一输入端；以及
一第一NMOS晶体管，其中该第一NMOS晶体管的漏极耦接于该复位端，该第一NMOS晶体管的栅极接收该选择信号，以及该第一NMOS晶体管的源极耦接于该多工器的该第一输入端。
9.如权利要求7所述的处理电路，其特征在于，该处理电路另包含有一第一反相器，该第一反相器的输入端接收该选择信号，以及该CMOS传输门包含有：
一第二PMOS晶体管，其中该第二PMOS晶体管的漏极耦接于该复位端，该第二PMOS晶体管的栅极耦接于该第一反相器的一输出端，以及该第二PMOS晶体管的源极耦接于该多工器的该第一输入端；以及
一第二NMOS晶体管，其中该第二NMOS晶体管的漏极耦接于该复位端，该第二NMOS晶体管的栅极接收该选择信号，以及该第二NMOS晶体管的源极耦接于该多工器的该第一输入端。
10.如权利要求6所述的处理电路，其特征在于，该第二开关为一CMOS传输门或一PMOS晶体管。
11.如权利要求10所述的处理电路，其特征在于，该CMOS传输门包含有：
一第三PMOS晶体管，其中该第三PMOS晶体管的漏极耦接于该复位端，该第三PMOS晶体管的栅极接收该选择信号，以及该第三PMOS晶体管的源极耦接于该反相器的一输入端；以及
一第三NMOS晶体管，其中该第三NMOS晶体管的漏极耦接于该复位端，该第三NMOS晶体管的栅极耦接于一地端，以及该第三NMOS晶体管的源极耦接于该反相器的该输入端。
12.如权利要求10所述的处理电路，其特征在于，该处理电路另包含有一第二反相器，该第二反相器的输入端接收该选择信号，以及该CMOS传输门包含有：
一第四PMOS晶体管，其中该第四PMOS晶体管的漏极耦接于该复位端，该第四PMOS晶体管的栅极接收该选择信号，以及该第四PMOS晶体管的源极耦接于该反相器的一输入端；以及
一第四NMOS晶体管，其中该第四NMOS晶体管的漏极耦接于该复位端，该第四NMOS晶体管的栅极耦接于该第二反相器的一输出端，以及该第四NMOS晶体管的源极耦接于该反相器的该输入端。
13.如权利要求1所述的处理电路，其特征在于，该切换单元为一解多工器。
14.如权利要求1所述的处理电路，其特征在于，另含有：
一第一二极管，该第一二极管的阴极耦接于一电压源，该第一二极管的阳极耦接于该复位端；以及
一第二二极管，该第二二极管的阴极耦接于该复位端，该第二二极管的阳极耦接一地端。
15.如权利要求1所述的处理电路，其特征在于，另含有：
一萧特基二极管，该萧特基二极管的阴极耦接于该复位端，该萧特基二极管的阳极耦接于一地端。
CN201711105742.0A 2017-07-21 2017-11-10 复位信号的处理电路 Active CN109283990B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106124466 2017-07-21
TW106124466A TWI646779B (zh) 2017-07-21 2017-07-21 重置信號的處理電路

Publications (2)

Publication Number Publication Date
CN109283990A CN109283990A (zh) 2019-01-29
CN109283990B true CN109283990B (zh) 2021-08-17

Family

ID=64452017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711105742.0A Active CN109283990B (zh) 2017-07-21 2017-11-10 复位信号的处理电路

Country Status (3)

Country Link
US (1) US10148262B1 (zh)
CN (1) CN109283990B (zh)
TW (1) TWI646779B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111752360B (zh) * 2019-03-28 2022-05-06 龙芯中科技术股份有限公司 一种复位信号产生电路、芯片及控制方法
CN110426087B (zh) * 2019-07-16 2021-07-02 智恒科技股份有限公司 一种基于霍尔开关的正反转水流量传感器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404231A (zh) * 2001-06-27 2003-03-19 三星电子株式会社 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
US7038506B2 (en) * 2004-03-23 2006-05-02 Stmicroelectronics Pvt. Ltd. Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
US7119570B1 (en) * 2004-04-30 2006-10-10 Xilinx, Inc. Method of measuring performance of a semiconductor device and circuit for the same
US8754680B2 (en) * 2007-04-06 2014-06-17 Altera Corporation Power-on-reset circuitry
CN105609034A (zh) * 2015-11-04 2016-05-25 友达光电股份有限公司 移位暂存器
CN105993058A (zh) * 2013-10-04 2016-10-05 埃尔贝克斯视象株式会社 带有用于住宅自动化中的spdt继电器组合的集成spdt或dpdt开关
CN206341198U (zh) * 2016-04-26 2017-07-18 意法半导体股份有限公司 开关电路和电子系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303390A (en) * 1990-06-28 1994-04-12 Dallas Semiconductor Corporation Microprocessor auxiliary with combined pin for reset output and pushbutton input
US6675303B1 (en) * 1999-09-29 2004-01-06 2Micro International Limited PC card controller with advanced power management reset capabilities
CN1194574C (zh) * 2001-09-11 2005-03-23 三星电子株式会社 用于无缝呼叫服务的支持多区段/多频率分配的基站系统
US6956414B2 (en) * 2004-02-17 2005-10-18 Broadcom Corporation System and method for creating a limited duration clock divider reset
TW200908576A (en) * 2007-08-09 2009-02-16 Benq Corp Portable device having integrated power and reset functions
US9516362B2 (en) * 2012-02-10 2016-12-06 Crestron Electronics Inc. Devices, systems and methods for reducing switching time in a video distribution network
CN204190734U (zh) * 2014-11-05 2015-03-04 百利通科技（扬州）有限公司 一种上电复位电路
WO2016130766A1 (en) * 2015-02-12 2016-08-18 University Of Florida Research Foundation, Inc. Mems capacitive shear sensor system having an interface circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404231A (zh) * 2001-06-27 2003-03-19 三星电子株式会社 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
US7038506B2 (en) * 2004-03-23 2006-05-02 Stmicroelectronics Pvt. Ltd. Automatic selection of an on-chip ancillary internal clock generator upon resetting a digital system
US7119570B1 (en) * 2004-04-30 2006-10-10 Xilinx, Inc. Method of measuring performance of a semiconductor device and circuit for the same
US8754680B2 (en) * 2007-04-06 2014-06-17 Altera Corporation Power-on-reset circuitry
CN105993058A (zh) * 2013-10-04 2016-10-05 埃尔贝克斯视象株式会社 带有用于住宅自动化中的spdt继电器组合的集成spdt或dpdt开关
CN105609034A (zh) * 2015-11-04 2016-05-25 友达光电股份有限公司 移位暂存器
CN206341198U (zh) * 2016-04-26 2017-07-18 意法半导体股份有限公司 开关电路和电子系统

Also Published As

Publication number Publication date
TW201909556A (zh) 2019-03-01
US10148262B1 (en) 2018-12-04
TWI646779B (zh) 2019-01-01
CN109283990A (zh) 2019-01-29

Similar Documents

Publication Publication Date Title
KR102519118B1 (ko) 배터리 보호 회로
JP5156187B2 (ja) レベルシフタｅｓｄプロテクション回路
US8614430B2 (en) Reset circuit for electronic devices having photoelectric coupler
US20190006842A1 (en) Protection circuit
WO2011026799A2 (en) Coupling circuit, driver circuit and method for controlling a coupling circuit
US7459957B2 (en) Fuse circuit with leakage path elimination
JP2017212490A (ja) Ｃｍｏｓ出力回路
US20070103210A1 (en) Power-on reset circuit for an integrated circuit
CN109283990B (zh) 复位信号的处理电路
CN108667450B (zh) 位准移位器与位准移位方法
US6927602B2 (en) Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit
US8797070B2 (en) Power-on reset circuit
US7522396B2 (en) Electrostatic discharge protection circuit
TWI559492B (zh) 靜電放電保護電路與積體電路
JP6783758B2 (ja) 負荷スイッチのための出力放電技法
US8564323B2 (en) Circuit arrangement and method for testing a reset circuit
US6924694B2 (en) Switch circuit
US6529060B2 (en) Semiconductor integrated circuit device with voltage interface circuit
TWI739629B (zh) 具有靜電放電保護機制的積體電路
US8872555B2 (en) Power-on reset circuit
CN112786570A (zh) 具有静电放电保护机制的集成电路
US9407255B2 (en) Circuit
KR20090078312A (ko) 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로
CN109039326B (zh) 电压切换装置及方法
US10439607B2 (en) Circuit breaker device, especially for a vehicle electrical system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant