JPH05326518A - 半導体装置、周辺配線並びにそれらの製造方法 - Google Patents
半導体装置、周辺配線並びにそれらの製造方法Info
- Publication number
- JPH05326518A JPH05326518A JP5015480A JP1548093A JPH05326518A JP H05326518 A JPH05326518 A JP H05326518A JP 5015480 A JP5015480 A JP 5015480A JP 1548093 A JP1548093 A JP 1548093A JP H05326518 A JPH05326518 A JP H05326518A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- metal layer
- tiw
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 230000002093 peripheral effect Effects 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 68
- 239000002184 metal Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 19
- 239000000956 alloy Substances 0.000 claims description 19
- 238000001459 lithography Methods 0.000 claims description 8
- 238000005275 alloying Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 230000004888 barrier function Effects 0.000 abstract description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 236
- 239000010931 gold Substances 0.000 description 71
- 239000010936 titanium Substances 0.000 description 25
- 229910006091 NiCrSi Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 9
- 229910001120 nichrome Inorganic materials 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000000992 sputter etching Methods 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、下地絶縁膜とＡｕ配線層との密着
性を高めつつ、Ａｕ配線層の低抵抗性を維持することの
できる半導体装置を提供することを目的とする。 【構成】 半導体素子が形成されたＧａＡｓ基板（１）
上の下地絶縁膜（２）の所定部分にはＴｉＷ層（３）が
形成され、その上にＡｕ配線層（４）が形成されて各素
子の配線がなされている。この配線構造によって、下地
絶縁膜（２）とＡｕ配線層（４）との密着性が確保さ
れ、しかもＴｉＷ層（２）は４００℃の高温までＡｕ配
線層（４）と反応せずにバリアメタルとして働くので、
Ａｕ配線層（４）の配線抵抗の低減を図ることができ
る。
性を高めつつ、Ａｕ配線層の低抵抗性を維持することの
できる半導体装置を提供することを目的とする。 【構成】 半導体素子が形成されたＧａＡｓ基板（１）
上の下地絶縁膜（２）の所定部分にはＴｉＷ層（３）が
形成され、その上にＡｕ配線層（４）が形成されて各素
子の配線がなされている。この配線構造によって、下地
絶縁膜（２）とＡｕ配線層（４）との密着性が確保さ
れ、しかもＴｉＷ層（２）は４００℃の高温までＡｕ配
線層（４）と反応せずにバリアメタルとして働くので、
Ａｕ配線層（４）の配線抵抗の低減を図ることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、金属配線やオーミック
電極の構造に特徴のある半導体装置、抵抗およびその周
辺配線並びにそれらの製造方法に関する。
電極の構造に特徴のある半導体装置、抵抗およびその周
辺配線並びにそれらの製造方法に関する。
【０００２】
【従来の技術】まず、従来の半導体装置における金属配
線について説明する。一般に、Ａｕを用いた配線（以
下、Ａｕ配線層という）は下地絶縁膜上に直接設けられ
るのではなく、Ａｕ配線層と下地絶縁膜との間にＴｉ
層、もしくはＴｉ層とＰｔ層とが積層されたＴｉ／Ｐｔ
構造が設けられることが多い。Ｔｉ層は下地絶縁膜とＡ
ｕ配線層との密着性を高め、一方Ｐｔ層は、ＴｉとＡｕ
との相互拡散を防ぐためのバリアメタルとして機能す
る。したがって、半導体装置の寿命を考慮し、使用目的
に応じてＰｔ層をＴｉ層上に設ける場合と設けない場合
とがある。
線について説明する。一般に、Ａｕを用いた配線（以
下、Ａｕ配線層という）は下地絶縁膜上に直接設けられ
るのではなく、Ａｕ配線層と下地絶縁膜との間にＴｉ
層、もしくはＴｉ層とＰｔ層とが積層されたＴｉ／Ｐｔ
構造が設けられることが多い。Ｔｉ層は下地絶縁膜とＡ
ｕ配線層との密着性を高め、一方Ｐｔ層は、ＴｉとＡｕ
との相互拡散を防ぐためのバリアメタルとして機能す
る。したがって、半導体装置の寿命を考慮し、使用目的
に応じてＰｔ層をＴｉ層上に設ける場合と設けない場合
とがある。
【０００３】なお、この構造は、下記の文献 “1991 IEEE International Solid-State Circuits Con
ference DIGEST OF TECHNICAL PAPERS p.152〜p.153,p.308 ”に
記載されている。
ference DIGEST OF TECHNICAL PAPERS p.152〜p.153,p.308 ”に
記載されている。
【０００４】次に、基板表面の絶縁膜上に高抵抗領域お
よびその周辺の配線を形成する従来の製造方法につい
て、図１４を参照して説明する。
よびその周辺の配線を形成する従来の製造方法につい
て、図１４を参照して説明する。
【０００５】まず、基板表面に堆積された絶縁膜１２１
上に抵抗体金属ＮｉＣｒＳｉ層１２２を形成する。そし
て、ＮｉＣｒＳｉ層１２２の上にフォトレジスト１２３
を塗布し、このフォトレジスト１２３を作製したい高抵
抗領域の形状にパターニングする（図１４（ａ））。こ
のフォトレジスト１２３をマスクとしてＮｉＣｒＳｉ層
１２２をエッチング除去し、その上に絶縁膜１２４を形
成する（図１４（ｂ））。次に、絶縁膜１２４上にコン
タクトホール１２５、１２６を形成し、絶縁膜１２４上
およびコンタクトホール１２５、１２６内に金属配線Ａ
ｕ層１２７を形成する（図１４（ｃ））。Ａｕ層１２７
の形成によって、高抵抗領域であるＮｉＣｒＳｉ層１２
２と金属配線Ａｕ層１２７とが電気的に接続される（図
１４（ｄ））。
上に抵抗体金属ＮｉＣｒＳｉ層１２２を形成する。そし
て、ＮｉＣｒＳｉ層１２２の上にフォトレジスト１２３
を塗布し、このフォトレジスト１２３を作製したい高抵
抗領域の形状にパターニングする（図１４（ａ））。こ
のフォトレジスト１２３をマスクとしてＮｉＣｒＳｉ層
１２２をエッチング除去し、その上に絶縁膜１２４を形
成する（図１４（ｂ））。次に、絶縁膜１２４上にコン
タクトホール１２５、１２６を形成し、絶縁膜１２４上
およびコンタクトホール１２５、１２６内に金属配線Ａ
ｕ層１２７を形成する（図１４（ｃ））。Ａｕ層１２７
の形成によって、高抵抗領域であるＮｉＣｒＳｉ層１２
２と金属配線Ａｕ層１２７とが電気的に接続される（図
１４（ｄ））。
【０００６】
【発明が解決しようとする課題】ところで、Ｔｉ層とＡ
ｕ層が積層されたＴｉ／Ａｕ構造の従来の金属配線で
は、Ｔｉ層とＡｕ層が３００℃以上の高温で反応し、抵
抗の高い合金層が形成される。したがって、Ｔｉ／Ａｕ
構造の金属配線は、半導体装置の信頼性上、寿命が短く
なるという欠点がある。また、Ｔｉ層とＰｔ層とＡｕ層
とが積層されたＴｉ／Ｐｔ／Ａｕ構造を用いて多層配線
を形成すると、図１５に示すように第１層配線１３０と
第２層配線１４０が結線されるスルーホール部１５０に
おいて、第１層配線１３０のＡｕ（金）１３４と第２層
配線１４０のＴｉ（チタン）１４３が接触することとな
る。したがって、この部分で相互拡散等が発生し、信頼
性が悪くなるという問題があった。
ｕ層が積層されたＴｉ／Ａｕ構造の従来の金属配線で
は、Ｔｉ層とＡｕ層が３００℃以上の高温で反応し、抵
抗の高い合金層が形成される。したがって、Ｔｉ／Ａｕ
構造の金属配線は、半導体装置の信頼性上、寿命が短く
なるという欠点がある。また、Ｔｉ層とＰｔ層とＡｕ層
とが積層されたＴｉ／Ｐｔ／Ａｕ構造を用いて多層配線
を形成すると、図１５に示すように第１層配線１３０と
第２層配線１４０が結線されるスルーホール部１５０に
おいて、第１層配線１３０のＡｕ（金）１３４と第２層
配線１４０のＴｉ（チタン）１４３が接触することとな
る。したがって、この部分で相互拡散等が発生し、信頼
性が悪くなるという問題があった。
【０００７】また、従来の抵抗およびその周辺配線の製
造方法は、高抵抗領域の寸法がコンタクトホール１２
５、１２６の位置で決まるため、抵抗値がばらつき易い
といった問題があった。また、高抵抗領域と配線との位
置合わせのための余裕が必要なため、高集積化に不向き
であるといった問題があった。
造方法は、高抵抗領域の寸法がコンタクトホール１２
５、１２６の位置で決まるため、抵抗値がばらつき易い
といった問題があった。また、高抵抗領域と配線との位
置合わせのための余裕が必要なため、高集積化に不向き
であるといった問題があった。
【０００８】本発明は、これらの問題を解決することを
目的とする。
目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、第１の発明の半導体装置は、ＴｉＷ層とＡｕ層が順
次積層された配線金属層を備える。この配線金属層は、
半導体基板上に形成されたＡｕＧｅ層およびＮｉ層が合
金化処理されてなるＡｕＧｅＮｉ合金層上に形成されて
いてもよい。
に、第１の発明の半導体装置は、ＴｉＷ層とＡｕ層が順
次積層された配線金属層を備える。この配線金属層は、
半導体基板上に形成されたＡｕＧｅ層およびＮｉ層が合
金化処理されてなるＡｕＧｅＮｉ合金層上に形成されて
いてもよい。
【００１０】また、第２の発明の抵抗およびその周辺配
線の製造方法は、絶縁膜上に抵抗体金属層と配線金属層
を順次堆積させて多層金属層を形成する工程と、リソグ
ラフィ技術を用いて多層金属層を所望の形状に加工する
工程と、リソグラフィ技術を用いて配線金属層の所望の
領域をエッチング除去する工程とを備える。ここで、配
線金属層としてＴｉＷ層とＡｕ層の積層構造のものを用
いてもよい。
線の製造方法は、絶縁膜上に抵抗体金属層と配線金属層
を順次堆積させて多層金属層を形成する工程と、リソグ
ラフィ技術を用いて多層金属層を所望の形状に加工する
工程と、リソグラフィ技術を用いて配線金属層の所望の
領域をエッチング除去する工程とを備える。ここで、配
線金属層としてＴｉＷ層とＡｕ層の積層構造のものを用
いてもよい。
【００１１】さらに、第３の発明の抵抗およびその周辺
配線の製造方法は、絶縁膜上に抵抗体金属層を形成し、
リソグラフィ技術を用いて抵抗金属層を所望の抵抗形状
に加工する工程と、その抵抗体金属層の上に配線金属層
を形成し、リソグラフィ技術を用いて配線金属層の所望
の抵抗領域をエッチング除去する工程とを備える。ここ
でも、配線金属層としてＴｉＷ層とＡｕ層の積層構造の
ものを用いてもよい。
配線の製造方法は、絶縁膜上に抵抗体金属層を形成し、
リソグラフィ技術を用いて抵抗金属層を所望の抵抗形状
に加工する工程と、その抵抗体金属層の上に配線金属層
を形成し、リソグラフィ技術を用いて配線金属層の所望
の抵抗領域をエッチング除去する工程とを備える。ここ
でも、配線金属層としてＴｉＷ層とＡｕ層の積層構造の
ものを用いてもよい。
【００１２】上記第１から第３の発明のＴｉＷ層は、Ｔ
ｉの質量百分率が５％以上３０％以下であることが望ま
しい。
ｉの質量百分率が５％以上３０％以下であることが望ま
しい。
【００１３】
【作用】第１の発明の半導体装置によれば、下地絶縁膜
とＡｕ配線層との間にＴｉＷ層が形成されているため、
このＴｉＷ層によって下地絶縁膜とＡｕ配線層との密着
性が確保される。
とＡｕ配線層との間にＴｉＷ層が形成されているため、
このＴｉＷ層によって下地絶縁膜とＡｕ配線層との密着
性が確保される。
【００１４】また、第２および第３の発明の抵抗および
その周辺配線の製造方法によれば、所望の形状に加工さ
れた多層金属層の内、所望の配線金属層がエッチング除
去される。このように配線金属層がエッチング除去され
た領域が高抵抗領域となり、配線金属層がエッチング除
去されていない部分が配線となる。そして、形成された
高抵抗領域の抵抗値は、配線金属層がエッチング除去さ
れた面積および形状によって決定される。
その周辺配線の製造方法によれば、所望の形状に加工さ
れた多層金属層の内、所望の配線金属層がエッチング除
去される。このように配線金属層がエッチング除去され
た領域が高抵抗領域となり、配線金属層がエッチング除
去されていない部分が配線となる。そして、形成された
高抵抗領域の抵抗値は、配線金属層がエッチング除去さ
れた面積および形状によって決定される。
【００１５】上記第１から第３の発明のＴｉＷ層は、Ｔ
ｉの質量百分率が５％以上３０％以下の合金とすること
によって、ＴｉＷ層とＡｕ配線層とは４００℃の高温ま
で反応しない。このため、高温雰囲気中においても、Ａ
ｕ配線層が有する低抵抗性を維持することができる。
ｉの質量百分率が５％以上３０％以下の合金とすること
によって、ＴｉＷ層とＡｕ配線層とは４００℃の高温ま
で反応しない。このため、高温雰囲気中においても、Ａ
ｕ配線層が有する低抵抗性を維持することができる。
【００１６】
【実施例】以下、第１から第３の発明の一実施例につい
て添付図面を参照して説明する。
て添付図面を参照して説明する。
【００１７】図１は、第１の発明の実施例である化合物
半導体装置の配線構造を示す断面図である。本実施例の
化合物半導体装置は、ＧａＡｓ基板１と、ＧａＡｓ基板
１上に形成されたＳｉＮ絶縁膜２と、ＳｉＮ絶縁膜２の
所定部分に形成されたＴｉＷ（ＴｉとＷの合金）層３
と、ＴｉＷ層３上に形成されたＡｕ配線層４とを備えて
いる。このような配線構造を有する本実施例の化合物半
導体装置の形成工程の概略は、図２に示す通りである。
半導体装置の配線構造を示す断面図である。本実施例の
化合物半導体装置は、ＧａＡｓ基板１と、ＧａＡｓ基板
１上に形成されたＳｉＮ絶縁膜２と、ＳｉＮ絶縁膜２の
所定部分に形成されたＴｉＷ（ＴｉとＷの合金）層３
と、ＴｉＷ層３上に形成されたＡｕ配線層４とを備えて
いる。このような配線構造を有する本実施例の化合物半
導体装置の形成工程の概略は、図２に示す通りである。
【００１８】まず、ＳｉＮ絶縁膜２上に、スパッタ装置
を用いて上述のＴｉＷ層３を５００オングストロームの
厚さに形成する。さらに同様にしてＡｕ層６を５０００
オングストロームの厚さに形成する（図２（ａ））。
を用いて上述のＴｉＷ層３を５００オングストロームの
厚さに形成する。さらに同様にしてＡｕ層６を５０００
オングストロームの厚さに形成する（図２（ａ））。
【００１９】次に、Ａｕ層６上に、レジスト（ＡＺ−１
４００）を１．３μｍの厚さに塗布し、リソグラフィ技
術を用いて配線パターン５を形成する（図２（ｂ））。
４００）を１．３μｍの厚さに塗布し、リソグラフィ技
術を用いて配線パターン５を形成する（図２（ｂ））。
【００２０】その後、配線パターン５をマスクとし、イ
オンミリング装置を用いてＡｕ層６およびＴｉＷ層３を
順次Ａｒガスでエッチング除去する（図２（ｃ））。
オンミリング装置を用いてＡｕ層６およびＴｉＷ層３を
順次Ａｒガスでエッチング除去する（図２（ｃ））。
【００２１】最後に、配線パターン５を除去する（図２
（ｄ））。
（ｄ））。
【００２２】以上の工程を経ることにより、ＳｉＮ絶縁
膜２との間にＴｉＷ層３を有するＡｕ配線層４を得るこ
とができる。
膜２との間にＴｉＷ層３を有するＡｕ配線層４を得るこ
とができる。
【００２３】図３は、第１の発明の実施例である化合物
半導体装置の応用例を示す断面図である。半絶縁性のＧ
ａＡｓ基板１０の表層には、ｎ形のイオン注入領域１０
ａが形成されている。このＧａＡｓ基板１０を覆うよう
にＳｉＮ絶縁膜１１が形成され、その開孔部にＡｕＧｅ
層およびＮｉ層が合金化処理されてなるＡｕＧｅＮｉ合
金層１２が所望のオーミック電極形状に形成されてい
る。さらに、ＳｉＮ絶縁膜１１とＡｕＧｅＮｉ合金層１
２の上には、ＴｉＷ層１３とＡｕ配線層１４が形成され
て各素子の配線がなされている。このように、ＳｉＮ絶
縁膜１１の開孔部には、ＡｕＧｅＮｉ合金層１２／Ｔｉ
Ｗ層１３／Ａｕ配線層１４からなる３層構造のオーミッ
ク電極が形成され、このオーミック電極の上層のＴｉＷ
層１３とＡｕ配線層１４が、配線との接続部になってい
る。したがって、オーミック電極と配線とは、ＴｉＷ層
１３とＡｕ配線層１４で繋がっているので、電気的に確
実に接続された状態となる。このため、接触不良による
不良品の製造がほとんどなくなり、歩留まりが向上す
る。
半導体装置の応用例を示す断面図である。半絶縁性のＧ
ａＡｓ基板１０の表層には、ｎ形のイオン注入領域１０
ａが形成されている。このＧａＡｓ基板１０を覆うよう
にＳｉＮ絶縁膜１１が形成され、その開孔部にＡｕＧｅ
層およびＮｉ層が合金化処理されてなるＡｕＧｅＮｉ合
金層１２が所望のオーミック電極形状に形成されてい
る。さらに、ＳｉＮ絶縁膜１１とＡｕＧｅＮｉ合金層１
２の上には、ＴｉＷ層１３とＡｕ配線層１４が形成され
て各素子の配線がなされている。このように、ＳｉＮ絶
縁膜１１の開孔部には、ＡｕＧｅＮｉ合金層１２／Ｔｉ
Ｗ層１３／Ａｕ配線層１４からなる３層構造のオーミッ
ク電極が形成され、このオーミック電極の上層のＴｉＷ
層１３とＡｕ配線層１４が、配線との接続部になってい
る。したがって、オーミック電極と配線とは、ＴｉＷ層
１３とＡｕ配線層１４で繋がっているので、電気的に確
実に接続された状態となる。このため、接触不良による
不良品の製造がほとんどなくなり、歩留まりが向上す
る。
【００２４】また、上述のオーミック電極構造により、
ＴｉＷ層１３がバリアメタルとして働くので、Ａｕがイ
オン注入領域１０ａに拡散し、あるいはＧａ、Ａｓ等が
Ａｕ配線層１４に拡散することを防止できる。これによ
り、オーミック接触の信頼性を高めることができる。し
かも、比較的導電性の低いＴｉＷ層１３の上にＡｕ配線
層１４を形成しているので、オーミック電極の抵抗も十
分に低下させることができる。
ＴｉＷ層１３がバリアメタルとして働くので、Ａｕがイ
オン注入領域１０ａに拡散し、あるいはＧａ、Ａｓ等が
Ａｕ配線層１４に拡散することを防止できる。これによ
り、オーミック接触の信頼性を高めることができる。し
かも、比較的導電性の低いＴｉＷ層１３の上にＡｕ配線
層１４を形成しているので、オーミック電極の抵抗も十
分に低下させることができる。
【００２５】なお、Ｓｉ基板上にＴｉＷ層／Ａｕ配線層
を形成することは従来より行われているが、この場合は
Ｔｉ（チタン）とＳｉ（シリコン）が反応してオーミッ
ク接触を形成し、且つＷ（タングステン）がＴｉとＡｕ
との相互拡散を防ぐためのバリアメタルとして機能す
る。これに対し、本実施例ではＧａＡｓ基板１０上にＴ
ｉＷ層１３／Ａｕ配線層１４を形成しているので、Ｗが
ＴｉとＡｕとの相互拡散を防ぐためのバリアメタルとし
て機能する。
を形成することは従来より行われているが、この場合は
Ｔｉ（チタン）とＳｉ（シリコン）が反応してオーミッ
ク接触を形成し、且つＷ（タングステン）がＴｉとＡｕ
との相互拡散を防ぐためのバリアメタルとして機能す
る。これに対し、本実施例ではＧａＡｓ基板１０上にＴ
ｉＷ層１３／Ａｕ配線層１４を形成しているので、Ｗが
ＴｉとＡｕとの相互拡散を防ぐためのバリアメタルとし
て機能する。
【００２６】図４および図５は、上述の配線およびオー
ミック電極構造の形成工程の概略を示した図である。ま
ず、ＧａＡｓ基板１０の上層部にイオンを注入してイオ
ン注入領域１０ａを形成する。このイオン注入領域１０
ａの上部にＡｕＧｅ層とＮｉ層を順次堆積させてオーミ
ック電極形状に形成する。そして、６０秒間４５０℃で
加熱して、ＡｕＧｅ層とＮｉ層を合金化する。この合金
化によって、ＡｕＧｅＮｉ合金層１２が形成される（図
４（ａ））。
ミック電極構造の形成工程の概略を示した図である。ま
ず、ＧａＡｓ基板１０の上層部にイオンを注入してイオ
ン注入領域１０ａを形成する。このイオン注入領域１０
ａの上部にＡｕＧｅ層とＮｉ層を順次堆積させてオーミ
ック電極形状に形成する。そして、６０秒間４５０℃で
加熱して、ＡｕＧｅ層とＮｉ層を合金化する。この合金
化によって、ＡｕＧｅＮｉ合金層１２が形成される（図
４（ａ））。
【００２７】次に、ＧａＡｓ基板１０およびＡｕＧｅＮ
ｉ合金層１２の上部にＳｉＮ絶縁膜１１をプラズマＣＶ
Ｄ装置等を用いて形成する。そして、フォトレジスト材
を塗布して、少なくともＡｕＧｅＮｉ合金層１２の上面
に開口を有するレジストパターン１５を形成する（図４
（ｂ））。
ｉ合金層１２の上部にＳｉＮ絶縁膜１１をプラズマＣＶ
Ｄ装置等を用いて形成する。そして、フォトレジスト材
を塗布して、少なくともＡｕＧｅＮｉ合金層１２の上面
に開口を有するレジストパターン１５を形成する（図４
（ｂ））。
【００２８】その後、レジストパターン１５をマスクと
してＲＩＥ（Reactive Ion Etching）装置を用い、Ａｕ
ＧｅＮｉ合金層１２上面のＳｉＮ絶縁膜１１をエッチン
グする。このエッチングはプラズマエッチングガスとし
て炭素系のＣＦ4 を用いて行う。エッチング終了後、レ
ジストパターン１５を０2 プラズマのアッシャーを用い
て除去する（図４（ｃ））。
してＲＩＥ（Reactive Ion Etching）装置を用い、Ａｕ
ＧｅＮｉ合金層１２上面のＳｉＮ絶縁膜１１をエッチン
グする。このエッチングはプラズマエッチングガスとし
て炭素系のＣＦ4 を用いて行う。エッチング終了後、レ
ジストパターン１５を０2 プラズマのアッシャーを用い
て除去する（図４（ｃ））。
【００２９】次に、ＳｉＮ絶縁膜１１上及び露出したＡ
ｕＧｅＮｉ合金層１２上に、５００オングストロームの
膜厚のＴｉＷ層１３と、５０００オングストロームの膜
厚のＡｕ配線層１４を、スパッタリング法を用いて順次
形成する（図５（ｄ））。
ｕＧｅＮｉ合金層１２上に、５００オングストロームの
膜厚のＴｉＷ層１３と、５０００オングストロームの膜
厚のＡｕ配線層１４を、スパッタリング法を用いて順次
形成する（図５（ｄ））。
【００３０】そして、Ａｕ配線層１４表面にフォトレジ
ストを塗布して、配線のレジストパターン１６を形成す
る（図５（ｅ））。
ストを塗布して、配線のレジストパターン１６を形成す
る（図５（ｅ））。
【００３１】このレジストパターン１６をマスクとし
て、６００Ｖで加速されたＡｒ+ 不活性イオンによるイ
オンミリング法を用いて、Ａｕ配線層１４とＴｉＷ層１
３をエッチングする。さらに、レジストパターン１６を
０2 プラズマのアッシャーを用いて除去する（図５
（ｆ））。このようなエッチング加工でのＧａＡｓ基板
１０へのダメージを、ＧａＡｓ基板１０上に形成された
ＳｉＮ絶縁膜１１が防いでいる。また、各金属層をエッ
チング加工して、オーミック電極を形成しているので、
不要金属の再付着の恐れがない。
て、６００Ｖで加速されたＡｒ+ 不活性イオンによるイ
オンミリング法を用いて、Ａｕ配線層１４とＴｉＷ層１
３をエッチングする。さらに、レジストパターン１６を
０2 プラズマのアッシャーを用いて除去する（図５
（ｆ））。このようなエッチング加工でのＧａＡｓ基板
１０へのダメージを、ＧａＡｓ基板１０上に形成された
ＳｉＮ絶縁膜１１が防いでいる。また、各金属層をエッ
チング加工して、オーミック電極を形成しているので、
不要金属の再付着の恐れがない。
【００３２】なお、ＴｉＷ層１３の膜厚は５００オング
ストロームに限定されることはない。この場合、５００
オングストローム以上１５００オングストローム以下で
あることが望ましい。その理由を図６に示す。図６は、
３種類の厚さ（２００、５００、１０００オングストロ
ーム）のＴｉＷ層１３とオーミック金属のコンタクト抵
抗の変化をそれぞれ測定した値を示す図である。この図
より、ＴｉＷ層１３の膜厚が厚いほど、コンタクト抵抗
の初期値は大きいが、３００℃で保存した場合の温度変
化が小さいことが判る。このことより、ＴｉＷ層１３の
膜厚は５００オングストローム以上であることが望まし
い。また、１５００オングストロームより厚い膜厚のＴ
ｉＷ層１３は加工が難しいので、１５００オングストロ
ーム以下であることが望ましい。
ストロームに限定されることはない。この場合、５００
オングストローム以上１５００オングストローム以下で
あることが望ましい。その理由を図６に示す。図６は、
３種類の厚さ（２００、５００、１０００オングストロ
ーム）のＴｉＷ層１３とオーミック金属のコンタクト抵
抗の変化をそれぞれ測定した値を示す図である。この図
より、ＴｉＷ層１３の膜厚が厚いほど、コンタクト抵抗
の初期値は大きいが、３００℃で保存した場合の温度変
化が小さいことが判る。このことより、ＴｉＷ層１３の
膜厚は５００オングストローム以上であることが望まし
い。また、１５００オングストロームより厚い膜厚のＴ
ｉＷ層１３は加工が難しいので、１５００オングストロ
ーム以下であることが望ましい。
【００３３】図７は、オーミック電極の構造を説明する
ためのもので、その合金化前の状態を示す断面図であ
る。半絶縁性のＧａＡｓ基板２０の表層には、ｎ形のイ
オン注入領域２０ａが形成されている。このＧａＡｓ基
板２０を覆うようにＳｉＮ絶縁膜２１が形成され、その
開孔部にオーミック電極構造となるべき金属層２２〜２
５が堆積されている。この金属層２２〜２５は、下層か
ら順にＡｕＧｅ層２２、Ｎｉ層２３、ＴｉＷ層２４及び
Ａｕ配線層２５で構成されている。この場合、ＡｕＧｅ
層２２は、８００〜１２００オングストロームの範囲が
望ましい。また、Ｎｉ層２３は、２００〜４００オング
ストロームの範囲が望ましい。さらに、ＴｉＷ層２４
は、５００〜１５００オングストロームの範囲が望まし
い。
ためのもので、その合金化前の状態を示す断面図であ
る。半絶縁性のＧａＡｓ基板２０の表層には、ｎ形のイ
オン注入領域２０ａが形成されている。このＧａＡｓ基
板２０を覆うようにＳｉＮ絶縁膜２１が形成され、その
開孔部にオーミック電極構造となるべき金属層２２〜２
５が堆積されている。この金属層２２〜２５は、下層か
ら順にＡｕＧｅ層２２、Ｎｉ層２３、ＴｉＷ層２４及び
Ａｕ配線層２５で構成されている。この場合、ＡｕＧｅ
層２２は、８００〜１２００オングストロームの範囲が
望ましい。また、Ｎｉ層２３は、２００〜４００オング
ストロームの範囲が望ましい。さらに、ＴｉＷ層２４
は、５００〜１５００オングストロームの範囲が望まし
い。
【００３４】図示の構造の半導体装置を炉内で加熱し、
イオン注入領域２０ａ、ＡｕＧｅ層２２及びＮｉ層２３
を合金化する。これにより、オーミック電極構造が完成
する。この場合、ＴｉＷ層２４およびＷＳｉ層２７がバ
リアメタルとして働くので、Ａｕがイオン注入領域２０
ａに拡散し、或いはＧａ、Ａｓ等がＡｕ配線層２５に拡
散することを防止できる。これにより、オーミック接触
の信頼性を高めることができる。しかも、比較的導電性
の低いＴｉＷ層２４の上にＡｕ配線層２５を形成してい
るので、オーミック電極の抵抗も十分に低下させること
ができる。
イオン注入領域２０ａ、ＡｕＧｅ層２２及びＮｉ層２３
を合金化する。これにより、オーミック電極構造が完成
する。この場合、ＴｉＷ層２４およびＷＳｉ層２７がバ
リアメタルとして働くので、Ａｕがイオン注入領域２０
ａに拡散し、或いはＧａ、Ａｓ等がＡｕ配線層２５に拡
散することを防止できる。これにより、オーミック接触
の信頼性を高めることができる。しかも、比較的導電性
の低いＴｉＷ層２４の上にＡｕ配線層２５を形成してい
るので、オーミック電極の抵抗も十分に低下させること
ができる。
【００３５】図８は、図７の構造を合金化して形成した
オーミック電極の構造を示す断面図である。同図より、
ＧａＡｓ基板２０上にオーミック電極形成領域に開口を
有する層間絶縁膜であるＳｉＮ絶縁膜２１が形成されて
いる。そして、この開口部分にオーミック電極が形成さ
れている。オーミック電極は、ＡｕＧｅＮｉ合金層２６
とＴｉＷ層２４およびＷＳｉ層２７とＡｕ配線層２８と
から構成されている。このＴｉＷ層２４およびＷＳｉ層
２７がバリアの役割を果しているので、ＡｕＧｅＮｉ合
金層２６形成時のオーミック電極の平坦性が保持され
る。また、Ａｕ配線層２８の働きによって、オーミック
電極の抵抗が低減される。
オーミック電極の構造を示す断面図である。同図より、
ＧａＡｓ基板２０上にオーミック電極形成領域に開口を
有する層間絶縁膜であるＳｉＮ絶縁膜２１が形成されて
いる。そして、この開口部分にオーミック電極が形成さ
れている。オーミック電極は、ＡｕＧｅＮｉ合金層２６
とＴｉＷ層２４およびＷＳｉ層２７とＡｕ配線層２８と
から構成されている。このＴｉＷ層２４およびＷＳｉ層
２７がバリアの役割を果しているので、ＡｕＧｅＮｉ合
金層２６形成時のオーミック電極の平坦性が保持され
る。また、Ａｕ配線層２８の働きによって、オーミック
電極の抵抗が低減される。
【００３６】図９は、図７のオーミック電極構造を備え
たＦＥＴを示す平面図である。ＧａＡｓ基板上に形成さ
れたゲート電極３０の両側には、一対のソース用及びド
レイン用のオーミック電極３１ａ、３１ｂが形成されて
いる。これらオーミック電極３１ａ、３１ｂには、コン
タクトホール３２ａ、３２ｂを介して一対のオーミック
電極用配線３３ａ、３３ｂが接続されている。この場
合、オーミック電極３１ａ、３１ｂは、図７のＡｕＧｅ
層２２とＮｉ層２３を合金化したものであり、上層はＡ
ｕ配線層２５となっているので、それ自体の抵抗率が低
くなっている。このため、従来のようにオーミック電極
用配線を大きくするまでもなく、１μｍ程度のコンタク
トホールで十分にＦＥＴの特性を維持できる。したがっ
て、オーミック電極３１ａ、３１ｂを横切るような配線
３４を形成することができ、半導体装置の集積回路を飛
躍的に小さくすることができる。さらには集積回路即ち
半導体装置の特性を向上させることができる。
たＦＥＴを示す平面図である。ＧａＡｓ基板上に形成さ
れたゲート電極３０の両側には、一対のソース用及びド
レイン用のオーミック電極３１ａ、３１ｂが形成されて
いる。これらオーミック電極３１ａ、３１ｂには、コン
タクトホール３２ａ、３２ｂを介して一対のオーミック
電極用配線３３ａ、３３ｂが接続されている。この場
合、オーミック電極３１ａ、３１ｂは、図７のＡｕＧｅ
層２２とＮｉ層２３を合金化したものであり、上層はＡ
ｕ配線層２５となっているので、それ自体の抵抗率が低
くなっている。このため、従来のようにオーミック電極
用配線を大きくするまでもなく、１μｍ程度のコンタク
トホールで十分にＦＥＴの特性を維持できる。したがっ
て、オーミック電極３１ａ、３１ｂを横切るような配線
３４を形成することができ、半導体装置の集積回路を飛
躍的に小さくすることができる。さらには集積回路即ち
半導体装置の特性を向上させることができる。
【００３７】図１０は、第２の発明の製造方法を適用し
て、絶縁膜上に配線および高抵抗領域を形成する工程図
である。
て、絶縁膜上に配線および高抵抗領域を形成する工程図
である。
【００３８】まず、ＳｉＮ絶縁膜４０の表面に、抵抗体
金属であるＮｉＣｒＳｉ層４１を５００オングストロー
ム程度の厚さでスパッタ形成する。そして、ＮｉＣｒＳ
ｉ層４１の表面に、ＴｉＷ層４２を５００オングストロ
ーム程度の厚さでスパッタ形成する。さらに、ＴｉＷ層
４２の表面にＡｕ配線層４３を２０００オングストロー
ム程度の厚さでスパッタ形成する。このようにして、Ｎ
ｉＣｒＳｉ層４１／ＴｉＷ層４２／Ａｕ配線層４３の３
層構造の多層金属層４４が形成される。
金属であるＮｉＣｒＳｉ層４１を５００オングストロー
ム程度の厚さでスパッタ形成する。そして、ＮｉＣｒＳ
ｉ層４１の表面に、ＴｉＷ層４２を５００オングストロ
ーム程度の厚さでスパッタ形成する。さらに、ＴｉＷ層
４２の表面にＡｕ配線層４３を２０００オングストロー
ム程度の厚さでスパッタ形成する。このようにして、Ｎ
ｉＣｒＳｉ層４１／ＴｉＷ層４２／Ａｕ配線層４３の３
層構造の多層金属層４４が形成される。
【００３９】次に、多層金属層４４の上面全体にフォト
レジスト等を塗布してレジスト膜を形成し、レジスト膜
を露光してレジストパターン４５を形成する（図１０
（ａ））。このレジストパターン４５は、配線部分およ
び高抵抗領域以外の多層金属層４４を除去するためのも
のである。
レジスト等を塗布してレジスト膜を形成し、レジスト膜
を露光してレジストパターン４５を形成する（図１０
（ａ））。このレジストパターン４５は、配線部分およ
び高抵抗領域以外の多層金属層４４を除去するためのも
のである。
【００４０】こうして、多層金属層４４上に形成された
レジストパターン４５をマスクとして、多層金属層４４
をイオンミリングの手法によってエッチングする。これ
によって、配線部分および高抵抗領域以外の多層金属層
４４が除去されることとなる（図１０（ｂ））。
レジストパターン４５をマスクとして、多層金属層４４
をイオンミリングの手法によってエッチングする。これ
によって、配線部分および高抵抗領域以外の多層金属層
４４が除去されることとなる（図１０（ｂ））。
【００４１】次に、残った多層金属層４４の上面にフォ
トレジスト等を塗布してレジスト膜を形成する。そし
て、高抵抗領域となる部分が開口するようにレジスト膜
を露光してレジストパターン４６を形成する（図１０
（ｃ））。
トレジスト等を塗布してレジスト膜を形成する。そし
て、高抵抗領域となる部分が開口するようにレジスト膜
を露光してレジストパターン４６を形成する（図１０
（ｃ））。
【００４２】このレジストパターン４６をマスクとし
て、Ａｕ配線層４３をイオンミリングの手法によって選
択的にエッチングする。通常、Ａｕ配線層４３は下層の
ＴｉＷ層４２に比べてエッチング速度が４倍程度速いの
で、時間制御によって容易にＡｕ配線層４３のみを除去
することが可能である。さらに、ＳＦ6 ガスを用いた反
応性イオンエッチング（ＲＩＥ）の手法によってＴｉＷ
層４２をエッチングする。通常、ＳＦ6 ガスを用いたエ
ッチングでは、ＴｉＷ層４２の下層のＮｉＣｒＳｉ層４
１は除去されないため、ＴｉＷ層４２のみを選択的に除
去することができる。そして、Ａｕ配線層４３およびＴ
ｉＷ層４２のエッチング後、レジストパターン４６を除
去する（図１０（ｄ））。
て、Ａｕ配線層４３をイオンミリングの手法によって選
択的にエッチングする。通常、Ａｕ配線層４３は下層の
ＴｉＷ層４２に比べてエッチング速度が４倍程度速いの
で、時間制御によって容易にＡｕ配線層４３のみを除去
することが可能である。さらに、ＳＦ6 ガスを用いた反
応性イオンエッチング（ＲＩＥ）の手法によってＴｉＷ
層４２をエッチングする。通常、ＳＦ6 ガスを用いたエ
ッチングでは、ＴｉＷ層４２の下層のＮｉＣｒＳｉ層４
１は除去されないため、ＴｉＷ層４２のみを選択的に除
去することができる。そして、Ａｕ配線層４３およびＴ
ｉＷ層４２のエッチング後、レジストパターン４６を除
去する（図１０（ｄ））。
【００４３】このエッチングで露出されたＮｉＣｒＳｉ
層４１の部分が高抵抗領域として機能する。また、エッ
チングによって除去されなかった３層の多層金属層４４
が配線として機能する。したがって、高抵抗領域と配線
とは、ＮｉＣｒＳｉ層４１で繋がっているので、電気的
に確実に接続された状態となる。このため、接触不良に
よる不良品の製造がほとんどなくなり、歩留まりが向上
する。
層４１の部分が高抵抗領域として機能する。また、エッ
チングによって除去されなかった３層の多層金属層４４
が配線として機能する。したがって、高抵抗領域と配線
とは、ＮｉＣｒＳｉ層４１で繋がっているので、電気的
に確実に接続された状態となる。このため、接触不良に
よる不良品の製造がほとんどなくなり、歩留まりが向上
する。
【００４４】なお、本実施例では、抵抗体金属層として
ＮｉＣｒＳｉ層４１、配線金属層としてＴｉＷ層４２／
Ａｕ配線層４３を用いたが、本発明はこれらの材料に限
定されない。例えば、ＮｉＣｒＳｉ層４１の代わりにオ
キサイド化したＮｉＣｒ層などを用いてもよい。また、
Ａｕ配線層４３の代わりにＡｌ層を用いてもよい。ま
た、配線金属層は一層の金属層であってもよい。
ＮｉＣｒＳｉ層４１、配線金属層としてＴｉＷ層４２／
Ａｕ配線層４３を用いたが、本発明はこれらの材料に限
定されない。例えば、ＮｉＣｒＳｉ層４１の代わりにオ
キサイド化したＮｉＣｒ層などを用いてもよい。また、
Ａｕ配線層４３の代わりにＡｌ層を用いてもよい。ま
た、配線金属層は一層の金属層であってもよい。
【００４５】図１１および図１２は、第３の発明の製造
方法を適用して、絶縁膜上に配線および高抵抗領域を形
成する工程図である。
方法を適用して、絶縁膜上に配線および高抵抗領域を形
成する工程図である。
【００４６】まず、ＳｉＮ絶縁膜５０の表面に抵抗体金
属であるＮｉＣｒ層５１を１０００オングストローム程
度の厚さでスパッタ形成する。そして、ＮｉＣｒ層５１
の上面全体にフォトレジスト等を塗布してレジスト膜を
形成し、レジスト膜を露光して抵抗形状のレジストパタ
ーン５２を形成する（図１１（ａ））。
属であるＮｉＣｒ層５１を１０００オングストローム程
度の厚さでスパッタ形成する。そして、ＮｉＣｒ層５１
の上面全体にフォトレジスト等を塗布してレジスト膜を
形成し、レジスト膜を露光して抵抗形状のレジストパタ
ーン５２を形成する（図１１（ａ））。
【００４７】こうして、ＮｉＣｒ層５１上に形成された
レジストパターン５２をマスクとして、ＮｉＣｒ層５１
をイオンミリングの手法によってエッチング除去する。
このエッチングによって、ＮｉＣｒ層５１は抵抗の形状
に加工される（図１１（ｂ））。
レジストパターン５２をマスクとして、ＮｉＣｒ層５１
をイオンミリングの手法によってエッチング除去する。
このエッチングによって、ＮｉＣｒ層５１は抵抗の形状
に加工される（図１１（ｂ））。
【００４８】そして、絶縁膜５０及びＮｉＣｒ層５１の
表面に、ＴｉＷ層５３を５００オングストローム程度の
厚さでスパッタ形成する。さらに、ＴｉＷ層５３の表面
にＡｕ配線層５４を５０００オングストローム程度の厚
さでスパッタ形成する（図１１（ｃ））。
表面に、ＴｉＷ層５３を５００オングストローム程度の
厚さでスパッタ形成する。さらに、ＴｉＷ層５３の表面
にＡｕ配線層５４を５０００オングストローム程度の厚
さでスパッタ形成する（図１１（ｃ））。
【００４９】次に、Ａｕ配線層５４の上面全体にフォト
レジスト等を塗布してレジスト膜を形成し、レジスト膜
を露光してレジストパターン５５を形成する（図１２
（ｄ））。このレジストパターン５５は、配線部分以外
のＴｉＷ層５３およびＡｕ配線層５４を除去するための
ものである。
レジスト等を塗布してレジスト膜を形成し、レジスト膜
を露光してレジストパターン５５を形成する（図１２
（ｄ））。このレジストパターン５５は、配線部分以外
のＴｉＷ層５３およびＡｕ配線層５４を除去するための
ものである。
【００５０】こうして、Ａｕ配線層５４上に形成された
レジストパターン５５をマスクとして、不要のＡｕ配線
層５４をイオンミリングの手法によってエッチング除去
する。このとき、ＴｉＷ層５３はＡｕ配線層５４に比べ
てイオンミリングのエッチング速度が小さいため、Ｔｉ
Ｗ層５３でイオンミリングを止めることができる。さら
に、ＳＦ6 ガスを用いたリアクティブイオンエッチング
で、ＴｉＷ層５３をエッチング除去する（図１２
（ｅ））。このエッチングは選択性が高いため、ＮｉＣ
ｒ層５１がエッチングされることはない。
レジストパターン５５をマスクとして、不要のＡｕ配線
層５４をイオンミリングの手法によってエッチング除去
する。このとき、ＴｉＷ層５３はＡｕ配線層５４に比べ
てイオンミリングのエッチング速度が小さいため、Ｔｉ
Ｗ層５３でイオンミリングを止めることができる。さら
に、ＳＦ6 ガスを用いたリアクティブイオンエッチング
で、ＴｉＷ層５３をエッチング除去する（図１２
（ｅ））。このエッチングは選択性が高いため、ＮｉＣ
ｒ層５１がエッチングされることはない。
【００５１】このような２回のエッチングで露出したＮ
ｉＣｒ層５１の部分が高抵抗領域として機能する。ま
た、ＮｉＣｒ層５１／ＴｉＷ層５３／Ａｕ配線層５４か
らなる３層の多層金属層が配線として機能する。したが
って、高抵抗領域と配線とは、ＮｉＣｒ層５１で繋がっ
ているので、電気的に確実に接続された状態となる。こ
のため、接触不良による不良品の製造がほとんどなくな
り、歩留まりが向上する。
ｉＣｒ層５１の部分が高抵抗領域として機能する。ま
た、ＮｉＣｒ層５１／ＴｉＷ層５３／Ａｕ配線層５４か
らなる３層の多層金属層が配線として機能する。したが
って、高抵抗領域と配線とは、ＮｉＣｒ層５１で繋がっ
ているので、電気的に確実に接続された状態となる。こ
のため、接触不良による不良品の製造がほとんどなくな
り、歩留まりが向上する。
【００５２】なお、上述したように本実施例では、Ｔｉ
Ｗ／Ａｕ構造の配線を有している。このような構造の配
線は、図１３に示すように従来のＴｉ／ＡｕあるいはＴ
ｉ／Ｐｔ／Ａｕ構造の配線よりも、熱的に安定した信頼
性の高い配線であることが判る。
Ｗ／Ａｕ構造の配線を有している。このような構造の配
線は、図１３に示すように従来のＴｉ／ＡｕあるいはＴ
ｉ／Ｐｔ／Ａｕ構造の配線よりも、熱的に安定した信頼
性の高い配線であることが判る。
【００５３】さらに、上述のＴｉＷ層３、１３、２４、
４２、５３中のＴｉの質量百分率は５％未満であるとＡ
ｕ配線層４、１４、２５、４３、５４との密着性が悪
く、３０％超過であるとＡｕ配線層４、１４、２５、４
３、５４と低温で反応してしまうという問題があるた
め、本発明ではＴｉの質量百分率が５％以上３０％以下
であることが望ましい。このようなＴｉの質量百分率で
あれば、ＳｉＮ絶縁膜２、１１、２１、４０、５０とＡ
ｕ配線層４、１４、２５、４３、５４との密着性が確保
される。ＴｉＷ層３、１３、２４、４２、５３は４００
℃の高温までＡｕ配線層４、１４、２５、４３、５４と
反応せず、バリアメタルとして働くので、Ａｕ配線層
４、１４、２５、４３、５４の配線抵抗の低減を図るこ
とができる。
４２、５３中のＴｉの質量百分率は５％未満であるとＡ
ｕ配線層４、１４、２５、４３、５４との密着性が悪
く、３０％超過であるとＡｕ配線層４、１４、２５、４
３、５４と低温で反応してしまうという問題があるた
め、本発明ではＴｉの質量百分率が５％以上３０％以下
であることが望ましい。このようなＴｉの質量百分率で
あれば、ＳｉＮ絶縁膜２、１１、２１、４０、５０とＡ
ｕ配線層４、１４、２５、４３、５４との密着性が確保
される。ＴｉＷ層３、１３、２４、４２、５３は４００
℃の高温までＡｕ配線層４、１４、２５、４３、５４と
反応せず、バリアメタルとして働くので、Ａｕ配線層
４、１４、２５、４３、５４の配線抵抗の低減を図るこ
とができる。
【００５４】
【発明の効果】第１の発明の半導体装置であれば、下地
絶縁膜とＡｕ配線層との間にＴｉＷ層が形成されている
ので、このＴｉＷ層によって下地絶縁膜とＡｕ配線層と
の密着性を高めつつ、Ａｕ配線層の低抵抗性を維持する
ことができる。
絶縁膜とＡｕ配線層との間にＴｉＷ層が形成されている
ので、このＴｉＷ層によって下地絶縁膜とＡｕ配線層と
の密着性を高めつつ、Ａｕ配線層の低抵抗性を維持する
ことができる。
【００５５】また、第２または第３の発明の抵抗および
その周辺配線の製造方法であれば、高抵抗領域と配線が
同一層で形成されるので、コンタクトホール形成の工程
が不要となる。このため、製造工程が簡略化できる。さ
らに、コンタクトホール形成に伴う位置合わせが不要と
なるので、高集積化が図れる。また、高抵抗領域は精度
の高いエッチング工程によって形成されるので、高抵抗
領域の抵抗値が安定する。
その周辺配線の製造方法であれば、高抵抗領域と配線が
同一層で形成されるので、コンタクトホール形成の工程
が不要となる。このため、製造工程が簡略化できる。さ
らに、コンタクトホール形成に伴う位置合わせが不要と
なるので、高集積化が図れる。また、高抵抗領域は精度
の高いエッチング工程によって形成されるので、高抵抗
領域の抵抗値が安定する。
【図１】本実施例に係る化合物半導体装置の配線構造を
示す断面図である。
示す断面図である。
【図２】本実施例に係る化合物半導体装置の形成工程の
概略を示す工程図である。
概略を示す工程図である。
【図３】本実施例に係る化合物半導体装置の応用例を示
す断面図である。
す断面図である。
【図４】配線およびオーミック電極構造の形成工程の概
略を示す前半工程図である。
略を示す前半工程図である。
【図５】配線およびオーミック電極構造の形成工程の概
略を示す後半工程図である。
略を示す後半工程図である。
【図６】コンタクト抵抗の測定値を示す図である。
【図７】オーミック電極構造の合金化前の状態を示す断
面図である。
面図である。
【図８】本実施例に係るオーミック電極の構造を示す断
面図である。
面図である。
【図９】本実施例に係るオーミック電極構造を備えたＦ
ＥＴを示す平面図である。
ＥＴを示す平面図である。
【図１０】第３の発明の製造方法を適用して、絶縁膜上
に配線および高抵抗領域を形成する工程図である。
に配線および高抵抗領域を形成する工程図である。
【図１１】第４の発明の製造方法を適用して、絶縁膜上
に配線および高抵抗領域を形成する前半工程図である。
に配線および高抵抗領域を形成する前半工程図である。
【図１２】第４の発明の製造方法を適用して、絶縁膜上
に配線および高抵抗領域を形成する後半工程図である。
に配線および高抵抗領域を形成する後半工程図である。
【図１３】金属配線の抵抗値の変化を示す図である。
【図１４】従来の半導体装置の製造方法を示す図であ
る。
る。
【図１５】従来の配線構造を示す図である。
１、１０、２０…ＧａＡｓ基板、２、１１、２１、４
０、５０…ＳｉＮ絶縁膜、３、１３、２４、４２、５３
…ＴｉＷ層、４、１４、２５、２８、４３、５４…Ａｕ
配線層、５…配線パターン、６…Ａｕ層、１０ａ、２０
ａ…イオン注入領域、１２…ＡｕＧｅＮｉ合金層、２２
…ＡｕＧｅ層２２、２３…Ｎｉ層、２６…ＡｕＧｅＮｉ
合金層、２７…ＷＳｉ層、３０…ゲート電極、３１ａ、
３１ｂ…オーミック電極、３２ａ、３２ｂ…コンタクト
ホール、３３ａ、３３ｂ…オーミック電極用配線、３４
…配線、４１…ＮｉＣｒＳｉ層、４４…多層金属層、４
５、４６、５２、５５…レジストパターン、５１…Ｎｉ
Ｃｒ層。
０、５０…ＳｉＮ絶縁膜、３、１３、２４、４２、５３
…ＴｉＷ層、４、１４、２５、２８、４３、５４…Ａｕ
配線層、５…配線パターン、６…Ａｕ層、１０ａ、２０
ａ…イオン注入領域、１２…ＡｕＧｅＮｉ合金層、２２
…ＡｕＧｅ層２２、２３…Ｎｉ層、２６…ＡｕＧｅＮｉ
合金層、２７…ＷＳｉ層、３０…ゲート電極、３１ａ、
３１ｂ…オーミック電極、３２ａ、３２ｂ…コンタクト
ホール、３３ａ、３３ｂ…オーミック電極用配線、３４
…配線、４１…ＮｉＣｒＳｉ層、４４…多層金属層、４
５、４６、５２、５５…レジストパターン、５１…Ｎｉ
Ｃｒ層。
Claims (6)
- 【請求項１】 ＴｉＷ層とＡｕ層が順次積層された配線
金属層を備えることを特徴とする半導体装置。 - 【請求項２】 半導体基板上にＡｕＧｅ層およびＮｉ層
が合金化処理されてなるＡｕＧｅＮｉ合金層が形成さ
れ、このＡｕＧｅＮｉ合金層上に前記配線金属層が形成
されていることを特徴とする請求項１記載の半導体装
置。 - 【請求項３】 絶縁膜上に抵抗体金属層と配線金属層を
順次堆積して多層金属層を形成する工程と、リソグラフ
ィ技術を用いて前記多層金属層を所望の形状に加工する
工程と、リソグラフィ技術を用いて前記配線金属層の所
望の領域をエッチング除去する工程とを備えることを特
徴とする抵抗およびその周辺配線の製造方法。 - 【請求項４】 絶縁膜上に抵抗体金属層を形成し、リソ
グラフィ技術を用いて前記抵抗金属層を所望の抵抗形状
に加工する工程と、その抵抗体金属層の上に配線金属層
を形成し、リソグラフィ技術を用いて前記配線金属層の
所望の領域をエッチング除去する工程とを備えることを
特徴とする抵抗およびその周辺配線の製造方法。 - 【請求項５】 前記配線金属層がＴｉＷ層とＡｕ層の積
層構造であることを特徴とする請求項３または請求項４
記載の抵抗およびその周辺配線並びにその製造方法。 - 【請求項６】 前記ＴｉＷ層は、Ｔｉの質量百分率が５
％以上３０％以下であることを特徴とする請求項１、請
求項２又は請求項５のいずれか一項に記載の半導体装
置、抵抗およびその周辺配線並びにそれらの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5015480A JPH05326518A (ja) | 1992-03-13 | 1993-02-02 | 半導体装置、周辺配線並びにそれらの製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-55408 | 1992-03-13 | ||
| JP5540892 | 1992-03-13 | ||
| JP6229992 | 1992-03-18 | ||
| JP4-62299 | 1992-03-18 | ||
| JP5015480A JPH05326518A (ja) | 1992-03-13 | 1993-02-02 | 半導体装置、周辺配線並びにそれらの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05326518A true JPH05326518A (ja) | 1993-12-10 |
Family
ID=26396300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5015480A Pending JPH05326518A (ja) | 1992-03-13 | 1993-02-02 | 半導体装置、周辺配線並びにそれらの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH05326518A (ja) |
| KR (1) | KR930020586A (ja) |
| TW (1) | TW225038B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183377A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置 |
| JP2010045152A (ja) * | 2008-08-12 | 2010-02-25 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
| JP2010056426A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
-
1993
- 1993-02-02 JP JP5015480A patent/JPH05326518A/ja active Pending
- 1993-03-02 TW TW082101527A patent/TW225038B/zh active
- 1993-03-03 KR KR1019930003079A patent/KR930020586A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07183377A (ja) * | 1993-12-24 | 1995-07-21 | Nec Corp | 半導体装置 |
| JP2010045152A (ja) * | 2008-08-12 | 2010-02-25 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
| US8449083B2 (en) | 2008-08-12 | 2013-05-28 | Fujifilm Corporation | Multilayer body, piezoelectric element, and liquid ejecting device |
| JP2010056426A (ja) * | 2008-08-29 | 2010-03-11 | Fujifilm Corp | 積層体、圧電素子、および液体吐出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW225038B (ja) | 1994-06-11 |
| KR930020586A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5422307A (en) | Method of making an ohmic electrode using a TiW layer and an Au layer | |
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| US4754318A (en) | Semiconductor device | |
| US5310695A (en) | Interconnect structure in semiconductor device and method for making the same | |
| US4855252A (en) | Process for making self-aligned contacts | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH04229618A (ja) | 集積回路デバイスの接点及びその形成方法 | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH05326518A (ja) | 半導体装置、周辺配線並びにそれらの製造方法 | |
| US5796132A (en) | Semiconductor device | |
| US5686323A (en) | Method of manufacturing a semiconductor device having an out diffusion preventing film | |
| JPS63174336A (ja) | 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法 | |
| JPH05167063A (ja) | オーミック電極とその形成方法及び半導体装置 | |
| JPH03274735A (ja) | ショットキー電極を有する半導体装置の製造方法 | |
| JP3191712B2 (ja) | 半導体装置の製造方法 | |
| JPH05175428A (ja) | 集積回路装置 | |
| JPH0427710B2 (ja) | ||
| JPH01211946A (ja) | 半導体装置の製造方法 | |
| JPH0794481A (ja) | 半導体装置の製造方法 | |
| JPS60177652A (ja) | 半導体装置の製造方法 | |
| JPH05275542A (ja) | 半導体装置の製造方法 | |
| JPH05136137A (ja) | 半導体装置の製造方法 | |
| JPH01184958A (ja) | 半導体装置の製造方法 | |
| JPS6340357A (ja) | 多結晶シリコン抵抗体の製造方法 | |
| JPH01211948A (ja) | 半導体装置の製造方法 |