CN214672620U - 超导电路、量子比特装置 - Google Patents

Abstract

本申请公开了一种超导电路、及一种量子比特装置，属于量子芯片制备技术领域。所述超导电路包括：待连接结构；引出结构，所述引出结构与约瑟夫森结的超导层电连接；以及过渡结构，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。还公开了制备该超导电路的制备方法。所述超导电路及其制备方法能够实现约瑟夫森结与待连接结构(例如，对地电容、接地层(GND))良好的电性接触。从而解决了相关工艺制备的约瑟夫森结与对地电容、接地层(GND)等待连接结构的电性接触不良，从而影响到超导量子芯片的性能参数的问题。

Description

超导电路、量子比特装置

技术领域

本申请属于量子芯片制备技术领域，特别是一种超导电路、一种量子比特装置。

背景技术

量子计算是一个很重要且已经被国内广泛关注的领域，基于约瑟夫森结的超导量子比特体系因具有可扩展性好、门操作保真度高等优点被认为是实现量子计算最有前景的体系之一。作为超导量子芯片的关键元件，约瑟夫森结是一种三层薄膜构成的结构，即S(超导体)-I(半导体或绝缘体)-S(超导体)，包括两层超导金属，如铌膜或者铝膜，中间夹一层势垒层(通常是一层很薄的氧化膜)。超导量子比特体系中，量子比特装置包括对地电容、与电容并联的闭环装置、以及控制信号线，该闭环装置由约瑟夫森结并联构成，例如，由两个约瑟夫森结并联构成。

相关超导量子芯片制备工艺，首先，在衬底上形成超导金属层，并图形化该超导金属层获得接地层(GND)、对地电容等图形结构并裸露出用于制备约瑟夫森结的制备区，然后，在该制备区上进行制备约瑟夫森结的相关工艺，例如，在衬底上涂覆光刻胶，曝光显影后形成带有窗口的掩膜图形，再利用该掩膜图形在衬底上裸露出来的区域上蒸镀、氧化、再蒸镀制备获得约瑟夫森结。然而，相关工艺制备的约瑟夫森结与对地电容、接地层(GND)等待连接结构的电性接触不良，从而影响到超导量子芯片的性能参数，例如相干时间。

发明内容

本申请的目的是提供一种超导电路、一种量子比特装置及其制备方法，以解决现有技术中的不足，它能够实现约瑟夫森结与待连接结构(例如，对地电容、接地层(GND))良好的电性接触。

本申请的一方面提供了一种超导电路，包括：待连接结构；引出结构，所述引出结构与约瑟夫森结的超导层电连接；以及过渡结构，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。

本申请的另一方面提供了一种量子比特装置，所述量子比特装置包括接地层、对地电容板，以及至少一个约瑟夫森结，所述量子比特装置还包括：与所述约瑟夫森结的底超导层电连接的底层引出结构，及与所述约瑟夫森结的顶超导层电连接的顶层引出结构；以及覆盖部分所述底层引出结构和部分所述对地电容板的第一过渡结构，及覆盖部分所述顶层引出结构和部分所述接地层的第二过渡结构，以分别实现电连接。

本申请的第三方面提供了一种超导电路的制备方法，包括：形成光刻胶层覆盖待连接结构，以及与约瑟夫森结的超导层电连接的引出结构将在的第一区域；图形化所述光刻胶层以获得沉积窗口，所述沉积窗口包括暴露出所述第一区域的第一窗口和暴露出第二区域的第二窗口，所述第二区域包括部分所述第一区域和位于所述待连接结构表面的第三区域；依次利用所述第一窗口和所述第二窗口定向积淀，以分别形成位于所述第一区域的所述引出结构，及覆盖所述第二区域和部分所述引出结构的过渡结构；去除所述光刻胶层以获得超导电路。

本申请的第四方面提供了一种量子比特装置的制备方法，所述量子比特装置包括接地层、对地电容板,以及至少一个约瑟夫森结，所述制备方法包括：

提供衬底，所述衬底上形成有所述接地层和所述对地电容板；

确定所述衬底上的结制备区，所述结制备区包括相交的第一积淀区和第二积淀区，其中，所述第一积淀区用于制备所述约瑟夫森结的底超导层及与所述底超导层电连接的底层引出结构，所述第二积淀区用于制备所述约瑟夫森结的顶超导层及与所述顶超导层电连接的顶层引出结构；

形成光刻胶层覆盖所述结制备区，以及所述接地层和所述对地电容板；

图形化所述光刻胶层以获得沉积窗口，所述沉积窗口包括暴露出所述结制备区的结区窗口、暴露出第一过渡区的第一过渡窗口以及暴露出第二过渡区的第二过渡窗口，所述第一过渡区包括部分所述对地电容板表面的区域以及部分所述第一积淀区，所述第二过渡区包括部分所述接地层表面的区域以及部分所述第二积淀区；

利用所述结区窗口定向积淀以形成约瑟夫森结、所述底层引出结构和所述顶层引出结构；以及

利用所述第一过渡窗口和所述第二过渡窗口定向积淀以形成覆盖部分所述底层引出结构和部分所述接地电容板的第一过渡结构，及覆盖部分所述顶层引出结构和部分所述接地层的第二过渡结构，以分别实现电连接。

与现有技术相比，本申请的第一方面提供的超导电路，通过与约瑟夫森结的超导层电连接的引出结构，以及覆盖部分待连接结构和部分引出结构的过渡结构，实现了约瑟夫森结的超导层和待连接结构电连接，具有良好的电性接触性能。

与现有技术相比，本申请的第二方面提供的量子比特装置，通过与约瑟夫森结的底超导层电连接的底层引出结构，以及覆盖部分底层引出结构和部分对地电容板的第一过渡结构，实现了约瑟夫森结的底超导层和对地电容板电连接，并且通过与约瑟夫森结的顶超导层电连接的顶层引出结构，以及覆盖部分顶层引出结构和部分接地层的第二过渡结构，实现顶超导层和接地层电连接，从而使得约瑟夫森结和对地电容板、接地层具有良好的电性接触性能。

与现有技术相比，本申请的第三方面提供的超导电路的制备方法，首先形成光刻胶层覆盖待连接结构，以及与约瑟夫森结的超导层电连接的引出结构将在的第一区域；然后，图形化所述光刻胶层以获得沉积窗口，所述沉积窗口包括暴露出所述第一区域的第一窗口和暴露出第二区域的第二窗口，所述第二区域包括部分所述第一区域和位于所述连接结构表面的第三区域；再，依次利用所述第一窗口和所述第二窗口定向积淀，以分别形成位于所述第一区域的所述引出结构，及覆盖所述第二区域和部分所述引出结构的过渡结构；最后，去除所述光刻胶层即以获得超导电路，从而实现了约瑟夫森结的超导层和待连接结构电连接，并具有良好的电性接触性能，并且利用一次涂胶、曝光、显影形成的掩膜图形即可完成约瑟夫森结的引出结构，以及连接引出结构和待连接结构的超导电路的制备。

与现有技术相比，本申请的第四方面提供的量子比特装置的制备方法，在衬底上确定包含相交的第一积淀区和第二积淀区的结制备区后，形成光刻胶层覆盖所述结制备区，以及衬底上的接地层和对地电容板；然后，图形化所述光刻胶层以获得沉积窗口，该沉积窗口包括暴露出所述结制备区的结区窗口、暴露出第一过渡区的第一过渡窗口以及暴露出第二过渡区的第二过渡窗口，所述第一过渡区包括部分所述对地电容板表面的区域以及部分所述第一积淀区，所述第二过渡区包括部分所述接地层表面的区域以及部分所述第二积淀区；然后，再利用所述结区窗口定向积淀以形成约瑟夫森结、所述底层引出结构和所述顶层引出结构；并且，再利用所述第一过渡窗口和所述第二过渡窗口定向积淀以形成覆盖部分所述底层引出结构和部分所述接地电容板的第一过渡结构，及覆盖部分所述顶层引出结构和部分所述接地层的第二过渡结构，以分别实现电连接，去除光刻胶层后即获得量子比特装置，该量子比特装置中约瑟夫森结和对地电容板、接地层具有良好的电性接触性能，并且利用一次涂胶、曝光、显影形成的掩膜图形即可完成约瑟夫森结，连接约瑟夫森结和对地电容板的超导电路，以及连接约瑟夫森结和接地层的超导电路的制备。

附图说明

图1(1)至图1(2)为本申请实施例提供的一种用于制备量子芯片的器件的结构示意图，其中，图1(2)为图1(1)中区域M的放大示意图；

图2为本申请实施例提供的一种约瑟夫森结装置的结构示意图；

图3为本申请实施例提供的一种量子芯片的结构示意图。

图4(1)至图4(2)为图3中的超导电路41的结构示意图，其中，图4 (2)为图4(1)的Aa截面剖视图；

图5(1)至图5(2)为图3中超导电路42的结构示意图，其中，图5(2) 为图5(1)的Bb截面剖视图；

图6为本申请实施例提供的一种超导电路的制备方法的流程图；

图7为本申请实施例提供的一种量子比特装置的制备方法的流程图；

图8(1)至图8(4)为本申请实施例提供的一种量子芯片的制备过程示意图；

图9(1)至图9(3)为本申请实施例提供的一种沉积窗口的示意图，其中，图9(2)为图9(1)的Dd截面示意图，9(3)为图9(1)的Ee截面示意图。

附图标记说明：1-衬底，11-结制备区，111-第一积淀区，112-第二积淀区，2-超导金属层，21-接地层，22-对地电容板，3-约瑟夫森结装置，31-底层引出结构，32-势垒层，33-顶层引出结构，34-约瑟夫森结，4-超导电路，41-第一超导电路，411-第一过渡结构，42-第二超导电路，421-第二过渡结构， 5-光刻胶层，51-结区窗口，52-第一过渡窗口，53-第二过渡窗口，501-第一光刻胶层，502-第二光刻胶层，61-第一延伸方向，62-第二延伸方向，63-第三延伸方向，64-第四延伸方向。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层 (或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/ 或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

图1(1)至图1(2)为本申请实施例提供的一种用于制备量子芯片的器件的结构示意图，其中，图1(2)为图1(1)中区域M的放大示意图。

图2为本申请实施例提供的一种约瑟夫森结装置3的结构示意图。

结合图1(1)至图1(2)所示，在相关的超导量子芯片制备工艺中，首先，在衬底1上形成超导金属层2，例如Al层、Nb层，并图形化该超导金属层获得接地层(GND)21、对地电容板22、控制信号线等结构图形并裸露出用于制备约瑟夫森结的制备区M，以获得用于制备量子芯片的器件。然后，在该器件的制备区M上进行制备约瑟夫森结装置3的相关工艺，示例性的，约瑟夫森结装置3的结构参见图2所示。

需要说明的是，图1(1)至图1(2)示意性的表示了用于制备量子芯片的器件上位于虚线框内的元器件或结构，例如，接地层21、对地电容板22以及用于制备约瑟夫森结装置3的制备区M的位置和形状构造，其他元器件或结构，未示意出或仅部分的示意出,例如，虚线框以外的元器件或结构在图1 (1)至图1(2)中省略显示。

作为量子比特装置的重要组成部分，约瑟夫森结34包括依次层叠形成的三层结构，为了完成量子芯片的制备，需要将约瑟夫森结34与其他元器件或结构连接，以形成完整的量子比特装置。示意性的，例如，为了形成一种基于 Xmon Qubit的量子比特装置，在制备区M的衬底1上形成约瑟夫森结装置3，且需要将约瑟夫森结34的顶超导层和底超导层分别与接地层21、对地电容板 22连接。本领域技术人员应该知晓，约瑟夫森结装置3的布置形式不限于图1 (1)至图1(2)和图2中，在此不再赘述。

本申请的方案，是针对相关量子芯片制备技术中，在实现约瑟夫森结3与量子芯片上的其他电路结构(例如，对地电容、接地层(GND)等)互连时，制备工艺复杂，电性接触不良的问题，所做出的技术改进。下面将结合附图对本申请的各实施例进行详细的阐述，在下面的描述中，量子芯片上与约瑟夫森结连接的其他电路结构(例如，对地电容、接地层(GND)等)概括性地记为待连接结构。

实施例1

图3为本申请实施例提供的一种量子芯片的结构示意图。

图4(1)至图4(2)为本申请实施例提供的超导电路41的结构示意图，其中，图4(2)为图4(1)的Aa截面剖视图。

图5(1)至图5(2)为本申请实施例提供的超导电路42的结构示意图，其中，图5(2)为图5(1)的Bb截面剖视图。

本申请实施例1提供的一种超导电路，包括：

待连接结构；

引出结构，所示引出结构与约瑟夫森结34的超导层电连接；以及

过渡结构，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。

本申请实施例1中的超导电路，通过与约瑟夫森结34的超导层电连接的引出结构，以及覆盖部分待连接结构和部分引出结构的过渡结构，实现了约瑟夫森结34的超导层和待连接结构电连接，具有良好的电性接触性能。

在本申请的一些实施方式中，为了形成良好电性接触的结构，并便于引出结构和过渡结构的依次制备，所述过渡结构相对于所述待连接结构的延伸方向与所述引出结构相对于所述待连接结构的延伸方向不同。

示例性地，下面分别介绍本申请实施例1提供的超导电路的两种具体示例。

参见图4(1)至图4(2)，结合图1(1)至图1(2)、图2和图3所示，在本申请的一些实施方式中，超导电路包括第一超导电路41，所述第一超导电路41包括对地电容板22、与约瑟夫森结34的底超导层电连接的底层引出结构31，以及第一过渡结构411，且所述第一过渡结构411覆盖部分所述对地电容板22和部分所述底层引出结构31以实现所述对地电容板22和所述底层引出结构31的电连接。在具体实施时，为了形成良好电性接触的结构，并便于所述底层引出结构31和所述第一过渡结构411的依次制备，第一过渡结构 411相对于对地电容板22的延伸方向，与底层引出结构31相对于对地电容板 22的延伸方向，二者不相同，即所述第一过渡结构411和所述底层引出结构 31形成一定夹角。

参见图5(1)至图5(2)，结合图1(1)至图1(2)、图2和图3所示，在本申请的一些实施方式中，本申请实施例1提供的超导电路4包括第二超导电路42，所述第二超导电路42包括接地层21、与约瑟夫森结34的顶超导层电连接的顶层引出结构33，以及第二过渡结构421，且所述第二过渡结构421 覆盖部分所述接地层21和部分所述顶层引出结构33以实现所述接地层21和所述顶层引出结构33的电连接。具体实施时，为了形成良好电性接触的结构，并便于所述顶层引出结构33和第二过渡结构421的依次制备，第二过渡结构 421相对于接地层21的延伸方向，与顶层引出结构33相对于接地层21的延伸方向，二者不相同，也即第二过渡结构421和顶层引出结构33的延伸方向不平行。

在本发明的一种实施方式中，第二过渡结构421的延伸方向和顶层引出结构33的延伸方向形成的夹角，所述第一过渡结构411的延伸方向和所述底层引出结构31的延伸方向形成的夹角，夹角的大小在30°至60°范围，例如，该夹角为30°、35°45°、55°、60°中任一值。

其中，在本申请实施例1提供的一种超导电路包含第一超导电路41和第二超导电路42的一种实施方式中，为了便于一次积淀工艺即能够形成所述第一过渡结构411和所述第二过渡结构421，在本申请的一些实施方式中，所述第一过渡结构411、所述第二过渡结构421的延伸方向相互平行。

在本申请的一些实施方式中，约瑟夫森结34的底超导层与底层引出结构 31一体成型，约瑟夫森结34的顶超导层与顶层引出结构33一体成型。

在本申请的另一些实施方式中，所述接地层21、所述对地电容板22、所述底层引出结构31、所述顶层引出结构33和所述第一过渡结构411以及所述第二过渡结构421均包括超导材料层。所述超导材料层包括铝、铌、氮化铌和氮化钛等中的至少一种。

实施例2

图3为本申请实施例提供的一种量子芯片的结构示意图。

图4(1)至图4(2)为本申请实施例提供的超导电路41的结构示意图，其中，图4(2)为图4(1)的Aa截面剖视图。

图5(1)至图5(2)为本申请实施例提供的超导电路42的结构示意图，其中，图5(2)为图5(1)的Bb截面剖视图。

参见图3、图4(1)至图4(2)和图5(1)至图5(2)，结合图1(1) 至图1(2)和图2所示，本申请实施例2提供了一种量子比特装置，所述量子比特装置包括接地层21、对地电容板22，以及至少一个约瑟夫森结34，所述量子比特装置还包括：

与所述约瑟夫森结34的底超导层电连接的底层引出结构31，及与所述约瑟夫森结34的顶超导层电连接的顶层引出结构33；以及

覆盖部分所述底层引出结构31和部分所述对地电容板22的第一过渡结构 411，及覆盖部分所述顶层引出结构33和部分所述接地层21的第二过渡结构 421，以实现所述底层引出结构31和所述对地电容板22电连接，以及实现所述顶层引出结构33和所述接地层21的电连接。

在本申请的一些实施方式中，为了形成良好电性接触的结构，并便于底层引出结构31和第一过渡结构411的依次制备，所述第一过渡结构411相对于所述对地电容板22的延伸方向与所述底层引出结构31相对于所述对地电容板 22的延伸方向不同。

在本申请的另一些实施方式中，为了形成良好电性接触的结构，并便于顶层引出结构33和第二过渡结构421的依次制备，所述第二过渡结构421相对于所述接地层21的延伸方向与所述顶层引出结构33相对于所述接地层21的延伸方向不同。

较优地，第二过渡结构421的延伸方向和顶层引出结构23的延伸方向形成的夹角，所述第一过渡结构411的延伸方向和所述底层引出结构31的延伸方向形成的夹角，夹角的大小在30°至60°范围，例如，该夹角为30°、35° 45°、55°、60°中任一值。

为了便于一次积淀工艺即能够形成所述第一过渡结构411和所述第二过渡结构421，在本申请的一些实施方式中，所述第一过渡结构411、所述第二过渡结构421的延伸方向相互平行。

在本申请的一实施例中，约瑟夫森结34的底超导层与底层引出结构31 一体成型，约瑟夫森结34的顶超导层与顶层引出结构33一体成型。

在本申请的另一些实施方式中，所述接地层21、所述对地电容板22、所述底层引出结构31、所述顶层引出结构33和所述第一过渡结构411以及所述第二过渡结构421均包括超导材料层。所述超导材料层包括铝、铌、氮化铌和氮化钛等中的至少一种。

本申请实施例2中的量子比特装置，通过与约瑟夫森结34的底超导层电连接的底层引出结构31，以及覆盖部分底层引出结构31和部分对地电容板22 的第一过渡结构411，实现了约瑟夫森结34的底超导层和对地电容板22电连接，并且通过与约瑟夫森结34的顶超导层电连接的顶层引出结构33，以及覆盖部分顶层引出结构33和部分接地层21的第二过渡结构421，实现顶超导层和接地层21电连接，从而使得约瑟夫森结34和对地电容板22、接地层21具有良好的电性接触性能。

实施例3

图6为本申请实施例提供的一种超导电路的制备方法的流程图。

图8(1)至图8(4)为本申请实施例提供的一种量子芯片的制备过程示意图(仅示意出M区域)。

参见图6和图8(1)至图8(4)，并结合图1(1)至图1(2)、图2、图 3、图4(1)至图4(2)和图5(1)至图5(2)所示，本申请实施例3提供的一种超导电路的制备方法，包括步骤S301至步骤S304，其中：

S301、形成光刻胶层5覆盖待连接结构，以及与约瑟夫森结34的超导层电连接的引出结构将在的第一区域。

本申请实施例提供的超导电路制备方法用以制备电性接触连接所述待连接结构和所述引出结构。示例性地，所述待连接结构可以是接地层21、对地电容板22中的至少一种。与约瑟夫森结34的超导层电连接的引出结构，可以是底层引出结构31和顶层引出结构33中的至少一种，其中，底层引出结构 31与所述约瑟夫森结34的底超导层电连接，顶层引出结构33与所述约瑟夫森结34的顶超导层电连接。本申请实施例3的制备方法可以根据构建的超导电路功能需要，将所述引出结构与对应的待连接结构电性接触连接。

S302、图形化所述光刻胶层以获得沉积窗口，所述沉积窗口包括暴露出所述第一区域的第一窗口和暴露出第二区域的第二窗口，所述第二区域包括部分所述第一区域和位于所述待连接结构表面的第三区域，也即所述第二区域与所述第一区域形成交叉。

结合图3、图4(1)至图4(2)、图5(1)至图5(2)和图8(1)至图 8(4)所示，示例性地：在制备第一超导电路41时，所述第一区域即为第一积淀区111，所述第二区域包括位于对地电容板22表面的第三区域，以及第一积淀区111的一部分，可以理解的是，第二区域与第一区域相交，一种实施方式中，第二区域与第一区域相交处远离约瑟夫森结34。在制备第二超导电路42时，所述第一区域即为第二积淀区112，第二区域包括位于接地层21表面的第三区域，以及第二积淀区112的一部分，可以理解的是，第二区域与第一区域相交，一种实施方式中，第二区域与第一区域相交处远离约瑟夫森结 34。

在本申请一些实施方式中，为了便于分别在所述第一区域和所述第二区域进行积淀，所述第二区域相对于所述待连接结构的延伸方向与所述第一区域相对于所述待连接结构的延伸方向不同。

示例性地，所述第二区域的延伸方向和所述第一区域的延伸方向形成夹角，该夹角的值，在30°至60°范围，例如，该夹角为30°、35°45°、55°、 60°中任一值。

S303、依次利用所述第一窗口和所述第二窗口定向积淀，以分别形成位于所述第一区域的所述引出结构，及覆盖所述第二区域和部分所述引出结构的过渡结构。

结合图3和图6所示，示例性地：在制备第一超导电路41时，利用所述第一窗口定向积淀形成位于第一积淀区111的底层引出结构31，再利用所述第二窗口定向积淀形成覆盖所述第二区域和部分底层引出结构31的第一过渡结构411。在制备第二超导电路42时，利用所述第一窗口定向积淀形成位于第二积淀区112的顶层引出结构33，再利用所述第二窗口定向积淀形成覆盖所述第二区域和部分顶层引出结构33的第二过渡结构421。

S304、去除所述光刻胶层以获得超导电路，例如，以剥离方式去除所述光刻胶层获得超导电路4，且超导电路4包括待连接结构、引出结构以及过渡结构，所述引出结构与约瑟夫森结的超导层电连接，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。

本申请的实施例3实现了约瑟夫森结34的超导层和待连接结构电连接，并具有良好的电性接触性能，并且利用一次涂胶、曝光、显影形成的掩膜图形即可完成约瑟夫森结34的引出结构，以及连接引出结构和待连接结构的超导电路的制备。

在本申请的一些较为优选的实施方式中，为了避免待连接结构表面的氧化层影响电连接性能，在所述依次利用所述第一窗口和所述第二窗口定向积淀的步骤之前，还包括：

去除所述第三区域的氧化层，例如，采用定向刻蚀的方式去除该区域表面的氧化膜，即定向高能离子轰击第三区域刻蚀去除该区域的氧化膜。

示例性的，作为一种具体实施方式，所述去除所述第三区域的氧化层的步骤包括：

根据所述第一窗口和所述第二窗口确定倾斜角度以使按照所述倾斜角度离子束刻蚀所述第三区域的氧化层时，所述引出结构被遮挡；

按照所述角度离子束刻蚀所述第三区域的氧化层。

本申请实施例中，在光刻胶层5上形成沉积窗口后，利用一定倾斜角度的离子束轰击第三区域刻蚀氧化层，例如，刻蚀对地电容板22、接地层21表面形成的氧化膜，并且在离子束刻蚀的过程中，由于定向高能离子具有倾斜角度的原因，使得远离第二区域与第一区域相交处的引出结构的表面，尤其是远离第二区域与第一区域相交处的约瑟夫森结34，能够被遮挡而不受离子束刻蚀影响，在此需要说明的是，调整倾斜角度，可对位于第二区域与第一区域相交处的引出结构的表面进行离子束刻蚀。

在本申请的一些实施方式中，所述引出结构与所述约瑟夫森结34的超导层一体成型。

本申请实施例3提供的一种超导电路的制备方法中，所述待连接结构、所述引出结构和所述过渡结构均包括超导材料层。所述超导材料层包括铝、铌、氮化铌和氮化钛等中的至少一种。

实施例4

图7为本申请实施例提供的一种量子比特装置的制备方法的流程图。

图8(1)至图8(4)为本申请实施例提供的一种量子芯片的制备过程示意图(仅示意出M区域)。

参见图7和图8(1)至图8(4)，并结合图1(1)至图5(2)所示，本申请实施例4提供的一种量子比特装置的制备方法，所述量子比特装置包括接地层(GND)21、对地电容板22、以及约瑟夫森结装置3，约瑟夫森结装置3 包括至少一个约瑟夫森结34，所述量子比特装置的制备方法包括步骤S401至步骤S406，其中：

S401、结合图8(1)所示，提供衬底1，所述衬底1上形成有所述接地层 (GND)21和所述对地电容板22；

S402、结合图8(1)所示，确定所述衬底1上的结制备区11，所述结制备区11包括相交的第一积淀区111和第二积淀区112，其中，所述第一积淀区111用于制备所述约瑟夫森结34的底超导层及与所述底超导层电连接的底层引出结构31，所述第二积淀区112用于制备所述约瑟夫森结34的顶超导层及与所述顶超导层电连接的顶层引出结构33，可以理解，若需制备两个约瑟夫森结34，则相应的有两个第二积淀区112，例如，两个相互平行的第二积淀区112；

S403、形成光刻胶层5覆盖所述结制备区11，以及所述接地层(GND)21 和所述对地电容板22；

S404、结合图8(1)和图8(2)所示，图形化所述光刻胶层5以获得沉积窗口，所述沉积窗口包括暴露出所述结制备区11的结区窗口51、暴露出第一过渡区的第一过渡窗口52以及暴露出第二过渡区的第二过渡窗口53，所述第一过渡区包括部分所述对地电容板22表面的区域以及部分所述第一积淀区 111，所述第二过渡区包括部分所述接地层(GND)21表面的区域以及部分所述第二积淀区112；

S405、结合图8(3)所示，利用所述结区窗口51定向积淀以形成约瑟夫森结34、所述底层引出结构31和所述顶层引出结构33；以及

S406、结合图8(4)所示，利用所述第一过渡窗口52和所述第二过渡窗口53定向积淀以形成覆盖部分所述底层引出结构31和部分所述接地电容板 22的第一过渡结构411，及覆盖部分所述顶层引出结构33和部分所述接地层 (GND)2的第二过渡结构421，以分别实现电连接。

本申请的实施例4的制备方法，在步骤S406后，还可以包括去除所述光刻胶层的步骤，例如，以剥离方式去除所述光刻胶层，从而获得量子比特装置。

为了便于分别以不同倾角进行积淀。

在本申请的一些实施方式中，所述第一过渡区相对于所述对地电容板22 的延伸方向与所述第一积淀区111相对于所述对地电容板22的延伸方向不同。

在本申请的另一些实施方式中，所述第二过渡区相对于所述接地层(GND) 21的延伸方向与所述第二积淀区112相对于所述接地层(GND)21的延伸方向不同。

在本申请一些较为优选的实施方式中，所述第一过渡区、所述第二过渡区的延伸方向相互平行以使得一次积淀工艺即能够形成第一过渡结构411和第二过渡结构421。

在本申请另一些较为优选的实施方式中，在所述利用所述第一过渡窗口 52和所述第二过渡窗口53定向积淀的步骤之前，还包括：

去除部分所述对地电容板22表面的氧化层和部分所述接地层(GND)21 表面的氧化层，例如，采用定向刻蚀的方式去除在所述对地电容板22表面和所述接地层(GND)21表面形成的氧化膜。

其中，示例性地，所述去除部分所述对地电容板对地电容板22表面的氧化层和部分所述接地层(GND)21表面的氧化层的步骤包括：

根据所述结区窗口51、所述第一过渡窗口52和所述第二过渡窗口53确定倾斜角度以使按照所述倾斜角度定向离子束刻蚀所述接地电容板22和所述接地层(GND)21表面的氧化层时，约瑟夫森结34被遮挡，即底超导层、势垒层、顶超导层三层交叠形成的结构(SIS)被遮挡；例如，根据结区窗口51、第一过渡窗口52和第二过渡窗口53的形状结构参数，窗口宽度、光刻胶厚度、以及结区窗口51、第一过渡窗口52和第二过渡窗口53的相对位置关系等确定定向刻蚀时的倾斜角度。

按照所述倾斜角度定向离子束刻蚀部分所述对地电容板对地电容板22表面的氧化层和部分所述接地层(GND)21表面的氧化层，以免该氧化层导致电性接触不良的缺陷。

相类似的，也可根据需要，调整倾斜角度，以刻蚀顶层引出结构、底层引出结构表面将被覆盖的区域的氧化层，例如，对位于第一过渡区与第一积淀区 111相交处的底层引出结构31的表面进行离子束刻蚀。

在本申请的一些实施方式中，为了避免定向刻蚀过程中，约瑟夫森结34 受到刻蚀影响，所述第二过渡区与所述第一积淀区111，以及所述第二过渡区与第二积淀区112均不平行，示例性的，第一积淀区111和第二积淀区112 相互垂直，所述第二过渡区相对于所述第一积淀区111形成30°至60°的夹角。

图9(1)至图9(3)为本申请实施例提供的一种沉积窗口的示意图，其中，图9(2)为图9(1)的Dd截面示意图，9(3)为图9(1)的Ee截面示意图。

在本实施例中，光刻胶层5可以采用PMMA、S1810等光刻胶中的一种，具体实施时不限于此。

在本申请一些实施方式中，为了便于对各区域分别进行积淀以及对对地电容板22和接地层(GND)21表面形成的氧化膜的定向离子束刻蚀，在光刻胶层5上形成的所述结区窗口51、所述第一过渡窗口52(可以参照第二过渡窗口53的横截面示意图)和所述第二过渡窗口53具有底切角(底切结构，又称 UnderCut结构)等使得形成的沉积窗口具有上口宽度相对于下口宽度小的形状构造，所述第一过渡窗口52和所述第二过渡窗口53的窗口宽度W大于所述结区窗口51的窗口宽度w，示例性的，5w≤W≤10w。示例性地，所述结区窗口51暴露出的第一积淀区111具有第一延伸方向61，所述第二积淀区112 具有第二延伸方向62，所述第一过渡区具有第三延伸方向63，所述第二过渡区具有第四延伸方向64，第一延伸方向61与第二延伸方向62相互垂直，第三延伸方向63与第四延伸方向64相互平行，第四延伸方向64与第一延伸方向61形成30°至60°的夹角。

在本申请另一些较为优选的实施方式中，也可以采用涂覆两层光刻胶以形成光刻胶层5的形式，例如，光刻胶层5包括第一光刻胶层501及位于第一光刻胶层501层上的第二光刻胶层502，示例性地，第一光刻胶层501采用MMA，第二光刻胶层502采用PMMA，在曝光显影后形成的所述结区窗口51、所述第一过渡窗口52和所述第二过渡窗口53具有更优的底切角，以便于在所述第一积淀区111积淀时，所述第二积淀区112、第一过渡区和第二过渡区被遮挡，类似的，在所述第二积淀区112积淀时，所述第一积淀区111、第一过渡区和第二过渡区被遮挡，在按照一定倾斜角度定向离子束刻蚀所述接地电容板22 和所述接地层(GND)21表面的氧化层时，约瑟夫森结34被遮挡，从而离子束刻蚀不会损伤到约瑟夫森结34。

应理解，说明书通篇中提到的“一些实施例”、“一种实施例”、“一实施方式”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一些实施例中”、“在一种实施例中”或“在一实施方式”，未必一定指相同的实施例。此外，在具体实施方式的的各个实施例、各个实施方式中，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。

以上依据图式所示的实施例详细说明了本发明的构造、特征及作用效果，以上所述仅为本发明的较佳实施例，但本发明不以图面所示限定实施范围，凡是依照本发明的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本发明的保护范围内。

Claims (8)

1.一种超导电路，其特征在于，包括：

待连接结构；

引出结构，所述引出结构与约瑟夫森结的超导层电连接；以及

过渡结构，所述过渡结构覆盖部分所述待连接结构和部分所述引出结构以实现电连接。

2.根据权利要求1所述的超导电路，其特征在于，所述过渡结构相对于所述待连接结构的延伸方向与所述引出结构相对于所述待连接结构的延伸方向不同。

3.根据权利要求1所述的超导电路，其特征在于，所述引出结构与所述约瑟夫森结的超导层一体成型。

4.根据权利要求1-3任一项所述的超导电路，其特征在于，所述引出结构包括：

与所述约瑟夫森结的顶超导层电连接的顶层引出结构；

和/或，

与所述约瑟夫森结的底超导层电连接的底层引出结构。

5.根据权利要求1-3任一项所述的超导电路，其特征在于，所述待连接结构、所述引出结构和所述过渡结构均包括超导材料层。

6.一种量子比特装置，所述量子比特装置包括接地层、对地电容板，以及至少一个约瑟夫森结，其特征在于，所述量子比特装置还包括：

与所述约瑟夫森结的底超导层电连接的底层引出结构，及与所述约瑟夫森结的顶超导层电连接的顶层引出结构；以及

覆盖部分所述底层引出结构和部分所述对地电容板的第一过渡结构，及覆盖部分所述顶层引出结构和部分所述接地层的第二过渡结构，以分别实现电连接。

7.根据权利要求6所述的量子比特装置，其特征在于，所述第一过渡结构相对于所述对地电容板的延伸方向与所述底层引出结构相对于所述对地电容板的延伸方向不同；

和/或，

所述第二过渡结构相对于所述接地层的延伸方向与所述顶层引出结构相对于所述接地层的延伸方向不同。

8.根据权利要求6或7所述的量子比特装置，其特征在于，所述第一过渡结构、所述第二过渡结构的延伸方向相互平行。

Images