CN116437790A - 一种量子器件的制备方法、量子芯片 - Google Patents

Abstract

本申请公开了一种量子器件的制备方法，包括以下步骤：提供衬底；形成金属层于所述衬底上；形成阻挡层于所述金属层上；刻蚀所述阻挡层和所述金属层以获得位于所述阻挡层的电路图形和位于所述金属层的量子电路；形成连接结构于所述电路图形上；以所述连接结构为掩模刻蚀所述电路图形以暴露出所述量子电路，本申请提供的一种量子器件的制备方法，先在衬底上形成金属层，再形成阻挡层于所述金属层上，再对阻挡层和金属层进行刻蚀，再在电路图形上形成用于倒装焊的连接结构，利用连接结构充当掩模，刻蚀所述电路图形以暴露出所述量子电路，本申请无需额外制作用于图形化阻挡层以暴露出所述量子电路的光刻胶掩模，简化了倒装焊量子器件的制备工艺。

Description

一种量子器件的制备方法、量子芯片

技术领域

本申请属于量子计算技术领域，特别是一种量子器件的制备方法、量子芯片。

背景技术

量子计算机是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。量子芯片作为量子计算机的核心部件，随着量子计算技术的发展，量子芯片上量子比特数量逐步增多，量子芯片上信号传输线的数量也随之增多，量子芯片上的信号传输线过于拥挤，不利于量子芯片的布线，倒装焊技术可以将分布有信号传输线的基片和分布有量子比特的基片堆叠互连，从而有助于实现大规模量子芯片的制备。

目前，倒装焊量子器件的制备工艺较为复杂，例如，一种相关的技术通过提供衬底，并在衬底上形成金属层，然后利用光刻胶制备第一掩模，并利用第一掩模图形化所述金属层以获得量子电路，再利用光刻胶制备第二掩模，并利用第二掩膜在量子电路上实施剥离工艺制备出用于承载连接结构的阻挡层，最后利用光刻胶制备第三掩模，并利用第三掩膜在所述阻挡层上实施剥离工艺制备连接结构，从而获得倒装焊量子器件。

现有的倒装焊量子器件的制备工艺较为复杂，制备周期较长。

发明内容

本申请的目的是提供一种量子器件的制备方法，以解决现有技术中的不足，它提供了一种倒装焊量子器件的制备方法、量子芯片。

本申请的一个实施例提供了一种量子器件的制备方法，包括以下步骤：

提供衬底；

形成金属层于所述衬底上；

形成阻挡层于所述金属层上；

刻蚀所述阻挡层和所述金属层以获得位于所述阻挡层的电路图形和位于所述金属层的量子电路；

形成连接结构于所述电路图形上；

以所述连接结构为掩模刻蚀所述电路图形以暴露出所述量子电路。

如上所述的制备方法，其中，所述刻蚀所述阻挡层和所述金属层以获得位于所述阻挡层的电路图形和位于所述金属层的量子电路的步骤包括：

形成掩模图形于所述阻挡层上，所述掩模图形暴露出所述阻挡层的待刻蚀区域；

刻蚀去除所述待刻蚀区域和所述金属层上与所述待刻蚀区域重合的区域，以获得所述电路图形和所述量子电路。

如上所述的制备方法，其中，所述刻蚀去除所述待刻蚀区域和所述金属层上与所述待刻蚀区域重合的区域的步骤包括：

采用反应离子刻蚀工艺去除所述待刻蚀区域和所述金属层上与所述待刻蚀区域重合的区域。

如上所述的制备方法，其中，所述刻蚀去除所述待刻蚀区域和所述金属层上与所述待刻蚀区域重合的区域的步骤包括：

采用湿法刻蚀工艺去除所述待刻蚀区域和所述金属层上与所述待刻蚀区域重合的区域。

如上所述的制备方法，其中，所述形成阻挡层于所述金属层上的步骤包括：

采用溅射镀膜工艺形成所述阻挡层。

如上所述的制备方法，其中，在所述采用溅射镀膜工艺形成所述阻挡层的步骤之前，还包括：

去除所述金属层表面的氧化层。

如上所述的制备方法，其中，所述去除所述金属层表面的氧化层的步骤包括：

采用离子束刻蚀工艺去除所述氧化层。

如上所述的制备方法，其中，所述形成连接结构于所述电路图形上的步骤包括：

形成掩模层于所述电路图形上，所述掩模层具有用于形成连接结构的沉积窗口；

沉积金属材料以获得所述连接结构。

如上所述的制备方法，其中，所述以所述连接结构为掩模刻蚀所述电路图形以暴露出所述量子电路的步骤包括：

采用反应离子刻蚀工艺刻蚀所述电路图形以暴露出所述量子电路。

本申请的第二实施例提供了一种量子芯片，包括上述制备方法制备的量子器件。

与现有技术相比，本申请提供的一种量子器件的制备方法，通过先在衬底上形成用于制备量子电路的金属层，再形成阻挡层于所述金属层上，然后对所述阻挡层和所述金属层进行刻蚀，以在所述阻挡层获得电路图形并且在所述金属层获得量子电路，然后在电路图形上形成用于倒装焊的连接结构，并利用连接结构充当掩模，刻蚀所述电路图形以暴 露出所述量子电路。本申请提供的方案，仅需制备一次掩模即可刻蚀阻挡层和金属层，相比于现有的倒装焊量子器件的制备方法，本申请无需额外制作用于图形化阻挡层以暴露出所述量子电路的光刻胶掩模，简化了工艺流程，有助于缩短制备周期。

附图说明

图1为本申请提供的衬底的示意图；

图2为本申请实施例中量子电路的示意图；

图3为本申请实施例中连接结构的结构示意图；

图4为本申请实施例中量子器件的结构示意图；

图5为本申请实施例中量子器件的制备方法的流程图。

附图标记说明：

1－衬底，2－金属层，3－阻挡层，4－连接结构；

21－量子电路；31－电路图形。

具体实施方式

下面通过参考附图描述的实施例是示例性的，仅用于解释本申请，而不能解释为对本申请的限制。

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。

在超导量子计算体系中，量子芯片是量子计算机的核心部件，为了实现对量子比特的操控，量子芯片上形成有多种信号传输线以及信号读取腔等结构，随着量子计算技术的发展，量子芯片上量子比特数量逐步增多，量子芯片上信号传输线的数量也随之增多，量子芯片上的信号传输线过于拥挤，不利于量子芯片的布线，倒装焊技术可以将分布有信号传输线的基片和分布有量子比特的基片堆叠互连，从而有助于实现大规模量子芯片的制备。

目前，相关技术中，倒装焊量子器件的制备工艺较为复杂，例如，一种相关的技术通过提供衬底，并在衬底上形成金属层，然后利用光刻胶制备第一掩模，并利用第一掩模图形化所述金属层以获得量子电路，再利用光刻胶制备第二掩模，并利用第二掩膜在量子电路上实施剥离工艺制备出用于承载连接结构的阻挡层，最后利用光刻胶制备第三掩模，并利用第三掩膜在所述阻挡层上实施剥离工艺制备连接结构，从而获得倒装焊量子器件，现有的倒装焊量子器件的制备方法较为复杂，制备周期较长。

图1为本申请提供的衬底的示意图。

图4为本申请实施例中量子器件的结构示意图。

图5为本申请实施例中量子器件的制备方法的流程图。

结合附图1、附图4、附图5所示，本申请实施例提供的一种量子器件的制备方法，包括步骤S100－S600：

S100：提供衬底1，所述衬底1用于制备量子器件，示例性的，所述衬底1的材质为蓝宝石或硅；

S200：形成金属层2于所述衬底1上，所述金属层2用于制备量子电路21，所述量子电路21包括但不限于超导量子电路，以制备超导量子电路为例，一种具体的方式为，所述金属层2由超导材料制成，在超低温环境下，例如稀释制冷机中，所述金属层2能够表现出超导性能，所述金属层2的厚度为80－120nm，可选的，所述超导材料包括但不限于铝、铌等，示例性的，在本申请中，可以采用蒸发镀膜工艺、溅射镀膜工艺、原子层沉积工艺等方式在所述衬底1上制备铝膜以充当金属层2，具体的，所述铝膜的厚度为100nm；

S300：形成阻挡层3于所述金属层2上，所述阻挡层3覆盖在所述金属层2上，本实施例中，可以采用蒸发镀膜工艺、溅射镀膜工艺、原子层沉积工艺等方式制备阻挡层3，示例性的，采用超导材料制备所述阻挡层3，可选的，所述超导材料为氮化钛，采用溅射镀膜工艺在所述金属层2上形成氮化钛薄膜，利用氮化钛薄膜充当阻挡层3，在超低温环境下，例如稀释制冷机中，所述氮化钛薄膜能够表现出超导性能，本实施例中，所述氮化钛薄膜的厚度为20nm；

S400：刻蚀所述阻挡层3和所述金属层2以获得位于所述阻挡层3的电路图形31和位于所述金属层2的量子电路21，具体的，采用干法刻蚀或湿法刻蚀工艺，依次对所述阻挡层3和所述金属层2进行刻蚀，从而在所述阻挡层3获得电路图形31，在所述金属层2获得量子电路21，本实施例中，可以在一次刻蚀工艺中，对所述阻挡层3和所述金属层2进行刻蚀，从而可以简化工艺流程，所获得的量子电路21与所述电路图形31相重合；

S500：形成连接结构4于所述电路图形31上，所述连接结构4用于倒装焊焊接时，连接量子器件与芯片基板等部件，示例性的，所述连接结构4为铟柱，在本申请中，位于所述阻挡层3的电路图形31处于连接结构4和金属层2之间，利用位于阻挡层3的电路图形31将连接结构4与金属层2隔离开，从而避免了连接结构4与位于金属层2的量子电路21直接接触形成交叠层，影响量子电路21的信号传输性能；

S600：以所述连接结构4为掩模刻蚀所述电路图形31以暴露出所述量子电路21，本实施例中，所述金属层2为铝膜，所述阻挡层3为氮化钛薄膜，所述连接结构4为铟柱，示例性的，一种具体的方式为，采用反应离子刻蚀工艺刻蚀所述电路图形31以暴露出所述量子电路21，在以铟柱为掩模对电路图形31进行刻蚀时，通入氟基气体，氟基气体与氮化钛反应而不与铝、铟反应，从而可以刻蚀去除未被铟柱覆盖的氮化钛薄膜，并且不会损伤位于金属层2的量子电路21以及铟柱，从而暴露出位于金属层2的量子电路21，最终获得所述量子器件，示例性的，所述氟基气体为四氟化碳、二氟甲烷、三氟甲烷中的一种或至少两种的组合。

本实施例中，通过先在衬底1上形成用于制备量子电路21的金属层2，再形成阻挡层3于所述金属层2上，然后对所述阻挡层3和所述金属层2进行刻蚀，以在所述阻挡层3获得电路图形31和在所述金属层2获得量子电路21，然后在电路图形31上形成用于倒装焊的连接结构4，并利用连接结构4充当掩模，刻蚀所述电路图形31以暴露出所述量子电路21，本实施例提供的方案，仅需制备一次掩模即可刻蚀阻挡层和金属层，并且，相比于现有的倒装焊量子器件的制备方法，无需额外制作用于图形化阻挡层3以暴露出所述量子电路21的光刻胶掩模，简化了工艺流程。

图2为本申请实施例中量子电路的示意图。

结合附图2所示，在本申请的一些实施例中，步骤S400中，所述刻蚀所述阻挡层3和所述金属层2以获得位于所述阻挡层3的电路图形31和位于所述金属层2的量子电路21的步骤包括：

S401：形成掩模图形于所述阻挡层3上，所述掩模图形暴露出所述阻挡层3的待刻蚀区域，示例性的，一种具体的方式为，于所述阻挡层3上旋涂光刻胶，烘干后获得光刻胶层，然后对光刻胶层进行曝光、显影等操作，从而获得所述掩模图形，利用掩模图形可以对所述阻挡层3和所述金属层2进行刻蚀；

S402：刻蚀去除所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域，具体的，利用掩模图形对所述阻挡层3和所述金属层2进行刻蚀，从而刻蚀去除位于所述阻挡层3的待蚀刻区域，以及金属层2上与所述待刻蚀区域重合的区域，以获得位于所述阻挡层3的电路图形31和位于所述金属层2的量子电路21。

本实施例中，利用光刻胶构建掩模图形，对所述阻挡层3和所述金属层2进行刻蚀，从而获得位于阻挡层3的电路图形31和位于金属层2的量子电路21，仅需制备一次掩模图形，利用该掩模图形即可在一次刻蚀工艺中，对阻挡层3和金属层2进行刻蚀，简化了工艺流程。

在本申请的一些实施例中，步骤S402中，所述刻蚀去除所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域的步骤包括：

采用反应离子刻蚀工艺去除所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域，在反应离子刻蚀过程中，需通入既能够与所述金属层2发生化学反应，又能与所述阻挡层3发生化学反应的气体，从而实现在一次刻蚀工艺中，对阻挡层3和金属层2进行刻蚀的效果，示例性的，一种具体的方式为，本实施例中，所述金属层2为铝膜，所述阻挡层3为氮化钛薄膜，在对氮化钛薄膜上的待刻蚀区域和铝膜上与所述待刻蚀区域重合的区域进行刻蚀时，通入氯基气体，氯基气体既可以用于刻蚀氮化钛薄膜又可以用于刻蚀铝膜，所述氯基气体包括氯气、二氯甲烷、氯甲烷中的一种或至少两种的组合。

本实施例中，采用反应离子刻蚀工艺去除所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域，通过在刻蚀过程中通入既能够与所述金属层2发生化学反应，又能与所述阻挡层3发生化学反应的气体，从而实现在一次刻蚀工艺中，依次对阻挡层3和金属层2进行刻蚀的效果，并且，反应离子刻蚀工艺的刻蚀方向性好，所获得的电路图形31和量子电路21具有良好的刻蚀形貌，仅需制备一次掩模图形，利用该掩模图形即可在一次反应离子刻蚀工艺中，对阻挡层3和金属层2进行刻蚀，大大简化了工艺流程。

在本申请的另一些实施例中，步骤S402中，所述刻蚀去除所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域的步骤包括：

采用湿法刻蚀工艺去除所述待刻蚀区域，并去除所述金属层2上与所述待刻蚀区域重合的区域，在湿法刻蚀过程中，可以先采用第一刻蚀液对位于阻挡层3的待刻蚀区域进行刻蚀，刻蚀完成后，再采用第二刻蚀液刻蚀金属层2上与所述待刻蚀区域重合的区域，从而完成刻蚀作业，另外，也可以采用能够同时与所述金属层2和所述阻挡层3反应的刻蚀液对所述待刻蚀区域和所述金属层2上与所述待刻蚀区域重合的区域进行刻蚀。

示例性的，一种具体的方式为，本实施例中，所述金属层2为铝膜，所述阻挡层3为氮化钛薄膜，在对氮化钛薄膜上的待刻蚀区域和铝膜上与所述待刻蚀区域重合的区域进行刻蚀时，使用包含过氧化氢和氢氟酸的刻蚀液进行刻蚀作业，所述包含过氧化氢和氢氟酸的刻蚀液既可以对氮化钛薄膜进行刻蚀，也可以对铝膜进行刻蚀，从而获得所述电路图形31和所述量子电路21，从而实现在一次湿法刻蚀工艺中，对阻挡层3和金属层2进行刻蚀，简化了工艺流程。

在本申请的一些实施例中，步骤S300中，所述形成阻挡层3于所述金属层2上的步骤包括：

采用溅射镀膜工艺形成所述阻挡层3，示例性的，本实施例中，所述金属层2为铝膜，采用溅射镀膜工艺，于所述铝膜上形成氮化钛薄膜，所获得的氮化钛薄膜的厚度为20nm，采用溅射镀膜工艺获得的氮化钛薄膜在超低温环境下，例如稀释制冷机中，氮化钛薄膜更容易展现出超导性能，良品率高。

在本申请的一些实施例中，在所述采用溅射镀膜工艺形成所述阻挡层3的步骤之前，还包括：

去除所述金属层2表面的氧化层，所述金属层2暴露在空气中，容易自然氧化形成氧化层，若不去除氧化层，直接形成阻挡层3于金属层2上，由于氧化层的存在，会影响阻挡层3与金属层2的电学连接性能，为了使金属层2与阻挡层3形成良好的电学连接，在形成所述阻挡层3于所述金属层2上之前，需去除金属层2表面的氧化层，示例性的，本实施例中，所述金属层2为铝膜，所述阻挡层3为氮化钛薄膜，在形成氮化钛薄膜于铝膜上之前，采用离子束刻蚀工艺去除铝膜表面的氧化层，然后在铝膜上形成氮化钛薄膜，使氮化钛薄膜直接生长在铝膜上，保证铝膜与氮化钛薄膜之间有良好的电学连接，需要说明的是，在采用离子束刻蚀工艺刻蚀去除氧化膜的过程中，需控制刻蚀深度，防止过刻损伤铝膜。

图3为本申请实施例中连接结构的结构示意图。

结合附图3所述，在本申请的一些实施例中，步骤S500中，所述形成连接结构4于所述电路图形31上的步骤包括：

S501、形成掩模层于所述电路图形31上，所述掩模层具有用于形成连接结构4的沉积窗口；

S502、沉积金属材料以获得所述连接结构4。

示例性的，一种具体的方式为，先涂覆光刻胶于所述衬底1在所述电路图形31一侧的表面，烘干光刻胶以获得光刻胶层，所述光刻胶层覆盖所述电路图形31，然后确定电路图形31上用于形成连接结构4的沉积区域，对光刻胶层进行曝光、显影等操作，以在光刻胶层上获得沉积窗口，所述沉积窗口暴露出位于电路图形31上的沉积区域，示例性的，可以采用物理气相沉积工艺沉积金属材料，以在所述沉积区域获得连接结构4，本实施例中，所述金属材料为铟，通过沉积金属铟，以在所述沉积区域获得铟柱，利用铟柱充当连接结构4，然后剥离光刻胶层，同时去除覆盖在光刻胶层上的金属铟即可在电路图形31上获得用于充当连接结构4的铟柱。

本申请中，采用剥离工艺制备得到的连接结构4边缘陡直，尺寸精确，而且采用剥离工艺制备连接结构4，对金属层2的损伤较小，从而保证量子电路21不受损害。

在本申请实施例中，还提供了一种量子芯片，包括：

上述制备方法制备的量子器件；

具有量子比特的芯片基板，所述芯片基板上形成有与所述连接结构4对应的辅助连接结构，采用倒装焊工艺，将芯片基板倒扣焊接在所述量子器件上，所述位于芯片基板上的辅助连接结构与位于量子器件上的连接结构4一一对应，采用压焊工艺将辅助连接结构与连接结构4焊接在一起，从而获得所述量子芯片。

示例性的，一种具体的方式为，所述位于量子器件的衬底1上的量子电路21包括控制信号传输线、读取信号传输线等传输线，所述衬底1上的连接结构4与量子电路21电连接，所述芯片基板上形成有耦合连接的量子比特和读取谐振腔等量子元件，所述芯片基板与所述量子器件采用倒装焊的形式焊接在一起，所述芯片基板上的量子元件通过连接结构4和辅助连接结构与衬底1上的量子电路21电连接。

采用上述制备方法制备的量子器件，其制备方法简单，制备周期较短，从而可以简化倒装焊量子芯片的制备工艺，缩短了倒装焊量子芯片的加工周期。

以上依据图式所示的实施例详细说明了本申请的构造、特征及作用效果，以上所述仅为本申请的较佳实施例，但本申请不以图面所示限定实施范围，凡是依照本申请的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本申请的保护范围内。

Claims (10)

1.一种量子器件的制备方法，其特征在于，包括以下步骤：

提供衬底(1)；

形成金属层(2)于所述衬底(1)上；

形成阻挡层(3)于所述金属层(2)上；

刻蚀所述阻挡层(3)和所述金属层(2)以获得位于所述阻挡层(3)的电路图形(31)和位于所述金属层(2)的量子电路(21)；

形成连接结构(4)于所述电路图形(31)上；

以所述连接结构(4)为掩模刻蚀所述电路图形(31)以暴露出所述量子电路(21)。

2.如权利要求1所述的制备方法，其特征在于，所述刻蚀所述阻挡层(3)和所述金属层(2)以获得位于所述阻挡层(3)的电路图形(31)和位于所述金属层(2)的量子电路(21)的步骤包括：

形成掩模图形于所述阻挡层(3)上，所述掩模图形暴露出所述阻挡层(3)的待刻蚀区域；

刻蚀去除所述待刻蚀区域和所述金属层(2)上与所述待刻蚀区域重合的区域，以获得所述电路图形(31)和所述量子电路(21)。

3.如权利要求2所述的制备方法，其特征在于，所述刻蚀去除所述待刻蚀区域和所述金属层(2)上与所述待刻蚀区域重合的区域的步骤包括：

采用反应离子刻蚀工艺去除所述待刻蚀区域和所述金属层(2)上与所述待刻蚀区域重合的区域。

4.如权利要求2所述的制备方法，其特征在于，所述刻蚀去除所述待刻蚀区域和所述金属层(2)上与所述待刻蚀区域重合的区域的步骤包括：

采用湿法刻蚀工艺去除所述待刻蚀区域和所述金属层(2)上与所述待刻蚀区域重合的区域。

5.如权利要求1所述的制备方法，其特征在于，所述形成阻挡层(3)于所述金属层(2)上的步骤包括：

采用溅射镀膜工艺形成所述阻挡层(3)。

6.如权利要求5所述的制备方法，其特征在于，在所述采用溅射镀膜工艺形成所述阻挡层(3)的步骤之前，还包括：

去除所述金属层(2)表面的氧化层。

7.如权利要求6所述的制备方法，其特征在于，所述去除所述金属层(2)表面的氧化层的步骤包括：

采用离子束刻蚀工艺去除所述氧化层。

8.如权利要求1所述的制备方法，其特征在于，所述形成连接结构(4)于所述电路图形(31)上的步骤包括：

形成掩模层于所述电路图形(31)上，所述掩模层具有用于形成连接结构(4)的沉积窗口；

沉积金属材料以获得所述连接结构(4)。

9.如权利要求1所述的制备方法，其特征在于，所述以所述连接结构(4)为掩模刻蚀所述电路图形(31)以暴露出所述量子电路(21)的步骤包括：

采用反应离子刻蚀工艺刻蚀所述电路图形(31)以暴露出所述量子电路(21)。

10.一种量子芯片，其特征在于，包括如权利要求1－9任一项所述的制备方法制备的量子器件。

Images