CN112652540A - 铟柱焊点的制备方法、芯片衬底及芯片 - Google Patents

铟柱焊点的制备方法、芯片衬底及芯片 Download PDF

Info

Publication number
CN112652540A
CN112652540A CN202010624967.2A CN202010624967A CN112652540A CN 112652540 A CN112652540 A CN 112652540A CN 202010624967 A CN202010624967 A CN 202010624967A CN 112652540 A CN112652540 A CN 112652540A
Authority
CN
China
Prior art keywords
photoresist layer
substrate
photoresist
indium
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010624967.2A
Other languages
English (en)
Other versions
CN112652540B (zh
Inventor
张文龙
杨楚宏
郑亚锐
张胜誉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tencent Technology Shenzhen Co Ltd
Original Assignee
Tencent Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tencent Technology Shenzhen Co Ltd filed Critical Tencent Technology Shenzhen Co Ltd
Priority to CN202010624967.2A priority Critical patent/CN112652540B/zh
Publication of CN112652540A publication Critical patent/CN112652540A/zh
Priority to KR1020217033721A priority patent/KR102647346B1/ko
Priority to EP21777190.6A priority patent/EP3961680A4/en
Priority to JP2021564107A priority patent/JP7206422B2/ja
Priority to PCT/CN2021/101257 priority patent/WO2022001727A1/zh
Priority to US17/571,780 priority patent/US11869861B2/en
Application granted granted Critical
Publication of CN112652540B publication Critical patent/CN112652540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2014—Contact or film exposure of light sensitive plates such as lithographic plates or circuit boards, e.g. in a vacuum frame
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11474—Multilayer masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本申请公开了一种铟柱焊点的制备方法、芯片衬底及芯片。所述方法包括：在衬底上涂敷第一光刻胶层，进行第一烘烤；在第一光刻胶层上涂敷第二光刻胶层，进行第二烘烤；对第二光刻胶层进行欠曝光，进行第三烘烤；对经欠曝光和第三烘烤后的第二光刻胶层进行显影和定影，以在第二光刻胶层上形成底切结构，该衬底带有光刻胶结构；对带有光刻胶结构的衬底进行泛曝光，进行第四烘烤；在经泛曝光和第四烘烤之后，刻蚀第一光刻胶层形成图形限制层；在图形限制层的定义图形位置处沉积铟材料形成铟柱焊点；将第一光刻胶层和第二光刻胶层从衬底上剥离，得到带有铟柱焊点的衬底。本申请能够避免铟柱底部产生侧向扩散的问题，保护衬底其他位置不受影响。

Description

铟柱焊点的制备方法、芯片衬底及芯片
技术领域
本申请实施例涉及量子技术和微纳加工技术领域，特别涉及一种铟柱焊点的制备方法、芯片衬底及芯片。
背景技术
铟柱焊点是指利用蒸发镀膜等方式在衬底样品的特定位置沉积的柱状铟金属，为焊点使用。
制备铟柱焊点的传统工艺主要是基于单层胶的剥离工艺，使用单种光刻胶，一次曝光显影定义出铟柱图形，然后沉积金属铟后剥离，此方案一般要求胶层的厚度要至少达到铟柱高度的三倍，且由于图形区域的胶侧壁会直接和沉积的铟接触，侧壁上的铟和沉积的铟互相粘连，导致剥离困难，铟柱焊点的形貌较差。
后来研究者们开发的改良工艺主要是基于多种胶结合做出底切结构的剥离工艺，以双层胶为主，如正胶和负胶的组合。这一类改良工艺由于有底切结构，避免了沉积的铟和胶侧壁以及胶顶部铟三者间互相接触粘连，从而在一定程度上解决了传统工艺所存在的剥离困难和形貌差的问题。
但是，同样是由于底切结构的存在，镀铟过程中铟柱底部会扩散至底切结构的区域，该侧向扩散会使得衬底上原本不应有铟的位置，沉积上了薄层铟，从而影响到衬底其他位置的结构或器件。
发明内容
本申请实施例提供了一种铟柱焊点的制备方法、芯片衬底及芯片，能够避免铟柱底部产生侧向扩散的问题。所述技术方案如下：
根据本申请实施例的一个方面，提供了一种铟柱焊点的制备方法，所述方法包括：
在衬底上涂敷第一光刻胶层之后，进行第一烘烤；
在所述第一光刻胶层上涂敷第二光刻胶层之后，进行第二烘烤；
对所述第二光刻胶层进行欠曝光之后，进行第三烘烤；
对经所述欠曝光和所述第三烘烤后的所述第二光刻胶层进行显影和定影，以在所述第二光刻胶层上形成底切结构，所述衬底带有光刻胶结构；其中，所述光刻胶结构包括所述第一光刻胶层和带有所述底切结构的第二光刻胶层；
对带有光刻胶结构的所述衬底进行泛曝光之后，进行第四烘烤；
在经所述泛曝光和所述第四烘烤之后，刻蚀所述第一光刻胶层形成图形限制层；
在所述图形限制层的定义图形位置处沉积铟材料，形成铟柱焊点；
将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述铟柱焊点的衬底。
根据本申请实施例的一个方面，提供了一种芯片衬底，所述芯片衬底上带有铟柱焊点，所述铟柱焊点是采用上述方法制备得到的。
根据本申请实施例的一个方面，提供了一种芯片，所述芯片的衬底上带有铟柱焊点，所述铟柱焊点是采用上述方法制备得到的。
根据本申请实施例的一个方面，提供了一种焊点制备方法，所述方法包括：
在衬底上涂敷第一光刻胶层；
在所述第一光刻胶层上涂敷第二光刻胶层；
对所述第二光刻胶层进行欠曝光；
对经所述欠曝光后的所述第二光刻胶层进行显影和定影，以在所述第二光刻胶层上形成底切结构，所述衬底带有光刻胶结构；其中，所述光刻胶结构包括所述第一光刻胶层和带有所述底切结构的第二光刻胶层；
对带有光刻胶结构的所述衬底进行泛曝光；
在经所述泛曝光之后，刻蚀所述第一光刻胶层形成图形限制层；
在所述图形限制层的定义图形位置处沉积材料形成焊点；
将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述焊点的衬底。
根据本申请实施例的一个方面，提供了一种芯片衬底，所述芯片衬底上带有焊点，所述焊点是采用上述方法制备得到的。
根据本申请实施例的一个方面，提供了一种芯片，所述芯片的衬底上带有焊点，所述焊点是采用上述方法制备得到的。
本申请实施例提供的技术方案可以带来如下有益效果：
通过在衬底上涂敷第一光刻胶层作为保护胶层，然后在该第一光刻胶层上涂敷第二光刻胶层，通过对第二光刻胶层进行欠曝光、显影和定影处理，在该第二光刻胶层上形成底切结构，然后再对第一光刻胶层进行刻蚀形成图形限制层，在该图形限制层的定义图形位置处沉积铟柱焊点；本申请实施例提供的上述铟柱焊点的制备方法，一方面，由于第二光刻胶层上存在底切结构，该底切结构的存在会使得镀铟过程中衬底上的铟材料不会和第二光刻胶层上的铟材料以及第二光刻胶侧壁发生接触粘连，解决传统工艺所存在的剥离困难和形貌差的问题；另一方面，由于第一光刻胶层经过刻蚀形成图形限制层，该图形限制层能够有效地限制衬底上沉积的铟材料发生底部侧向扩散，从而保护衬底其他位置的结构或器件不受影响。
另外，图形限制层还能够使得沉积形成的铟柱尺寸与定义图形尺寸相一致，有效提升了铟柱焊点的制备质量。因此，本申请实施例提供技术方案，能够适用于不同高度且形貌优良的铟柱焊点制备。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个实施例提供的铟柱焊点的制备方法的流程图；
图2示出了采用背景技术提及的改良工艺制备的铟柱焊点的侧视图和俯视图；
图3示出了采用本申请技术方案制备的铟柱焊点的侧视图和俯视图；
图4是本申请实施例提供的铟柱焊点的制备方法的流程示意图；
图5是本申请一个实施例提供的焊点制备方法的流程图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
云技术(cloud technology)是指在广域网或局域网内将硬件、软件、网络等系列资源统一起来，实现数据的计算、储存、处理和共享的一种托管技术。
云技术是基于云计算商业模式应用的网络技术、信息技术、整合技术、管理平台技术、应用技术等的总称，可以组成资源池，按需所用，灵活便利。云计算技术将变成重要支撑。技术网络系统的后台服务需要大量的计算、存储资源，如视频网站、图片类网站和更多的门户网站。伴随着互联网行业的高度发展和应用，将来每个物品都有可能存在自己的识别标志，都需要传输到后台系统进行逻辑处理，不同程度级别的数据将会分开处理，各类行业数据皆需要强大的系统后盾支撑，能通过云计算来实现。
云技术涉及云计算、云存储、数据库和大数据等基础技术，基于云技术提供的云应用包括医疗云、云物联、云安全、云呼叫、私有云、公有云、混合云、云游戏、云教育、云会议、云社交、人工智能云服务等。随着云技术的发展以及云技术在不同领域的应用，将会出现越来越多的云应用。
通常来讲，基于云技术构建的系统包括服务器和终端。服务器可以是独立的物理服务器，也可以是多个物理服务器构成的服务器集群或者分布式系统，还可以是提供云服务、云数据库、云计算、云函数、云存储、网络服务、云通信、中间件服务、域名服务、安全服务、CDN(Content Delivery Network，内容分发网络)、以及大数据和人工智能平台等基础云计算服务的云服务器。终端可以是智能手机、平板电脑、笔记本电脑、台式计算机、智能音箱、智能手表等，但并不局限于此。终端和服务器之间可以通过有线或无线通信方式进行直接或间接地连接，本申请在此不做限制。
量子计算机(quantum computer)是一类遵循量子力学规律进行高速数学和逻辑运算、存储及处理量子信息的物理装置。当某个装置处理和计算的是量子信息，运行的是量子算法时，它就是量子计算机。量子计算机的特点主要有运行速度较快、处置信息能力较强、应用范围较广等。与经典计算机比较起来，信息处理量愈多，对于量子计算机实施运算也就愈加有利，也就更能确保运算具备精准性。
量子芯片是量子计算机的核心部件。量子芯片是将量子线路集成在基片上，进而承载量子信息处理的功能。借鉴于传统计算机的发展历程，量子计算机的研究在克服瓶颈技术之后，要想实现商品化和产业升级，需要走集成化的道路。超导系统、半导体量子点系统、微纳光子学系统、甚至是原子和离子系统，都想走芯片化的道路。从发展看，超导量子芯片系统从技术上走在了其它物理系统的前面；传统的半导体量子点系统也是人们努力探索的目标，因为毕竟传统的半导体工业发展已经很成熟，如半导体量子芯片在退相干时间和操控精度上一旦突破容错量子计算的阈值，有望集成传统半导体工业的现有成果，节省开发成本。
鉴于量子计算机的优势，未来基于云技术构建的系统中可以使用量子计算机来进行一些处理和计算，以提供更好的服务。
本申请实施例提供了一种铟柱焊点的制备方法、芯片衬底及芯片，采用本申请实施例提供的方法制备的铟柱焊点，可以应用在量子芯片的衬底上，从而生产出质量更佳的芯片衬底及量子芯片。下面，将通过几个实施例对本申请技术方案进行介绍说明。
请参考图1，其示出了本申请一个实施例提供的铟柱焊点的制备方法的流程图，该方法可以包括如下几个步骤(101～108)：
步骤101：在衬底上涂敷第一光刻胶层之后，进行第一烘烤。
衬底是指制备铟柱焊点的基材，该衬底可以是芯片的衬底，供安装芯片的元器件使用。
在清洗干净的衬底上涂敷第一光刻胶，形成第一光刻胶层，该第一光刻胶层将作为保护胶层，起到对衬底的保护作用。在本申请实施例中，对涂敷第一光刻胶的方式不做限定，例如可以采用旋涂方式。光刻胶在显影过程中使用到的显影液，主要分为有机溶液和碱性溶液，这些溶液有可能会和衬底发生反应，通过在衬底和光刻胶之间添加一层保护胶层，能够防止显影液腐蚀衬底。
可选地，第一光刻胶层为单层胶，或者第一光刻胶层包括多层胶。如果是多层胶，该多层胶在衬底上方呈层叠结构。另外，不论是单层胶还是多层胶，每一层胶应当尽可能地均匀、平整。
在衬底上涂敷第一光刻胶层之后，对该第一光刻胶层进行第一烘烤。可选地，第一烘烤为第一光刻胶层的软烘烤温度。软烘烤温度是指软烘烤所采用的温度。软烘烤是指对光刻胶层的溶剂进行蒸发，以提升光刻胶层与衬底之间的粘附性、光吸收以及抗腐蚀能力。
步骤102，在第一光刻胶层上涂敷第二光刻胶层之后，进行第二烘烤。
在经过第一烘烤的第一光刻胶层的上方，涂敷第二光刻胶，形成第二光刻胶层。在本申请实施例中，对涂敷第二光刻胶的方式同样不做限定，例如可以采用旋涂方式。
可选地，第二光刻胶层为单层胶，或者第二光刻胶层包括多层胶。如果是多层胶，该多层胶在第一光刻胶层上方呈层叠结构。另外，不论是单层胶还是多层胶，每一层胶应当尽可能地均匀、平整。
在第一光刻胶层上涂敷第二光刻胶层之后，对该第二光刻胶层进行第二烘烤。可选地，第二烘烤为第二光刻胶层的软烘烤温度。
可选地，第二光刻胶为反转胶或负胶。
光刻胶包括正性光刻胶、负性光刻胶、图形反转胶等不同类型。其中，正性光刻胶是指曝光前对显影液不可溶，而曝光后变成了可溶的，能得到与掩膜板遮光区相同的图形，正性光刻胶简称为“正胶”。其中，负性光刻胶是指曝光前对显影液可溶，而曝光后变成了不溶的，能得到与掩膜板遮光区相反的图形，负性光刻胶简称为“负胶”。图形反转胶是指通过调整工艺参数可实现正胶或负胶性能的光刻胶，图形反转胶简称为“反转胶”。
步骤103，对第二光刻胶层进行欠曝光之后，进行第三烘烤。
曝光和显影是一种微纳加工技术，主要涉及紫外光刻，即在衬底表面涂敷光刻胶，然后将紫外光透过掩模版照射到衬底表面，利用光化学反应改变光刻胶被光照射部分的性质(该过程即为曝光过程)，然后将该与光反应的区域溶解到特定溶液(称为显影液)中，达到在衬底表面做出特定图形的目的(该过程即为显影过程)。
在光刻技术中，曝光时间对结果影响很大，一般会采用完全曝光时间，即特定厚度的光刻胶与光充分反应的时间。但有时为了制备出特殊的结构，会特意采用欠曝光或过曝光的曝光时间。其中，欠曝光指曝光时间短于完全曝光时间，靠近底部的光刻胶与光反应不充分而产生特殊结构。因此，对第二光刻胶层进行欠曝光的曝光时间，小于该第二光刻胶层充分曝光的曝光时间。
可选地，第三烘烤为第二光刻胶层的前烘烤温度。在本申请实施例中，前烘是指在曝光后显影前的烘烤，使胶与光反应生成的物质蒸发。
步骤104，对经欠曝光和第三烘烤后的第二光刻胶层进行显影和定影，以在第二光刻胶层上形成底切结构，该衬底带有光刻胶结构。
底切(undercut)结构是一种光刻胶的结构，常指胶的底部比顶部宽，侧壁由顶部至底部逐渐向外扩展，光刻胶剖面呈正梯形，经过工艺改良，也会呈现“凸”形等。该结构常用于微纳加工领域的剥离技术。
在本申请实施例中，采用显影液对经欠曝光和第三烘烤后的第二光刻胶层进行显影，然后采用定影液对其进行定影，从而在第二光刻胶层上形成底切结构。
可选地，用于对第二光刻胶层进行显影的显影液，与第一光刻胶层不发生反应，从而避免该显影液对第一光刻胶层进行溶解。
可选地，对第二光刻胶层进行显影的显影时间t1，大于第二光刻胶层在充分曝光条件下的显影时间t2。由于第二光刻胶层在上述步骤103中经过的是欠曝光，因此第二光刻胶层的底部与光反应不充分，通过控制t1＞t2，可以使得第二光刻胶层的底部区域发生溶解，从而形成底切结构。示例性地，t1≥t2+15秒。
在第二光刻胶层上形成上述底切结构之后，衬底上方的光刻胶结构包括第一光刻胶层和带有底切结构的第二光刻胶层。
步骤105，对带有光刻胶结构的衬底进行泛曝光之后，进行第四烘烤。
可选地，第四烘烤包括依次以第二光刻胶层的前烘烤温度和坚膜温度进行烘烤。也即，先以第二光刻胶层的前烘烤温度进行烘烤，然后再以第二光刻胶层的坚膜温度进行烘烤。
步骤106，在经泛曝光和第四烘烤之后，刻蚀第一光刻胶层形成图形限制层。
在本申请实施例中，通过刻蚀第一光刻胶层(也即保护胶层)使其变为图形限制层，得到用于镀膜和剥离的胶膜结构。
可选地，第一光刻胶层的刻蚀位置为第一光刻胶层上的暴露位置，该暴露位置也可以称为第二光刻胶层的图形定义的区域位置，也即从上往下俯视观察的情况下，第一光刻胶层上能够被观察到的区域位置。
刻蚀是指把未被抗蚀剂掩蔽的薄膜层除去，从而在薄膜上得到与抗蚀剂膜上完全相同图形的工艺。在本申请实施例中，通过刻蚀第一光刻胶层，使得衬底的部分位置暴露，从而在该暴露位置处沉积形成铟柱焊点。可选地，刻蚀包括以下至少一种：物理刻蚀、化学刻蚀。物理刻蚀是指是指采用物理手段进行刻蚀，化学刻蚀是指通过化学反应进行刻蚀。通过刻蚀，能够在第一光刻胶层上形成非底切结构的区域，如刻蚀部位的切面上下宽度相同或接近，这样就可以避免铟柱底部产生侧向扩散。
步骤107，在图形限制层的定义图形位置处沉积铟材料，形成铟柱焊点。
图形限制层的定义图形位置即为上述刻蚀掉的位置，由于该位置处的衬底区域暴露，因此通过镀铟可以在该位置处的衬底上沉积铟材料，从而形成铟柱焊点。
可选地，采用蒸发方法在带有底切结构的第二光刻胶层上和暴露的衬底上沉积铟材料。第二光刻胶层上沉积的铟材料会随着光刻胶层的剥离而一同去除。暴露的衬底上沉积的铟材料则会形成铟柱焊点。
在本申请实施例中，一方面，由于第二光刻胶层上存在底切结构，该底切结构的存在会使得镀铟过程中衬底上的铟材料不会和第二光刻胶层上的铟材料以及第二光刻胶侧壁发生接触粘连，解决传统工艺所存在的剥离困难和形貌差的问题；另一方面，由于第一光刻胶层经过刻蚀形成图形限制层，该图形限制层能够有效地限制衬底上沉积的铟材料发生底部侧向扩散，从而保护衬底其他位置的结构或器件不受影响。
结合参考图2和图3，其示出了本申请技术方案和背景技术提及的改良工艺的效果比对图。图2示出了采用背景技术提及的改良工艺制备的铟柱焊点的侧视图和俯视图，图3示出了采用本申请技术方案制备的铟柱焊点的侧视图和俯视图。从图2中明显可以看出，铟柱21底部存在明显的侧向扩散，如图2中标示的区域22。但是，如图3所示，采用本申请技术方案制备的铟柱焊点，铟柱31底部不存在侧向扩散，质量更佳。
步骤108，将第一光刻胶层和第二光刻胶层从衬底上剥离，得到带有铟柱焊点的衬底。
最后，将第一光刻胶层和第二光刻胶层从衬底上剥离，即可得到带有铟柱焊点的衬底。可选地，将沉积铟柱焊点的衬底置于胶剥离液中，在20～80℃的温度下，将第一光刻胶层和第二光刻胶层从衬底上剥离，得到带有铟柱焊点的衬底。在本申请实施例中，仅需通过一步剥离操作，即可同时将第一光刻胶层和第二光刻胶层从衬底上剥离，不需要对第一光刻胶层和第二光刻胶层分别进行剥离，简单高效。
综上所述，本申请实施例提供的技术方案，通过在衬底上涂敷第一光刻胶层作为保护胶层，然后在该第一光刻胶层上涂敷第二光刻胶层，通过对第二光刻胶层进行欠曝光、显影和定影处理，在该第二光刻胶层上形成底切结构，然后再对第一光刻胶层进行刻蚀形成图形限制层，在该图形限制层的定义图形位置处沉积铟柱焊点；本申请实施例提供的上述铟柱焊点的制备方法，一方面，由于第二光刻胶层上存在底切结构，该底切结构的存在会使得镀铟过程中衬底上的铟材料不会和第二光刻胶层上的铟材料以及第二光刻胶侧壁发生接触粘连，解决传统工艺所存在的剥离困难和形貌差的问题；另一方面，由于第一光刻胶层经过刻蚀形成图形限制层，该图形限制层能够有效地限制衬底上沉积的铟材料发生底部侧向扩散，从而保护衬底其他位置的结构或器件不受影响。
另外，图形限制层还能够使得沉积形成的铟柱尺寸与定义图形尺寸相一致，有效提升了铟柱焊点的制备质量。因此，本申请实施例提供技术方案，能够适用于不同高度且形貌优良的铟柱焊点制备。
另外，本申请实施例中的底切结构通过使用单种负性或反转光刻胶制得，只需要使用单一显影液一次显影即可得到，底切结构的尺寸可通过显影时间来控制。
另外，本申请实施例在衬底上预先涂敷保护胶层，可以避免显影时，显影液对衬底材料的腐蚀损坏。
结合参考图4，其示出了本申请实施例提供的铟柱焊点的制备方法的流程示意图。该流程可以包括如下步骤：
1、得到清洗后的衬底；
2、在清洗后的衬底上涂敷第一光刻胶层，软烘烤蒸干第一光刻胶层的溶剂；
3、在第一光刻胶层上涂敷第二光刻胶层，该第二光刻胶层的显影液不与第一光刻胶层发生反应，然后软烘烤蒸干第二光刻胶层的溶剂；
4、利用掩模在第二光刻胶层上进行欠曝光操作，然后进行前烘烤；
5、显影，第二光刻胶层中未与光反应的区域会溶解于显影液，欠曝光会使第二光刻胶层上形成底切结构，该底切结构的横向尺寸可以通过控制显影的时间来调整，而第一光刻胶层不与显影液反应，可以保护衬底不与显影液接触；之后，进行泛曝光以及后烘烤，对光刻胶结构进行坚膜处理；
6、使用去胶机等设备，通入刻蚀气体对第一光刻胶层进行刻蚀，使第一光刻胶层在定义图形区域内被完全刻蚀，成为图形限制胶层；
7、使用电子束蒸发等镀膜方法沉积金属铟，沉积的铟侧壁不会与光刻胶的侧壁粘连，底部受到图形限制胶层的阻挡，不会产生横向扩散；
8、将沉积金属铟后的衬底至于去胶液中，释放两层胶，非定义图形区域的金属铟随着光刻胶的释放被一起剥离干净，衬底上留下定义图形区域的金属铟柱，即为铟柱焊点。
在一个示例中，以第一光刻胶为PMMA(Polymethyl Methacrylate，聚甲基丙烯酸甲酯)光刻胶，第二光刻胶为KMP E3150A负性光刻胶为例，对本申请实施例提供的铟柱焊点制备过程进行介绍说明：
1、将清洗干净的铝衬底置于spin-coating(旋涂)式匀胶机上，用滴管吸取PMMA胶，滴于铝衬底的中心，以500rpm(revolutions per minute，每分钟转数)先运行5s后再以5000rpm运行40s，然后将匀胶后的铝衬底置于加热板上，180℃烘烤一段时间；
2、将进行过步骤1后的铝衬底置于spin-coating式匀胶机上，用滴管吸取E3150A负胶，滴于铝衬底的中心，以500rpm先运行5s后再以4000rpm运行45s，然后将匀胶后的铝衬底置于加热板上，95～120℃烘烤一段时间；
3、使用紫外光刻机对旋涂了双层胶的铝衬底进行欠曝光，然后将欠曝光后的衬底置于热板上以步骤2中的温度烘烤一段时间；
4、将进行过步骤3后的铝衬底置于碱性显影液中显影80～150s，然后将衬底置于去离子水中定影30～180s，本过程中PMMA作为保护胶层不与碱性溶液反应，防止铝衬底与碱反应；
5、使用紫外光刻机对进行过步骤4后的铝衬底进行泛曝光，然后将衬底置于热板上以步骤2中的温度烘烤一段时间；
6、将进行过步骤5后的衬底置于去胶机中，以一定功率、氧气环境条件下刻蚀，每个定义图案中的PMMA层在定义图形尺寸内被完全刻蚀，而其他位置的PMMA保留，充当图形限制胶层；
7、将步骤6之后的衬底样品置于热蒸发镀膜设备中，真空度9×10-4Pa，蒸镀金属铟，由于有底切结构，铟金属的侧壁与双层胶膜之间不会粘连；
8、将蒸镀过铟的衬底置于丙酮中浸泡来释放PMMA与E3150A两层胶，室温剥离24h，然后先后用丙酮、异丙醇、去离子水超声清洗样品，得到定义图形区域的铟柱，如图3所示，铟柱底部边缘清晰可见，没有横向扩散。
上述实施例展示了使用PMMA光刻胶和KMP E3150A负性光刻胶实现制备铟柱焊点的方法，能够实现制备形貌优良且底部无横向扩散的铟柱焊点，并且在制备过程中也不会对衬底造成损坏。
本申请一示例性实施例还提供了一种芯片衬底，该芯片衬底上带有铟柱焊点，该铟柱焊点是采用上述实施例提供方法制备得到的。
本申请一示例性实施例还提供了一种芯片，该芯片的衬底上带有铟柱焊点，该铟柱焊点是采用上述实施例提供方法制备得到的。
可选地，该芯片为量子芯片。量子芯片是集成有量子线路(或称为量子电路)的芯片。由于量子芯片上广泛使用铟材料产生焊点，且铟柱焊点的质量会直接影响到量子芯片的处理性能，因此采用本申请提供的方案制备铟柱焊点，有助于产出高质量的量子芯片。
当然，在一些其他实施例中，该芯片也可以是普通的IC(Integrated Circuit)芯片，本申请实施例对此不做限定。
请参考图5，其示出了本申请另一个实施例提供的焊点制备方法的流程图，该方法可以包括如下几个步骤(501～508)：
步骤501，在衬底上涂敷第一光刻胶层；
步骤502，在第一光刻胶层上涂敷第二光刻胶层；
步骤503，对第二光刻胶层进行欠曝光；
步骤504，对经欠曝光后的第二光刻胶层进行显影和定影，以在第二光刻胶层上形成底切结构，该衬底带有光刻胶结构；其中，光刻胶结构包括第一光刻胶层和带有底切结构的第二光刻胶层；
步骤505，对带有光刻胶结构的衬底进行泛曝光；
步骤506，在经泛曝光之后，刻蚀第一光刻胶层形成图形限制层；
步骤507，在图形限制层的定义图形位置处沉积材料作为焊点；
在本实施例中，焊点材料可以是诸如铜、铟等金属材料，本实施例对此不做限定。
步骤508，将第一光刻胶层和第二光刻胶层从衬底上剥离，得到带有焊点的衬底。
对于图5实施例中未详细说明的细节，可参见图1实施例中的介绍说明。
本申请实施例提供的上述焊点制备方法，一方面，由于第二光刻胶层上存在底切结构，该底切结构的存在会使得焊点材料蒸镀过程中衬底上的焊点材料不会和第二光刻胶层上的焊点材料以及第二光刻胶侧壁发生接触粘连，解决传统工艺所存在的剥离困难和形貌差的问题；另一方面，由于第一光刻胶层经过刻蚀形成图形限制层，该图形限制层能够有效地限制衬底上沉积的焊点材料发生底部侧向扩散，从而保护衬底其他位置的结构或器件不受影响。
本申请一示例性实施例还提供了一种芯片衬底，该芯片衬底上带有焊点，该焊点是采用上述方法制备得到的。
本申请一示例性实施例还提供了一种芯片，该芯片的衬底上带有焊点，该焊点是采用上述方法制备得到的。
应当理解的是，在本文中提及的“多个”是指两个或两个以上。另外，本文中描述的步骤编号，仅示例性示出了步骤间的一种可能的执行先后顺序，在一些其它实施例中，上述步骤也可以不按照编号顺序来执行，如两个不同编号的步骤同时执行，或者两个不同编号的步骤按照与图示相反的顺序执行，本申请实施例对此不作限定。
以上所述仅为本申请的示例性实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种铟柱焊点的制备方法，其特征在于，所述方法包括：
在衬底上涂敷第一光刻胶层之后，进行第一烘烤；
在所述第一光刻胶层上涂敷第二光刻胶层之后，进行第二烘烤；
对所述第二光刻胶层进行欠曝光之后，进行第三烘烤；
对经所述欠曝光和所述第三烘烤后的所述第二光刻胶层进行显影和定影，以在所述第二光刻胶层上形成底切结构，所述衬底带有光刻胶结构；其中，所述光刻胶结构包括所述第一光刻胶层和带有所述底切结构的第二光刻胶层；
对带有光刻胶结构的所述衬底进行泛曝光之后，进行第四烘烤；
在经所述泛曝光和所述第四烘烤之后，刻蚀所述第一光刻胶层形成图形限制层；
在所述图形限制层的定义图形位置处沉积铟材料，形成铟柱焊点；
将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述铟柱焊点的衬底。
2.根据权利要求1所述的方法，其特征在于，所述欠曝光的曝光时间小于所述第二光刻胶层充分曝光的曝光时间。
3.根据权利要求1所述的方法，其特征在于，对所述第二光刻胶层进行显影的显影时间t1，大于所述第二光刻胶层在充分曝光条件下的显影时间t2。
4.根据权利要求3所述的方法，其特征在于，t1≥t2+15秒。
5.根据权利要求1所述的方法，其特征在于，用于对所述第二光刻胶层进行显影的显影液，与所述第一光刻胶层不发生反应。
6.根据权利要求1所述的方法，其特征在于，所述在所述图形限制层的定义图形位置处沉积铟材料，形成铟柱焊点，包括：
采用蒸发方法在带有所述底切结构的第二光刻胶层上和暴露的衬底上沉积铟材料，在所述图形限制层的定义图形位置处形成所述铟柱焊点。
7.根据权利要求1所述的方法，其特征在于，所述将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述铟柱焊点的衬底，包括：
将沉积所述铟柱焊点的衬底置于胶剥离液中，在20～80℃的温度下，将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述铟柱焊点的衬底。
8.根据权利要求1所述的方法，其特征在于，所述刻蚀包括以下至少一种：物理刻蚀、化学刻蚀。
9.根据权利要求1所述的方法，其特征在于，所述第一光刻胶层为单层胶，或者，所述第一光刻胶层包括多层胶。
10.根据权利要求1所述的方法，其特征在于，所述第二光刻胶为反转胶或负胶。
11.根据权利要求1所述的方法，其特征在于，
所述第一烘烤为所述第一光刻胶层的软烘烤温度；
所述第二烘烤为所述第二光刻胶层的软烘烤温度；
所述第三烘烤为所述第二光刻胶层的前烘烤温度；
所述第四烘烤包括依次以所述第二光刻胶层的前烘烤温度和坚膜温度进行烘烤。
12.一种芯片衬底，其特征在于，所述芯片衬底上带有铟柱焊点，所述铟柱焊点是采用如权利要求1至11任一项所述方法制备得到的。
13.一种芯片，其特征在于，所述芯片的衬底上带有铟柱焊点，所述铟柱焊点是采用如权利要求1至11任一项所述方法制备得到的。
14.根据权利要求13所述的芯片，其特征在于，所述芯片为量子芯片。
15.一种焊点制备方法，其特征在于，所述方法包括：
在衬底上涂敷第一光刻胶层；
在所述第一光刻胶层上涂敷第二光刻胶层；
对所述第二光刻胶层进行欠曝光；
对经所述欠曝光后的所述第二光刻胶层进行显影和定影，以在所述第二光刻胶层上形成底切结构，所述衬底带有光刻胶结构；其中，所述光刻胶结构包括所述第一光刻胶层和带有所述底切结构的第二光刻胶层；
对带有光刻胶结构的所述衬底进行泛曝光；
在经所述泛曝光之后，刻蚀所述第一光刻胶层形成图形限制层；
在所述图形限制层的定义图形位置处沉积材料形成焊点；
将所述第一光刻胶层和所述第二光刻胶层从所述衬底上剥离，得到带有所述焊点的衬底。
CN202010624967.2A 2020-07-01 2020-07-01 铟柱焊点的制备方法、芯片衬底及芯片 Active CN112652540B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010624967.2A CN112652540B (zh) 2020-07-01 2020-07-01 铟柱焊点的制备方法、芯片衬底及芯片
KR1020217033721A KR102647346B1 (ko) 2020-07-01 2021-06-21 인듐 필러 솔더를 제조하기 위한 방법, 칩 기판 및 칩
EP21777190.6A EP3961680A4 (en) 2020-07-01 2021-06-21 METHOD OF MAKING INDIUM COLUMN SOLDER JOINT, CHIP SUBSTRATE AND CHIP
JP2021564107A JP7206422B2 (ja) 2020-07-01 2021-06-21 インジウムバンプはんだジョイントの準備方法、チップ基板及びチップ
PCT/CN2021/101257 WO2022001727A1 (zh) 2020-07-01 2021-06-21 铟柱焊点的制备方法、芯片衬底及芯片
US17/571,780 US11869861B2 (en) 2020-07-01 2022-01-10 Method for preparing indium pillar solder, chip substrate and chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010624967.2A CN112652540B (zh) 2020-07-01 2020-07-01 铟柱焊点的制备方法、芯片衬底及芯片

Publications (2)

Publication Number Publication Date
CN112652540A true CN112652540A (zh) 2021-04-13
CN112652540B CN112652540B (zh) 2022-04-22

Family

ID=75346678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010624967.2A Active CN112652540B (zh) 2020-07-01 2020-07-01 铟柱焊点的制备方法、芯片衬底及芯片

Country Status (6)

Country Link
US (1) US11869861B2 (zh)
EP (1) EP3961680A4 (zh)
JP (1) JP7206422B2 (zh)
KR (1) KR102647346B1 (zh)
CN (1) CN112652540B (zh)
WO (1) WO2022001727A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652522A (zh) * 2020-07-23 2021-04-13 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
WO2022001727A1 (zh) * 2020-07-01 2022-01-06 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
CN115036390A (zh) * 2022-04-24 2022-09-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 高宽比增大型焊点柱的制备方法、电子器件与红外探测器
CN115295713A (zh) * 2022-07-21 2022-11-04 合肥本源量子计算科技有限责任公司 图形化组件、结构和柱状阵列及其制作方法、应用
WO2023056701A1 (zh) * 2021-10-08 2023-04-13 腾讯科技（深圳）有限公司 量子比特组件、量子比特组件制备方法、芯片及设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117012708A (zh) * 2023-07-03 2023-11-07 北京智创芯源科技有限公司 一种铟柱的制备方法及红外探测器阵列互连电路
CN117872677A (zh) * 2024-03-12 2024-04-12 华中光电技术研究所(中国船舶集团有限公司第七一七研究所) 一种随机结构金属网栅电磁屏蔽薄膜的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124142A (ja) * 1998-10-15 2000-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体層の製造方法
CN1866472A (zh) * 2005-05-19 2006-11-22 中国科学院微电子研究所 高电子迁移率晶体管电路t型栅制作方法
CN101132034A (zh) * 2007-09-03 2008-02-27 中国电子科技集团公司第十三研究所 一种制备铟柱的方法
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
CN102136484A (zh) * 2010-11-26 2011-07-27 中国科学院上海技术物理研究所 一种用于红外焦平面倒焊互连的铟柱及其制备方法
CN103107252A (zh) * 2013-02-27 2013-05-15 中国科学院物理研究所 在AlGaInP基LED的GaP表面制备类球形结构的方法
CN103258719A (zh) * 2007-10-30 2013-08-21 Wj通信公司 使蚀刻底切最小化及提供清洁金属剥离的方法
CN103293850A (zh) * 2013-05-08 2013-09-11 中国电子科技集团公司第五十五研究所 一种应用于金属剥离的单层正性光刻胶光刻方法
CN105575892A (zh) * 2015-12-17 2016-05-11 武汉高芯科技有限公司 一种红外探测器铟柱的工艺方法
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091288A (en) * 1989-10-27 1992-02-25 Rockwell International Corporation Method of forming detector array contact bumps for improved lift off of excess metal
JP4135497B2 (ja) 2002-12-26 2008-08-20 株式会社日立製作所 データ再生方法及びデータ再生装置
JP2005236281A (ja) 2004-01-29 2005-09-02 Rohm & Haas Electronic Materials Llc Ｔ−ゲート形成
KR100699892B1 (ko) * 2006-01-20 2007-03-28 삼성전자주식회사 솔더접합신뢰도 개선을 위한 락킹 구조를 갖는 반도체 소자및 인쇄회로기판
JP2008060552A (ja) 2006-08-02 2008-03-13 Osaka Univ 電子回路装置とその製造方法
TWI527178B (zh) * 2010-12-15 2016-03-21 史達晶片有限公司 在無焊料遮罩的回焊期間的導電凸塊材料的自我局限的半導體裝置和方法
CN112652540B (zh) * 2020-07-01 2022-04-22 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000124142A (ja) * 1998-10-15 2000-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体層の製造方法
CN1866472A (zh) * 2005-05-19 2006-11-22 中国科学院微电子研究所 高电子迁移率晶体管电路t型栅制作方法
CN101330010A (zh) * 2007-06-20 2008-12-24 中国科学院微电子研究所 一种制作t型hbt发射极/hemt栅的方法
CN101132034A (zh) * 2007-09-03 2008-02-27 中国电子科技集团公司第十三研究所 一种制备铟柱的方法
CN103258719A (zh) * 2007-10-30 2013-08-21 Wj通信公司 使蚀刻底切最小化及提供清洁金属剥离的方法
CN102136484A (zh) * 2010-11-26 2011-07-27 中国科学院上海技术物理研究所 一种用于红外焦平面倒焊互连的铟柱及其制备方法
CN103107252A (zh) * 2013-02-27 2013-05-15 中国科学院物理研究所 在AlGaInP基LED的GaP表面制备类球形结构的方法
CN103293850A (zh) * 2013-05-08 2013-09-11 中国电子科技集团公司第五十五研究所 一种应用于金属剥离的单层正性光刻胶光刻方法
CN105575892A (zh) * 2015-12-17 2016-05-11 武汉高芯科技有限公司 一种红外探测器铟柱的工艺方法
CN107863291A (zh) * 2017-11-08 2018-03-30 西安电子科技大学 一种制作t型栅结构的电子束光刻方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022001727A1 (zh) * 2020-07-01 2022-01-06 腾讯科技（深圳）有限公司 铟柱焊点的制备方法、芯片衬底及芯片
US11869861B2 (en) 2020-07-01 2024-01-09 Tencent Technology (Shenzhen) Company Limited Method for preparing indium pillar solder, chip substrate and chip
CN112652522A (zh) * 2020-07-23 2021-04-13 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
WO2022017073A1 (zh) * 2020-07-23 2022-01-27 腾讯科技（深圳）有限公司 光刻胶结构、图形化沉积层和半导体芯片及其制作方法
WO2023056701A1 (zh) * 2021-10-08 2023-04-13 腾讯科技（深圳）有限公司 量子比特组件、量子比特组件制备方法、芯片及设备
EP4191693A4 (en) * 2021-10-08 2023-11-15 Tencent Technology (Shenzhen) Company Limited SET OF QUANTUM BITS, ASSOCIATED PREPARATION METHOD, CHIP AND DEVICE
US11917927B2 (en) 2021-10-08 2024-02-27 Tencent Technology (Shenzhen) Company Limited Qubit assembly, qubit assembly preparation method, chip, and device
CN115036390A (zh) * 2022-04-24 2022-09-09 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 高宽比增大型焊点柱的制备方法、电子器件与红外探测器
CN115036390B (zh) * 2022-04-24 2024-03-26 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 高宽比增大型焊点柱的制备方法、电子器件与红外探测器
CN115295713A (zh) * 2022-07-21 2022-11-04 合肥本源量子计算科技有限责任公司 图形化组件、结构和柱状阵列及其制作方法、应用

Also Published As

Publication number Publication date
KR20220004031A (ko) 2022-01-11
EP3961680A4 (en) 2022-07-20
US20220130784A1 (en) 2022-04-28
EP3961680A1 (en) 2022-03-02
WO2022001727A1 (zh) 2022-01-06
KR102647346B1 (ko) 2024-03-14
JP7206422B2 (ja) 2023-01-17
US11869861B2 (en) 2024-01-09
CN112652540B (zh) 2022-04-22
JP2022542531A (ja) 2022-10-05

Similar Documents

Publication Publication Date Title
CN112652540B (zh) 铟柱焊点的制备方法、芯片衬底及芯片
TWI721172B (zh) 用於使用光可成像層之半導體封裝體的系統與方法
CN107068692B (zh) 显示装置、阵列基板及其制造方法
US20220037148A1 (en) Photoresist structure, patterned deposition layer, semiconductor chip and manufacturing method thereof
CN108269736B (zh) 通过光阻剥离实现电极层图案化的方法
TWI487443B (zh) 基板結構的製造方法及以此方法製造的基板結構
CN107275195B (zh) 膜层图案化方法、阵列基板及其制作方法
US10578927B2 (en) Method for manufacturing spacers and method for manufacturing display substrate
CN112103241B (zh) 空气桥制作方法、空气桥及电子设备
US11569275B2 (en) Array substrate, method for preparing the same, and display device
JP2002076575A (ja) 半導体装置用基板の製造方法
EP4030468B1 (en) Method for manufacturing air bridge
CN110211873B (zh) 一种低线宽半导体器件制作方法及半导体器件
WO1989002652A1 (en) Processes for preparing t-gate and transistor, and t-gate and transistor fabricated thereby
JP2002025935A (ja) 導体部材形成方法、パターン形成方法
EP0504759A1 (en) Photoresist pattern-forming process suitable for integrated circuit production
CN116744564A (zh) 使用极薄光阻的电路基板全板镀铜减除法制程
JPS6276724A (ja) 有機薄膜熱処理方法
CN117111420A (zh) 一种用于制备金属凸点的双层正性光刻胶剥离方法
CN112713084A (zh) 一种半导体结构的制造方法
TW529068B (en) Package method of manufacturing electronic chip element on wafer
CN117915756A (zh) 一种沉淀金属薄膜的方法及量子芯片
JPH05129653A (ja) 光半導体装置用基板へのレンズ加工方法
JPH03236216A (ja) 半導体装置の製造方法
JPS63160250A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40042596

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant