JPH0461178A - ジョセフソン集積回路の作製方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、ジョセフソン接合とその集積（υｌ路、及び
当該ジョセフソン接合の作製方法に関し、特に、基板上
における寿位のジョセフソン接合自体を微小化するに伴
い、その配線層までもか微細化することによる電流客玉
の低下を抑えるための改良に関孝−る。

［従来の技術］ 一列の超電導線路の間にトンネル障壁層て代表される障
壁層を挟んで構成されるジョセフソン接合自体は周知で
あるが、半導体デバイス系の集積回路におけると同様、
個々のジョセフソン接合自体の小型化、すなわち基板上
における課位のジョセフソン接合の占める面積の微小化
は、高速性能追及のため、将来もおそらくは留まること
のない要求となろうし、現にこれまでにも、その種の研
究、開発は多々なされてきた。

そうした中にあって、例えば矩形パタンのジョセフソン
接合を作製する場合、利用するりソグラフィ技術自体は
公知既存のものであっても、それまでの寸法限界とされ
ていた壁を破るに効果的な一手法として、特開昭６１−
１９８６９３号公報にて本出願人がすでに開示した手法
がある。

これは、矩形のジョセフソン接合を構成する一対の上下
電極を、それぞれ矩形のマスク・パタンで直接にバター
ニングするのではなく、まずは下部ｔ８ｉとなる超電導
線路を幅Ｗ、で任意長さの線状パタンに形成した後、そ
の」にトンネル障壁層を挟んで堆積される上部電極も、
同様に幅Ｗ２て任意長さの線状パタンに形成し、ただし
、下部電極パタンと交差する（一般には直交する）よう
に配置することで、それら交差部分の矩形パタンを実効
的なジョセフソン接合領域とするものである。

したがって、簡単のために上下の各電極パタンの交差関
係を直交関係とすると、上記のようにして構成された単
位のジョセフソン接合としての面積部分は、幅Ｗ、によ
り縦寸法が規定され、幅ｗ２により横寸法が規定された
矩形パタンどなり、さらに−成約に、上記雨月法Ｗ＋、
Ｌが共に等しく、Ｗ、＝Ｗ２＝Ｗ０ であるならば、作製されるジョセフソン接合は、辺が寸
法Ｗｏの正方形となる。

しかるに、一般には上記のような一辺の幅寸法がＷｏの
正方形パタンを形成する場合、ジョセフソン回路系の構
築に限らず、半導体回路系の構築においても、上記のよ
うな二重手間を掛けず、マスク・パタン自体に当該正方
形パタンを載せ、−度のエツチング工程でそうしたパタ
ン形状を基板ｌ−に作製するのが普通である。

にもかかわらず、上記公報開示の発明では、そうした正
方形マスク・パタンを用いずに、あえ′Ｃ線状のマスク
・パタンを二回用い、これらを交差させることで、当該
交差部分に最絵的に正方形のパタンを得ていることにな
るが、わざわざそのようにした理由は、次のように説明
することかできる。

当該公報に係る発明の出願当時の技術レベルでは、リソ
グラフィ技術における露光」程に紫外線を用いる装置し
か実用化されておらず、電子線やＸ線利用技術は未だ開
発段階であったが、当該紫外線露光による場合、正方形
のマスク・パタンを用いてのエツチングにより最終的に
形成される正方形パタンの構造体の平面的な寸法限界は
、当該正方形の一辺の長さＷ。にし・ておおよそ２μｍ
程度であった。

これに対し、全く同様の手順に従っても、長さのある線
状マスク・パタンに従ってエツチング形成さねた線状パ
タンの構造体の方が、その幅に関しては精度が高く、実
際士、１μｍ程度までの分解能が得られていた。

そのため、相対的に精度の高い線状パタンで１干の電極
をそれぞれ幅Ｗｏで仔息必要な長さの線状パタンに形成
し、ただしそれらを交差させるようにすれば、当該交差
部分に得られるジョセフソン接合は、正方形パタンであ
るのに、その−辺の長さＷ。が、それまでの司法限界２
μｍを十′回り、１μｍ程度にまで、縮小化されたもの
となり得る。

また、正方形のマスク・パタンを用いてのエツチングで
は、作製された正方形パタンの構造体の各角部に丸みが
イ」キやすく、エツチングされた側壁も斜めになり易い
が、線状のマスク・パタンを用いてのエツチングではそ
のような傾向が少ないため、−枚の基板上に多数のジョ
セフソン接合を作製する場合、上記公報開示の技術に従
って作製された個々のジョセフソン接合同志の幾何的形
状のばら例きは小さくなり、ひいては各ジョセフソン接
合の特性上のばら付きも小さくなる。

［発明が解決しようとする課題］ 上記したように、上下電極パタンを互いニ交差する各線
状パタンに形成するという従来法は、当時提供されてい
た紫外線露光装置を用いるリングラフィにおいて有利に
機能し、得られる正方形パタンとしても、それまでの最
小２μ０角程度のものを１μｍ角程度にまで、縮小化す
るに成功した。

そしてまた、その後の露光技術の進歩に従い、電子線露
光、Ｘ線露光等、より波長の短い露光波の使用が可能と
なり、各種パタンの微細化も大いに促進されるようにな
ってきた事情の下においても、上記公報開示の手法はな
お有効であり、そういった露光装置を利用するにしろ、
矩形マスク・パタンによって直接に矩形パタンの構造体
を作製する場合に比せば、さらにその分解能を高めるこ
とができ、実際にも既述した線状パタンの幅ｗ１゜ｗ２
等は、サブ・ミクロン・オーダにまで、追い込めるよう
になってきた。

しかし、ここまでジョセフソン接合の微細化が進んでく
ると、今度は電流容量という問題が生じてきた。

例えばジョセフソン接合の上下電極を構成する超電導線
路パタンに５００ｎｍ厚のニオブを用いた場合、その幅
が１０μｍ程度あれば、常用で１０＋ｎＡ位は流すこと
かできる。これは電流密度にして２　ｘ　１０５Ａ、／
ｃｍ２程度であるから、回路設計をするにもかなり自由
度の高い十分な値である。

ところが、露光技術、リソグラフィ技術の進歩と、上記
のような線状パタンの交差配置という工夫により、電極
線幅が０．１μｍ程度にまで微細化してくると、流せる
電流はたかだか１００μ八位史でとなってしまう。これ
はもう、熱雑音の影響の出る値であり、回路設計も殆ど
不能に近い程、困難になる。もちろん、これ以上の電流
を流せは、ジョセフソン接合の上下電極としての超電導
性が破れてしまう。

本発明はこの点に鑑みて成されたもので、極めて微細な
ジョセフソン接合を作製するにしても、電流容量の制約
を緩和し、回路設計可能な程度の電流を流し得るように
ぜんとするものである。

［課題を解決するための１段］ 本発明は上記目的を達成するために、 第一の幅を有し第一のめ向に伸びる第一の線状パタン部
分をイｆする１部電極と； 第二の幅を有し手記第　のブＪ向とは！！：、なる第の
方向に伸びる第一の線状パタン部分をイボする１−部電
極と； それら第一、第二の各線状パタン部分同志の交差部分に
より、実効面積領域が規定されるジョセフソン障壁層と
： 上部電極の表面士に電気的に接触し、上部電極よりも幅
が広く、上部電極を外部回路に電気的に接続する広幅配
線層と をイ〕して成るジョセフソン接合を提案する。

本発明はまた、このような定義によるジョセフソン接合
を複数個、同−基板上に有するジョセフソン集積回路も
提案し、さらに、上記のような構成要件群から成るジョ
セフソン接合を作製するに好適な方法として、次のよう
な工程群を含むジ刊セフソン接合作製ブＪ−？去も提案
する。

まず第一の］稈とし・て、基板上に、第一の起電導体層
、ジョセフソン接合の障９層どして機能し得る障壁形成
用材料層、そして第“の超電導体層を順に積層し７、第
一の積層構造を形成する。

第二の工程として、第一の超電導体層の１面に第一の幅
で第一の方向に伸びる第一の線状レジスト・パタンを形
成し、上記しまた第一の積層構造に対して第一の超電導
体層の厚味の途中まて、または基板表面に至るまてエツ
チングを杓ない、障壁形成用オイ料層と第二の超電導体
層とをそれそｊ第一の幅で第一の方向に伸ひる第一の線
状パタンに形成すると共に、第一の超電導体層の厚味の
途中から、■の部分またはその厚味の全てに亙り、第の
幅で第　の方向に伸びる第一の線状パタン部分を形成す
る。

第三の］工程では、第一の線状レジスト・パタンを除去
することにより、上記第二の工程を経た結果、第一の線
状パタンになっている第二の超電導体層の上面か露呈し
、他の領域は絶縁膜で覆われた構造を形成し、さらにこ
の絶縁膜の十に第二の起電導体層に電気的に接触する第
二Ｉの超電導体層を形成して第二の積層構造を得る。

第四の１−程では、第三の超電導体層の上に第一の線状
パタンにな一部でいる第二超電導体層とは交差する第：
二の方向に伸び、第二の幅を有する第一の線状レジスト
・パタンを形成する。

その土で、第五の工程では、この第二の線状レジスト・
パタンを利用して第一の超電導体層の厚味の途中まで上
記した第二の積層構造のエツチングを行ない、第一の線
状パタンになっていた第二の超電導体層と障壁形成用材
料層とを、そねぞれ、第一の線状パタンと第二のレジス
ト・パタンの交差する部分の面積に対応した面積を不す
る平面形状に作製し、ｆｌｉ壁形成用材料層の当該面積
部分をジョセフソン障壁層としての実効面積領域とする
と共に、最終的に上部電極の一部となる第三の超電導体
層を第二の幅を有し第二の方向に伸びる第二の線状パタ
ン部分に形成する。

続く第六の工程では、第二の線状レジスト・パタンを除
去した後、第二の線状パタン部分となっている第三ｆの
超電導体層の上面を露呈させながら他の領域Ｉ−に絶縁
膜を形成し、さらにその絶縁膜トに第三の超電導体層に
電気的に接触する第四の超電導体層を形成する。

そして、第七の工程で、第四の超電導体層の上に、作製
されるべきジョセフソン接合の一１〜部電極を外部１月
１路に接続する配線層として必要な広幅パタンの第五の
レジスト・パタンを形成し、この第三のレジスト・パタ
ンを用いて第四の超電導体層をエツチングすることによ
り、広幅配線層を得る。

［作　　用］ 本発明のジョセフソン接合では、結局、ジョセフソン接
合の上下；棒が、少なくともその一部または全部にそね
ぞね第一、第二の幅の線状パタン部分を有し、かつ、そ
うした第一、第二の線状パタン部分の互いの交差により
規定される面積部分にて、ジョセフソン接合の実効的な
障壁層領域が規定されるので、例えば矩形のマスク・パ
タンを用いてのリングラフィにより矩形のジョセフソン
接合領域を直接に形成する場合に比Ｉ、・、す′ひ４゛
述べた理由により、より小型で幾何形状の精度も高く、
ひいては電気的特＋ｔの均質なンー（セフソ、）接合を
得ることができる。

第一の線状パタンと第一の線状パタンとの交差関係は直
交関係に限定せれず、斜めてあ・りてち良く、その場合
には菱形ないし平１−ｊ四辺形形状のジョセフソン接合
を高い精度で形成することができるが、やはり一般的な
のは、両線状パタンを直交させて矩形パタンのジョセフ
ソン接合を形成することであり、さらに第、−１第二の
線状パタンに″。

関するそれぞれ第一、第二の幅を共に等しく４−れば、
正方形パタンのジョセフソン接合が形成される。

いずれにしろ、本発明によると、このように微細なジョ
セフソン接合（ないしはジョセフソン接合として働く実
効面積領域）を精度良く微細に形成できるに加え、上部
電極には、当該上部電極を外部回路に電気的に接続する
広幅配線層が電気的に接触し”Ｃいるので、上部電極自
体が微細になつでも、広幅配線層の右イ１の故Ｌ′、流
し得る電流は多く採ることがてき、回路党則の自由度も
出る。

また、本発明の作製ツノ法は、上記したような構成と作
用を有づる本発明のジ」セ゛ノソ、ソ接白・を作製する
に好適な一手法となり、リソグフフィ技術自体には公知
既存のものを援用することかＣき５にもかかわらず、当
該公知既存のリングζノノイ技術により四辺が閉じられ
た平面形状のバタ゛、・を−７回のエツチング工程で直
接Ｖ形成する場合に比し・、−４−回の線状パタンの形
成を行なってはいるが、そねにより最終的に得られるジ
ョセフソン接合の占イＪ面積ないしはその実効面積領域
の縮小化を高い司法精度で実現する・＝とが７Ｘ′きる
。

また、当該ジョセフソン接合に流し得る電流容量を決定
する広幅配線層は、最後の工程で上部電極の一部方であ
る第一の線状パタン部分上に電気的に接触するように作
製するので、必要な電流容量の変更に伴う広幅配線層の
当該幅の変更や、配線【／イアウドの変更等にも、直ち
に、か一つ簡↑に対応することかできる。

［実　施　例］ 第１図には、本発明に従って作製された　実施例としＣ
の午、位のジョセフソン接合ＪＪが示され”Ｃいる。

しかし２、このジョセフソン接合ＪＪをその構造に関し
て説明するには、むしろ、本発明のジョセフソン接合作
製方法の−・実施例に関し、その］゛稈を追って説明し
た方が理解し易い。最終的に作製されたジョセフソン接
合が第１図示の構造となるからである。

そこで、この方針に従い、まずは第２図から第１７図ま
でに即し、上記した第１図示構造のジョセフソン接合Ｊ
Ｊを作製するに好適な本発明作製方法の一実施例につき
、その工程順に説明する。なお、各図において、（Ａ）
図はその工程までにて作製された構造体の側面図であり
、（Ｂ）図は平面図である。

まず最初の工程では、第２図に示されているように、基
板１上に、第一の超電導体層２、ジョセフソン接合の障
壁層として機能し得る障壁形成用材料層３、そして第一
の超電導体層４を順に積層する。こ」１ら基板１上の積
層構造（２、３、４）を第一の積層構造と呼ぶ。

第一の積層構造の最上層である第二超電導体層４の上面
に適当なるレジスト層を付し、公知既。

存のりソグラフィ技術を利用して第３図に示されるパタ
ンのレジスト層７１を形成し、これをエツチング・マス
クとしてエツチングをｔ）ない、基板１の両縁部分を所
定の幅に互って露出さモる。

その結果が第４図に示されているが、このようにし°て
、エツチングされた第一超電導体層２の幅か、将来、ジ
ョセフソン接合としで完成されたとき、必要に応じて下
部電極に備えられる広幅部分の幅となる。

レジス（・・パタン７１を除去した後、次に第５図に示
されているように、第二の超電導体層４の上面に第一の
幅Ｗ１で第一の方向に伸びる第一の線状レジスト・パタ
ン７２を形成する。

そして今度は、第６図に示されているように、この第一
の線状レジスト・パタン７２をエッチング・マスクとし
て用い、上記した第一・の積層構造（２、３、４）に対
し、第一の超電導体層２の厚味の途中まで、再度、エツ
チングを施し、これにより、障壁形成用材料層３と第二
の超電導体層４とをそれぞれ第一の幅Ｗ、で第一の方向
に伸びる第一の線状パタン３１．．４１に形成すると共
に、第一の超電導体層２の厚味の途中から土の部分２１
を第の幅Ｗ＋で第−一部の方向に伸びる第一の線状パタ
ン部分２１とする。換言すれば、基板１の上面から当該
厚味の途中までの第一超電導体層２の部分２２は、すで
に述べたように、将来、ジョセフソン接合を完成したと
きの下部電極広幅部分２２となる。

なお１．レジスト・パタン７２の幅１と、これを用いて
エツチングされた結果の構造物、例えば第一の線状パタ
ン部分２１の幅とは、厳密にはいくらか異なることが多
いが、その差は設計的に把握でき、本発明の詳細な説明
には影響がないので、これについては無視して説明する
。

次に、第７図に示されているように、前工程で用いたレ
ジスト・パタン７２もそのまま覆うようにし７て全領域
１−に絶縁膜６を堆積さセた後、例えば１１機溶媒に浸
し、いわゆるリフト・オフ法によっ”Ｃ不要な１ノジス
ト・パタン７２とその−１の絶縁膜６０部分を除去する
。

その結果は第８図に示さ」］でおり、これに°よって第
一０幅ｗ１の線状パタンとなっている第　の超電導体層
４１の上面露呈領域を除き、全領域−１に絶縁膜６が形
成された構造を得ることができる。

そこで、必要に応じ、表面清浄化のため、適当な深さ分
の表面エツチングを施した後、第９図に小されているよ
うに、当該絶縁膜６の全面上に第三の超電導体層堆積さ
せる。当然、この第三モの超電導体層５は、絶縁膜表面
にその表面を露呈し２ている第、超電導体層部分４１に
電気的に接触する。

この第９図示の構造体を便宜上、第一の積層構造とする
。

第三の超電導体層５の土には、第１０図に示されている
ように、先の工程で用いた第一の線状レジスト・パタン
７２（シたがって第一線状パタンになっている第二超電
導体層４１）とは交差する第二の方向、特にこの実施例
では回文する方向に、第一の幅ｗ２を有する第二の線状
レジスト・パタン７３を形成する。

次いでこのレジスト・パタン７３をエツチング・マスク
として用い、第１１図に示されているように、絶縁膜６
の表面にまでエツチングを進めることで第二の超電導体
層５を第二の方向に伸びる第二の幅ｗ２の線状パタン部
分５１に形成し、さらに弓続き、それぞれ第一の線状パ
タンになっている第二超電導体層４１．障壁形成用材料
層３１．第−ａ電導体層の第一線状パタン部分２１を、
当該第一超電導体層の第一線状パタン部分２１の厚味の
途中までエツチングする。

これにより、第１２図に示されているように、前工程ま
では第一の線状パタンになっていた第一の超電導体層４
１と障壁形成用材料層３１は、それぞれ、第一〇幅Ｗ、
と第二の幅ｗ２により確定された面積を有する平面形状
部分４２　、３２に作製される。この平面形状ないしこ
の実施例の場合のほぼ正方形形状は、第１２図中、特に
その（Ｂ）図中に模式的にヂエック扱様を付した領域Ａ
、で示されているが、この部分の面積領域が障壁形成用
材料層にあって最終的にジョセフソン障壁層として働く
実効面積領域を確定し、ひいては全体としてのジョセフ
ソン接合ＪＪにおける実効動作領域を確定する領域とな
る。またこのとぎ、絶縁膜６も途中までエツチングされ
、第二線状パタン部分となっている第三超電導体層５１
の下の部分６１は残される。

その後は、リフト・オフ法等を援用して第二の線状レジ
スト・パタン７３を除去した後、第１３図に示されてい
るように、ジョセフソン接合Ｊ、ｌの、■二部電極の一
部であって第二の線状パタン部分を構成する第三の超電
導体層５１の上面を露呈させながら、他の領域は絶縁膜
６２で覆われた状態にし、次いで第１４図に示されてい
るように、それらの上の全面に亙り、第三の超電導体層
５１に電気的に接触する第四の超電導体層８を形成する
。

第１５図に示される工程では、第四の超電導体層８の上
に第三のレジスト・パタン７４を形成し、これをエツチ
ング・マスクとして第四の超電導体層８をエツチングす
ることにより、第１６図に示されるように、部分４２　
、５１から成るジョセフソン接合上部電極４０を外部回
路に接続するための広幅配線層８１が得られる。

もちろん、その後、必要に応じて第１７図に示されるよ
うに、広幅配線層８１の上のレジスト７４は除去して良
いが、上記のようにして作製される本発明のジョセフソ
ン接合ＪＪでは、広幅配線層８１の幅や配線経路パタン
を任意に採ることができるので、実効的なジョセフソン
障壁層領域は微細であっても、電流容量は相当任意に大
きく採ることかできる。

第１図は、このような第２〜１７図に示される工程に従
って作製されたジョセフソン接合ＪＪの構造を示してい
るが、基板１の上には第一の超電導体層２を出発層とし
て作製された下部室８ｉ２０があり、これは広幅部分２
２とその上の第一線状パタン部分２１とから構成されて
いる。第一線状パタン部分２１は、既述の通り、第一の
幅Ｗ、を持ち、第一の方向に伸びている。

下部電極２０の第一線状パタン部分２１は、先の第１１
図示の状態から第１２図示の状態に至るエツチング工程
により、はぼ矩形にエツチングされた領域も有するが、
その土には当該工程でその実効面積領域が規定され、ひ
いてはジョセフソン接合としての実効動作領域も確定す
る矩形パタンのジョセフソン障壁層３２があり、さらに
その」二には、第二の超電導体層４から形成された矩形
パタン部分４２と、第三の超電導体層５から形成され、
第二の幅Ｗ２で第二の方向に伸びる第二線状パタン部分
５１とから成るジョセフソン接合としての上部電極４０
がある。

換言すれば、この上部電極４０が、少なくともその一部
に第二の幅Ｗ２で上記した第一の方向とは交差（この実
施例では直交）する第二の方向に伸びる第二の線状パタ
ン部分５１を有していることになり、かつ、それにより
、少なくともその一部に第一の線状パタン部分２１を持
つ下部電極２ｏとの間で、当該第一線状パタン部分２１
との交差領域にジョセフソン接合としての実効動作領域
を確定するものとなっている。

そして、上部電極４０には、本発明により加えられた広
幅配線層８１が電気的に接触しており、寸法Ｗ、　、　
Ｗ、により微細面積領域に規定されたジョセフソン障壁
層３２に対しても、かなり多くの電流を流すことができ
る。

なお、広幅配線層８１の下には、ジョセフソン接合ＪＪ
を構成する部材のない所に、抵抗要素等、種々の回路部
材を形成できるので、当該配線層８１が広幅であるがた
めに直接かつ大幅に集積密度を低下させるということは
、実際の設計下ではほとんどない。有効利用が可能であ
る。

第１８図に示されるジョセフソン接合ＪＪは、本発明の
他の実施例であって、先の工程群中、第５図から第６図
に掛けて示されたエツチング工程において、基板表面に
までエツチングを行なった結果、作製されたものである
。他の工程は全く同様であって良いが、上記変更の結果
、最終的に得られた構造として、第１図示の実施例構造
と異なる所は、下部電極２０が主として第一の幅Ｗ、の
第一の線状パタン部分２１のみから構成されていること
、すなわち、第１図示実施例中に見られるような下部電
極２０に関する広幅部分２２がないことである。

これは、基板１に良好な電気伝導性が見込まれる場合、
あるいは基板１上に図示されていないがグラウンド・ブ
レーンが設けられている場合に有効で、特に下部電極側
に広幅部分を設けずとも、この下部電極側での電流容量
を十分に見込める場合に好んで採用できる。他の構造部
分については、この第１８図示のジョセフソン接合ＪＪ
でも第１図示のジョセフソン接合ＪＪと同様であって良
いので説明は省略する。

なお、上記した実施例では、第一、第二の線状パタンに
関するそれぞれの幅１．Ｗ２をほぼ同一寸法、すなわち
、ｗ、＝ｗ２＝ｗｏであるかのように図示しているが、
これは限定的なことではなく、ジョセフソン障壁層の実
効面積領域ないしジョセフソン接合としての実効動作領
域は、上記のような辺の寸法Ｗ０の正方形形状に限らず
、縦横寸法の一方がｗｌ、他方がＷ２の長方形形状であ
っても良いし、またそもそも、第一線状パタンと第二線
状パタンとか交差すれば良く、直交することが普通では
あっても必三頁ではない。

例λば、斜めに同一の幅Ｊ　＝　Ｗ２　＝　Ｗｏの第一
、第一線状パタンを交差させねば、当該交差領域で定義
される実効面積領域は菱形となるし、第一、第二線状バ
々ンのそわぞれの幅Ｗ、　、　Ｗ２が異なるならば平行
四辺形形状となる。いずれの場僑にも本発明はイ］効に
適用可能である。また、採用可能なりソグラフィ技術の
選択範囲も広く、特に特定されるいわれはない。

［効　　果］ 本発明によると、矩形、菱形、平行四辺形等、いずれに
し・ても四辺がそれぞれ短い寸法の平面形状を持つパタ
ンとしてジョセフソン接合の実効４１作領域を規定する
場合、既存のりソグラフィ技術を利用してもなお、その
寸法限界をざらに赳λ、より微細化することができ、か
つ、高い」法精度を保証することかできる。

したかって、多数のジョセフソン接合を同一の基根１．
に集積したジョセフソン接合集積回路を構築する場合、
集積密度を太いに高めるごともでき、ひいでは名ジョセ
フソン接合の特性のばら伺きを小ざな範囲内に抑えるこ
とが可能となる。

さらに、そのような微細化を計シでも、従来におけるよ
うに、電流容量が大幅に低減して回路設計自体に支障が
生ずるようなこともなく、広幅配線層の幅に応じ、必要
な電流容量を確保することができる。

配線レイアウトに関しても、実質的にシー（セフソン接
合構造の最十層に位置する広幅配線層をごツチング形成
する際のマスク・パタンの如何により、相当に任息な配
線パタンを得ることができるし、配線レイアウトの変更
に対しても、当該広幅配線層形成用のマスク・パタンの
変更により、直ちに対応するごとかできる。

製造７＋法としても、−遍に矩形パタンを形成する場合
に比せば工程数は多くなるが、上記のようにぞねに見合
った効果はＦ分得られる。

【図面の簡単な説明】

第１図は本発明に従って作製された一実施例としてのジ
ョセフソン接合の概略構成図。 第２図から第１７図までの各図は、第１図示実施例のジ
ョセフソン接合を作製する方法に関しての各工程に関す
る説明図１ 第１８図は、本発明により作製されたジョセフソン接合
の他の実施例の概略構成図。 である。 １・・・基　板、　　　　　２・・・第一超電導体層、
３・・・障壁形成用材料層、４・・・第二超電導体層。 ５・・・第三超電導体層、　　６・・・絶縁膜。 ８・・・第四超電導体層、　　２０・・・上部電極。 ２１・・・下部電極第一線状パタン部分。 ３２ジヨセフソン障壁層、４０・・・上部電極。 ５１・・・上部電極第二線状パタン部分。 ８１・・・広幅配線層。 第１図 第１８図 １゛ 相木　寛 第５図 １ノー−

Claims (3)

【特許請求の範囲】
1. （１）第一の幅を有し第一の方向に伸びる第一の線状パ
   タン部分を有する下部電極と； 第二の幅を有し上記第一の方向とは異なる第二の方向に
   伸びる第二の線状パタン部分を有する上部電極と； 上記第一、第二の各線状パタン部分同志の交差部分によ
   り、実効面積領域が規定されるジョセフソン障壁層と； 上記上部電極の表面上に電気的に接触し、該上部電極よ
   りも幅が広く、該上部電極を外部回路に電気的に接続す
   る広幅配線層と； を有して成るジョセフソン接合。
2. （２）同一の基板上に上記ジョセフソン接合を複数個有
   する請求項１に記載のジョセフソン接合の集積回路。
3. （３）基板上に、第一の超電導体層、ジョセフソン障壁
   層として機能し得る障壁形成用材料層、そして第二の超
   電導体層を順に積層し、第一の積層構造を形成する工程
   と； 上記第二の超電導体層の上面に第一の幅で第一の方向に
   伸びる第一の線状レジスト・パタンを形成し、上記第一
   の積層構造に対して上記第一の超電導体層の厚味の途中
   まで、または上記基板表面に至るまでエッチングを行な
   い、上記障壁形成用材料層と上記第二の超電導体層とを
   それぞれ上記第一の幅で上記第一の方向に伸びる第一の
   線状パタンに形成すると共に、上記第一の超電導体層の
   上記厚味の途中から上の部分またはその厚味の全てに亙
   り、上記第一の幅で上記第一の方向に伸びる第一の線状
   パタン部分を形成する工程と； 上記第一の線状レジスト・パタンを除去することにより
   、上記第一の線状パタンになっている上記第二の超電導
   体層の上面が露呈し、他の領域は絶縁膜で覆われた構造
   を形成し、さらにこの絶縁膜の上に上記第二の超電導体
   層に電気的に接触する第三の超電導体層を形成して第二
   の積層構造を得る工程と； 該第三の超電導体層の上に上記第一の線状パタンになっ
   ている上記第二超電導体層とは交差する第二の方向に伸
   び、第二の幅を有する第二の線状レジスト・パタンを形
   成する工程と；該第二の線状レジスト・パタンを利用し
   て上記第一の超電導体層の厚味の途中まで上記第二の積
   層構造のエッチングを行ない、上記第一の線状パタンに
   なっていた上記第二の超電導体層と上記障壁形成用材料
   層とを、それぞれ、上記第一の線状パタンと上記第二の
   レジスト・パタンの交差する部分の面積に対応した面積
   を有する平面形状に作製し、上記障壁形成用材料層の該
   面積部分をジョセフソン障壁層としての実効面積領域と
   すると共に、上記第三の超電導体層を上記第二の幅を有
   し上記第二の方向に伸びる第二の線状パタン部分に形成
   する工程と； 上記第二の線状レジスト・パタンを除去した後、上記第
   二の線状パタン部分となつている上記第三の超電導体層
   の上面を露呈させながら他の領域上に絶縁膜を形成し、
   さらにその絶縁膜上に上記第三の超電導体層に電気的に
   接触する第四の超電導体層を形成する工程と； 該第四の超電導体層の上に、作製されるべきジョセフソ
   ン接合の上部電極を外部回路に接続する配線層として必
   要な広幅パタンの第三のレジスト・パタンを形成し、こ
   の第三のレジスト・パタンを用いて上記第四の超電導体
   層をエッチングし、広幅配線層を得る工程と； を含んで成るジョセフソン接合の作製方法。