JPS61268083A - ジヨセフソン接合装置の製造方法 - Google Patents
ジヨセフソン接合装置の製造方法Info
- Publication number
- JPS61268083A JPS61268083A JP60003362A JP336285A JPS61268083A JP S61268083 A JPS61268083 A JP S61268083A JP 60003362 A JP60003362 A JP 60003362A JP 336285 A JP336285 A JP 336285A JP S61268083 A JPS61268083 A JP S61268083A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist pattern
- section
- etching
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は極低温において動作する、超電導材料を用いて
構成されるジョセフソン接合装置の製造方法に係り、特
に計算機回路において高速のスイッチング動作を可能な
らしめる微細なジョセフソン接合装置の製造方法に関す
るものである。
構成されるジョセフソン接合装置の製造方法に係り、特
に計算機回路において高速のスイッチング動作を可能な
らしめる微細なジョセフソン接合装置の製造方法に関す
るものである。
従来のＮｂ系ジョセフソン接合装置のパターン形成方法
について、たとえば下部電極および上部電極をＮｂとす
るジョセフソン接合においては。
について、たとえば下部電極および上部電極をＮｂとす
るジョセフソン接合においては。
下部電極、トンネル障壁層および上部電極を連続的にエ
ツチングし、接合以外の部分をＮｂ膜の陽極酸化によっ
て絶縁物化する方法が用いられて来た（ Ｍ 、Ｇｕｒ
ｖｉｔｃｈ他ｔ Ｉ Ｅ Ｅ Ｅ Ｔｒａｎｓ、 Ｍａ
ｇ。
ツチングし、接合以外の部分をＮｂ膜の陽極酸化によっ
て絶縁物化する方法が用いられて来た（ Ｍ 、Ｇｕｒ
ｖｉｔｃｈ他ｔ Ｉ Ｅ Ｅ Ｅ Ｔｒａｎｓ、 Ｍａ
ｇ。
ＭＡＧ−１９，７９１，１９８３年による）、この方法
によれば、パターン形成工程が途中に介在することなく
、接合を形成できるので、高品質の。
によれば、パターン形成工程が途中に介在することなく
、接合を形成できるので、高品質の。
すなわちリーク電流の少ないジョセフソン接合を得られ
るという特徴があった。しかしながら、このパターン形
成方法においては、接合寸法および寸法の再現性に限界
があった。
るという特徴があった。しかしながら、このパターン形
成方法においては、接合寸法および寸法の再現性に限界
があった。
本発明の目的は、ＮｂあるいはＮｂを構成元素として含
む超電導材料を用いたジョセフソン接合装置において、
接合寸法の微小化および接合寸法の再現性をはかり得る
製造方法を提供することにある。
む超電導材料を用いたジョセフソン接合装置において、
接合寸法の微小化および接合寸法の再現性をはかり得る
製造方法を提供することにある。
本発明、においては上記目的を達成するために、下部電
極、トンネル障壁層および上部電極を連続的に形成した
あとのパターン形成工程において以下の方法を用いるこ
とにより、接合寸法の微細化をはかった。すなわち、所
望の接合部分を含んだ細長い矩形状のレジストパターン
を形成し、エツチング法により、レジストパターン以外
の部分における少なくとも上部電極膜を完全に除去する
。
極、トンネル障壁層および上部電極を連続的に形成した
あとのパターン形成工程において以下の方法を用いるこ
とにより、接合寸法の微細化をはかった。すなわち、所
望の接合部分を含んだ細長い矩形状のレジストパターン
を形成し、エツチング法により、レジストパターン以外
の部分における少なくとも上部電極膜を完全に除去する
。
つぎにエツチングされた部分をＳｉＯなどの絶縁物によ
って埋戻す、つぎに最初の矩形状パターンと交差する位
置に再び所望の接合部分を含んだ細長い矩形状のレジス
トパターンを形成する。レジスト膜で覆われない部分の
エツチングを行う、エツチング工程後、レジストパター
ン以外の部分をＳｉＯなどの絶縁物によって埋戻す、レ
ジストパターン形成後、接合につながる配線膜を形成す
れば、接合が完成する。
って埋戻す、つぎに最初の矩形状パターンと交差する位
置に再び所望の接合部分を含んだ細長い矩形状のレジス
トパターンを形成する。レジスト膜で覆われない部分の
エツチングを行う、エツチング工程後、レジストパター
ン以外の部分をＳｉＯなどの絶縁物によって埋戻す、レ
ジストパターン形成後、接合につながる配線膜を形成す
れば、接合が完成する。
尚、絶縁膜は任意の材料で良いが、ＡＱあるいはＡＱを
構成元素として含む任意の材料（例えば／１ｍ２０．等
）の絶縁物を用いれば絶縁膜の膜厚を所望の厚さとする
ことができる。すなわち、レジスト膜で覆われない部分
のエツチングを、ＣＦ、ガスを用いたプラズマエツチン
グで行う場合、ＮｂあるいはＮｂ化合物のエツチングは
進行するが、ＡＱを成分として含む材料のエツチングは
全く進まない、従って、２回目のエツチング段階におい
てエツチングされるのは、１回目のレジストパターンに
おける。接合以外の部分である。よって、−回目の埋戻
しで形成された絶縁膜は変化しないので２回目の埋戻し
際には、絶縁膜の厚さの制御が容易となる。また、絶縁
膜がＡＱを構成元素として含む材料以外の場合は１表面
層をＡＱあるいはＡＱを構成元素として含む任意の材料
によって覆っても同様である。
構成元素として含む任意の材料（例えば／１ｍ２０．等
）の絶縁物を用いれば絶縁膜の膜厚を所望の厚さとする
ことができる。すなわち、レジスト膜で覆われない部分
のエツチングを、ＣＦ、ガスを用いたプラズマエツチン
グで行う場合、ＮｂあるいはＮｂ化合物のエツチングは
進行するが、ＡＱを成分として含む材料のエツチングは
全く進まない、従って、２回目のエツチング段階におい
てエツチングされるのは、１回目のレジストパターンに
おける。接合以外の部分である。よって、−回目の埋戻
しで形成された絶縁膜は変化しないので２回目の埋戻し
際には、絶縁膜の厚さの制御が容易となる。また、絶縁
膜がＡＱを構成元素として含む材料以外の場合は１表面
層をＡＱあるいはＡＱを構成元素として含む任意の材料
によって覆っても同様である。
以下、本発明の一つの実施例を図面にもとづいて説明す
る。第１図において、Ｓｉウェハ１の基板上に、下部電
極となる膜厚２００ｎｍのＮｂ膜２をマグネトロンスパ
ッタ法によって形成した。形成時の条件は、Ａｒ圧力０
．６Ｐａで堆積速度３ｎｍ／Ｓとした。つぎに同一真空
装置中でウェハをＡＱメタ−ットの真下に移動して、Ａ
Ｑを４ｎｍ形成した。このときの、ＡＱの堆積速度は０
．２ｎ ｍ ／ ｓとした。ＡＱ膜形成後、真空装置中
に酸化ガスを１００Ｐａ導入し、室温中で数分間放置す
ることにより、トンネル障壁層となるＡＱの表面酸化膜
層３を形成した。再び真空排気後、ウェハをＮｂターゲ
ットの真下に移動し、マグネトロンスパッタ法により、
上部電極となるＮｂ膜４を１１００ｎの厚さに形成した
。
る。第１図において、Ｓｉウェハ１の基板上に、下部電
極となる膜厚２００ｎｍのＮｂ膜２をマグネトロンスパ
ッタ法によって形成した。形成時の条件は、Ａｒ圧力０
．６Ｐａで堆積速度３ｎｍ／Ｓとした。つぎに同一真空
装置中でウェハをＡＱメタ−ットの真下に移動して、Ａ
Ｑを４ｎｍ形成した。このときの、ＡＱの堆積速度は０
．２ｎ ｍ ／ ｓとした。ＡＱ膜形成後、真空装置中
に酸化ガスを１００Ｐａ導入し、室温中で数分間放置す
ることにより、トンネル障壁層となるＡＱの表面酸化膜
層３を形成した。再び真空排気後、ウェハをＮｂターゲ
ットの真下に移動し、マグネトロンスパッタ法により、
上部電極となるＮｂ膜４を１１００ｎの厚さに形成した
。
三層膜形成後、ウェハを真空装置より取出し、接合部分
、および下部電極膜による配線部分を含むレジストパタ
ーンを形成し、Ａｒによるイオンエツチング法により、
レジストパターン以外の部分を除去した（第２図参照）
、つぎに、接合部分を含み、矩形状のレジストパターン
を形成した。
、および下部電極膜による配線部分を含むレジストパタ
ーンを形成し、Ａｒによるイオンエツチング法により、
レジストパターン以外の部分を除去した（第２図参照）
、つぎに、接合部分を含み、矩形状のレジストパターン
を形成した。
ＣＦ、を用いたプラズマエツチングにより、レジストパ
ターン以外のＮｂ部分を除去した。このとき、ＣＦ４イ
オンはＮｂ膜をエツチングするが、Ａｆｉ酸化物３に対
して全くエツチングの効果がない、エツチング工程終了
後、レジスト膜を残した状態で、上部電極の側面を酸化
機膜厚５０ｎｍの厚さにＳｉＯ膜５を形成し、引続き、
ＡＱ膜６を３ｎｍの厚さに蒸着した（第３図、第４図参
照）。
ターン以外のＮｂ部分を除去した。このとき、ＣＦ４イ
オンはＮｂ膜をエツチングするが、Ａｆｉ酸化物３に対
して全くエツチングの効果がない、エツチング工程終了
後、レジスト膜を残した状態で、上部電極の側面を酸化
機膜厚５０ｎｍの厚さにＳｉＯ膜５を形成し、引続き、
ＡＱ膜６を３ｎｍの厚さに蒸着した（第３図、第４図参
照）。
このＡＭ膜部分は自然酸化によってＡＱ酸化物に変質す
る。なお、第３図は平面図および第４１！Ｉは断面図で
ある。
る。なお、第３図は平面図および第４１！Ｉは断面図で
ある。
つぎに、レジスト除去後、接合部分を含み、１回目のレ
ジストパターンと交差する位置に、２回目の矩形状レジ
ストパターンを形成した。ＣＦ。
ジストパターンと交差する位置に、２回目の矩形状レジ
ストパターンを形成した。ＣＦ。
を用いたプラズマエツチングにより、レジストパターン
以外のＮｂ膜部分を除去した。このとき、ＣＦ４イオン
はＮｂ膜をエツチングするが、ＡＱ酸化物に対してエツ
チングの効果がない。したがって、このエツチング工程
において、除去されるのは、１回目の矩形パターン部分
のうち、接合部以外の部分である。第１回目の矩形パタ
ーン以外の部分はＡＪ酸化膜６の表面シ；存在するので
、エツチングは進行しない、エツチング工程終了後、レ
ジスト膜を残した状態で、膜厚５０ｎｍの厚さに５ｉＯ
ＩＩｉ７を形成し、レジスト膜を除去した放電によって
クリーニングしたあと、Ｎｂ−膜８を３００ｎｍの厚さ
に堆積を行った。Ｎｂ膜の堆積は。
以外のＮｂ膜部分を除去した。このとき、ＣＦ４イオン
はＮｂ膜をエツチングするが、ＡＱ酸化物に対してエツ
チングの効果がない。したがって、このエツチング工程
において、除去されるのは、１回目の矩形パターン部分
のうち、接合部以外の部分である。第１回目の矩形パタ
ーン以外の部分はＡＪ酸化膜６の表面シ；存在するので
、エツチングは進行しない、エツチング工程終了後、レ
ジスト膜を残した状態で、膜厚５０ｎｍの厚さに５ｉＯ
ＩＩｉ７を形成し、レジスト膜を除去した放電によって
クリーニングしたあと、Ｎｂ−膜８を３００ｎｍの厚さ
に堆積を行った。Ｎｂ膜の堆積は。
前記接合電極膜の場合と同じくマグネトロンスパッタ法
によって形成した。さらに、レジストパターン形成後、
ＣＦ４によるプラズマエツチングによってレジストパタ
ーン以外のＮｂ膜部分を除去することにより、上部電極
につながる配線層を形成した（第７図参照）。
によって形成した。さらに、レジストパターン形成後、
ＣＦ４によるプラズマエツチングによってレジストパタ
ーン以外のＮｂ膜部分を除去することにより、上部電極
につながる配線層を形成した（第７図参照）。
以上の工程を経ることにより、接合部分の寸法（，５μ
ｍ角のジョセフソン接合を得ることができた。しかも、
８０個直列に接続した１、５μｍ角のジョセフソン接合
に対する臨界電流の分布幅は±１５％であった。さらに
、これらジョセフソン接合列の寸法分布は、最大分布幅
で０．１μｍであった０面積分布に関しては、最大分布
幅で±１３％であった。これらの寸法および特性の均一
度は上記方式に従って作製したジョセフソン接合が、発
明の利用分野において述べた計算機用スイッチング回路
に利用するに十分な特性を有することを意味する。
ｍ角のジョセフソン接合を得ることができた。しかも、
８０個直列に接続した１、５μｍ角のジョセフソン接合
に対する臨界電流の分布幅は±１５％であった。さらに
、これらジョセフソン接合列の寸法分布は、最大分布幅
で０．１μｍであった０面積分布に関しては、最大分布
幅で±１３％であった。これらの寸法および特性の均一
度は上記方式に従って作製したジョセフソン接合が、発
明の利用分野において述べた計算機用スイッチング回路
に利用するに十分な特性を有することを意味する。
また、一般にジョセフソン接合に求められる性能は大別
して４種類ある。つまり（１）接合容量が小さいこと、
（２）特性の均一性を有すること、（３）リーク電流の
割合が小さいこと、および（４）耐久性を有することで
ある。
して４種類ある。つまり（１）接合容量が小さいこと、
（２）特性の均一性を有すること、（３）リーク電流の
割合が小さいこと、および（４）耐久性を有することで
ある。
本発明においては、実施例において述べたごとく、接合
寸法の微細化によって（１）において述べた接合容量の
縮小化をはかることができる。さらに、上に述べた寸法
の均一化によって、（２）における均一なジョセフソン
接合特性を得られる。本発明においては、上部電極およ
び下部電極ともにＮｂあるいはＮｂ系超電導膜を用いて
いるので、低いリーク電流割合（３）が得られる。リー
ク電流の常電導電流に対する割合は１５以上である。耐
久性に関しては、本発明におけるジョセフソン接合は室
温と、測定温度間における１００回の熱サイクルに対し
て、臨界電流の変化を示さなかった。
寸法の微細化によって（１）において述べた接合容量の
縮小化をはかることができる。さらに、上に述べた寸法
の均一化によって、（２）における均一なジョセフソン
接合特性を得られる。本発明においては、上部電極およ
び下部電極ともにＮｂあるいはＮｂ系超電導膜を用いて
いるので、低いリーク電流割合（３）が得られる。リー
ク電流の常電導電流に対する割合は１５以上である。耐
久性に関しては、本発明におけるジョセフソン接合は室
温と、測定温度間における１００回の熱サイクルに対し
て、臨界電流の変化を示さなかった。
また１本実施例においては、眉間絶縁膜をＡｐ酸化膜と
しているので、絶縁膜の膜厚を所望の厚さにすることも
容易となる。
しているので、絶縁膜の膜厚を所望の厚さにすることも
容易となる。
以上実施例において具体的に述べた、本発明によれば、
上部電極、および下部電極ともにＮｂあるいはＮｂ系超
電導材料とするジョセフソン接合において、微細で１寸
法の均一性に優れ、したが９て高い均一度をもったジョ
セフソン接合特性を得ることができる。
上部電極、および下部電極ともにＮｂあるいはＮｂ系超
電導材料とするジョセフソン接合において、微細で１寸
法の均一性に優れ、したが９て高い均一度をもったジョ
セフソン接合特性を得ることができる。
第１図はジョセフソン接合素子の作製工程において、下
部電極Ｎｂ、ＡＱ酸化物トンネル障壁層、および上部電
極Ｎｂを形成したときの断面図、第２図は第１図におい
て配線層を含むエツチングを施したときの断面図、第３
図は接合部を含む矩形のエツチングパターン形成後、Ｓ
ｉＯおよびＡＭ酸化膜で埋戻したときの上面図、第４図
は第３図のＩＶ−ＩＶ断面図、第５図は接合部を含む２
番目の矩形パターンを形成後、ＳｉＯで埋戻したときの
上面図、第６図は第５図のＶＩ−Ｖｌ断面図、第７図は
上部電極につながる配線を施したときの断面図である。 １・・・Ｓｉ基板、２・・・Ｎｂ上部電極膜、３・・・
ＡＱ酸化物トンネル障壁層、４・・・Ｎｂ上部電極膜。 ５・・・ミニ０絶縁膜、６・・・ＡＱ酸化膜、７・・・
ＳｉＯ絶縁膜、８・・・Ｎｂ配線膜。
部電極Ｎｂ、ＡＱ酸化物トンネル障壁層、および上部電
極Ｎｂを形成したときの断面図、第２図は第１図におい
て配線層を含むエツチングを施したときの断面図、第３
図は接合部を含む矩形のエツチングパターン形成後、Ｓ
ｉＯおよびＡＭ酸化膜で埋戻したときの上面図、第４図
は第３図のＩＶ−ＩＶ断面図、第５図は接合部を含む２
番目の矩形パターンを形成後、ＳｉＯで埋戻したときの
上面図、第６図は第５図のＶＩ−Ｖｌ断面図、第７図は
上部電極につながる配線を施したときの断面図である。 １・・・Ｓｉ基板、２・・・Ｎｂ上部電極膜、３・・・
ＡＱ酸化物トンネル障壁層、４・・・Ｎｂ上部電極膜。 ５・・・ミニ０絶縁膜、６・・・ＡＱ酸化膜、７・・・
ＳｉＯ絶縁膜、８・・・Ｎｂ配線膜。
Claims (1)
- 【特許請求の範囲】 １、下部電極および上部電極をＮｂあるいはＮｂを構成
元素として含む超電導材料とし、酸化物層をトンネル障
壁層とするジョセフソン接合装置の製造方法において、
（１）前記下部電極、トンネル障壁層および上部電極を
連続的に形成する工程、（２）接合部のレジストパター
ンを形成する工程、（３）前記接合部のレジストパター
ン以外の部分をエッチングにより除去する工程、（４）
除去された当該部分を絶縁膜により埋戻す工程、（５）
上記（２）、（３）、（４）の工程により形成された接
合部パターンと交差するレジストパターンを形成する工
程、（６）該レジストパターン以外の部分をエッチング
により除去する工程および除去された部分を絶縁膜によ
り埋戻す工程からなることを特徴とするジョセフソン接
合装置の製造方法。 ２、特許請求の範囲第１項において、前記絶縁膜材料は
Ａｌ酸化物、あるいはＡｎ酸化膜が被覆された絶縁物で
あることを特徴とするジョセフソン接合装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003362A JPS61268083A (ja) | 1985-01-14 | 1985-01-14 | ジヨセフソン接合装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60003362A JPS61268083A (ja) | 1985-01-14 | 1985-01-14 | ジヨセフソン接合装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61268083A true JPS61268083A (ja) | 1986-11-27 |
| JPH058596B2 JPH058596B2 (ja) | 1993-02-02 |
Family
ID=11555234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60003362A Granted JPS61268083A (ja) | 1985-01-14 | 1985-01-14 | ジヨセフソン接合装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61268083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461178A (ja) * | 1990-06-22 | 1992-02-27 | Agency Of Ind Science & Technol | ジョセフソン集積回路の作製方法 |
-
1985
- 1985-01-14 JP JP60003362A patent/JPS61268083A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0461178A (ja) * | 1990-06-22 | 1992-02-27 | Agency Of Ind Science & Technol | ジョセフソン集積回路の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH058596B2 (ja) | 1993-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62253785A (ja) | 間欠的エツチング方法 | |
| JPS63234533A (ja) | ジヨセフソン接合素子の形成方法 | |
| US4176029A (en) | Subminiature bore and conductor formation | |
| US5100694A (en) | Method for producing edge geometry superconducting tunnel junctions utilizing an NbN/MgO/NbN thin film structure | |
| US4263603A (en) | Subminiature bore and conductor formation | |
| JPS61268083A (ja) | ジヨセフソン接合装置の製造方法 | |
| US5099294A (en) | Edge geometry superconducting tunnel junctions utilizing an NbN/MgO/NbN thin film structure | |
| JP2526402B2 (ja) | 超伝導ジョセフソン素子の製造方法 | |
| JPS62183576A (ja) | ジヨセフソン素子の製造方法 | |
| JPS60208873A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS6394692A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5979585A (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPS61144892A (ja) | シヨセフソン集積回路の製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JPH03190289A (ja) | ジョセフソン接合素子及びその製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPS62122288A (ja) | 超電導弱結合素子 | |
| JPS63205972A (ja) | 超伝導回路装置とその製造方法 | |
| JPH01211985A (ja) | ジョセフソン素子の製造方法 | |
| JPH0448788A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0634417B2 (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH10163540A (ja) | 超電導集積回路用抵抗素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |