JP3152195B2 - 導電体の作製方法および電極パターン - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、配線，電極などの
導電体を、微小間隔すなわち微小な分離幅で作製する方
法に関し、更にはスタックトキャパシタの下部電極の作
製方法およびその構造に関するものである。

【０００２】

【従来の技術】大規模集積回路のように高密度になって
くると、配線や電極を微小間隔で作製することが要求さ
れる。フォトリソグラフィで配線や電極（以下、これら
を総称して単に導電体と言うこともある）を形成する場
合、フォトマスクのパターンが非常に微細となってくる
と、光近接効果により、現像後のレジストパターンの形
状が歪む現象が生じてくる。

【０００３】このような現象を、ＤＲＡＭのスタックト
キャパシタの下部電極の作製する場合について具体的に
説明する。図１は、下部電極形成用のフォトマスク２を
示す平面図である。説明の便宜上、図面上で直交する二
方向をＸ方向，Ｙ方向と定める。マスクは、石英等の透
明基板上にＣｒ膜よりなる遮光部４と、Ｃｒ膜のない非
遮光部６とから構成されるパターンが形成されている。
非遮光部６の形状はＸ方向に長い矩形であり、Ｙ方向の
短辺は０．２５μｍ、Ｙ方向のスペース寸法は０．１５
μｍであるとする。すなわち、非遮光部６はＹ方向に
は、０．４μｍのパターンピッチで形成されている。

【０００４】このようなパターンを持つフォトマスク２
を用いて、フォトレジストをＫｒＦレーザで露光し、現
像した場合のレジストパターンを図２に示す。図２にお
ける矩形８は設計上のスタックトキャパシタの下部電極
の輪郭を表し、長円形１０は得られたレジストパターン
開口を表している。このように、レジストパターン開口
は、コーナー部が丸まり、長辺方向に縮んでいる。これ
は、前述した光近接効果による。

【０００５】このようなフォトマスクを用いてスタック
トキャパシタのシリンダ状下部電極を形成するプロセス
を図３〜図８に示す。図３は、フォトレジストパターン
を形成する工程を示す図であり、（ａ）は平面図を、
（ｂ）は（ａ）のＡ−Ａ線断面図である。半導体基板上
に形成された層間膜内１２には、図示しないがビット
線，ワード線が形成されている。この層間膜上に、絶縁
膜１４を形成する。この絶縁膜は、この後に形成される
絶縁膜に対して選択比を持ち（例えば絶縁膜が酸化膜な
らば、絶縁膜は窒化膜）、エッチングストッパとして機
能する必要がある。そして半導体基板とキャパシタをつ
なぐ容量コンタクト１６を形成し、絶縁膜１８を形成す
る。前述したようにこの絶縁膜１８は、絶縁膜１４と選
択比が異なる。

【０００６】図１のフォトマスク２を用いてレジストパ
ターン２０を形成する。前述したように、このレジスト
パターンの開口２２は、光近接効果により長円形となっ
ている。またレジストパターンの開口２２は、下部電極
形成予定領域に対応して形成されている。図３（ａ）に
は、下部電極形成予定領域にある容量コンタクト１６を
破線で示している。

【０００７】このレジストパターン２０をマスクに、絶
縁膜１８をエッチングする。このとき、絶縁膜１４は、
エッチングストッパとして働く。図４に、エッチング後
の構造を示す。（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ線断面図である。図から、絶縁膜１８には、下部電極
形成予定領域に長円形の開口２４が形成されていること
がわかる。

【０００８】次に、図５に示すように、残された絶縁膜
１８上に導電膜２６をコンフォーマルに形成し、続いて
図６に示すように、導電膜の凹凸を埋込むように、絶縁
膜２８を全面に形成する。絶縁膜２８は、絶縁膜１２，
１８に対して選択比をもつ必要がある。次に、図７に示
すように、絶縁膜２８のエッチバックを行い、導電膜２
６の上部を露出させる。露出した導電膜２６をエッチン
グ除去する。次に、図８に示すように、まず絶縁膜２８
をエッチング除去し、続いて絶縁膜１４をエッチングス
トッパとして絶縁膜１８を選択的にエッチング除去し、
スタックトキャパシタの下部電極３０を形成する。これ
ら下部電極３０は、図１のフォトマスク２の非遮光部６
のパターンに対応して、Ｘ方向およびＹ方向に配列され
ている。

【０００９】図からわかるように、下部電極３０は長円
形状のシリンダを構成し、図示しないが、このシリンダ
内に誘導体を充てんし、その上に上部電極を設けること
によりスタックトキャパシタが作製される。

【００１０】

【発明が解決しようとする課題】上述したＤＲＡＭのス
タックトキャパシタ用の下部電極の形成では、用いるフ
ォトマスクの非遮光部を下部電極形成予定領域に対応さ
せて形成しているので、光近接効果によるレジストパタ
ーン開口のコーナー部の丸まりや、長辺方向の寸法の縮
みにより、下部電極間のスペース、すなわち分離幅が
０．１５〜０．２μｍのように大きくなってしまう。ま
た、下部電極は、レジストパターン開口のコーナー部の
丸まりや、長辺方向の縮みのために、その面積は設計値
より小さくなる。

【００１１】このように従来の導電体の作製方法では、
導電体の形成予定領域を、フォトレジストマスクの非遮
光部で画成するようにしているので、光近接効果による
レジスト開口の丸みや縮みにより、導電体間の分離距離
を小さくできないという問題がある。

【００１２】本発明の目的は、分離幅を小さくして導電
体を作製できる方法を提供することにある。

【００１３】本発明の他の目的は、リソグラフィに用い
る光の波長よりも小さい分離幅で導電体を作製する方法
を提供することにある。

【００１４】本発明のさらに他の目的は、分離幅を小さ
くして、電極パターンを作製する方法を提供することに
ある。

【００１５】本発明の他の目的は、ＤＲＡＭのスタック
トキャパシタの下部電極の作製方法を提供することにあ
る。

【００１６】本発明のさらに他の目的は、ＤＲＡＭのス
タックトキャパシタの下部電極の構造を提供することに
ある。

【００１７】本発明のさらに他の目的は、ＤＲＡＭのス
タックトキャパシタ形成に適したフォトレジストパター
ンの構成を提供することにある。

【００１８】

【課題を解決するための手段】導電体の分離幅を小さく
するために、本発明は次のような手段を採っている。す
なわち、フォトリソグラフィにより、絶縁膜の自立壁を
形成し、この自立壁を挟んで導電体を形成する。したが
って、導電体の分離幅はこの自立壁の厚さ寸法で決定さ
れることになる。分離幅を小さくするためには、極めて
薄い自立壁を形成することが要求される。本発明によれ
ば、フォトリソグラフィより第１の絶縁膜上に、第２の
絶縁膜よりなる隆起部を形成する。そして、この隆起部
の上部および側壁を覆うように、第３の絶縁膜を形成す
る。第３の絶縁膜をエッチバックし、続いて隆起部を除
去すれば、第１の絶縁膜上には、第３の絶縁膜よりなる
壁が自立した状態で残ることになる。この自立壁を挟ん
で導電体を形成すれば、導電体間の分離幅の小さい配列
が可能となる。本発明による絶縁膜の自立壁は、フォト
レジストの露光に用いる光をＫｒＦレーザ光とした場合
に、その波長は０．２４８μｍであるが、この波長より
小さい０．０５〜０．１μｍの分離幅を実現することが
可能となった。

【００１９】本発明の基本的な考えは、以上のとおりで
あるが、本発明は高密度を要求される配線，電極などの
導電体を作製する場合に極めて有利に適用できるもので
ある。この場合、形成しようとする配線あるいは電極な
どのパターンに応じて、自立壁をどのようなパターンで
作製するかは、隆起部をどのようなパターンで形成する
かに依存している。隆起部は、（ｉ）導電体のすべての
形成予定領域上に形成する、（ii）導電体の形成予定領
域上に、一方向に一つ置きに形成する、あるいは（iii
）導電体の形成予定領域上、二方向にそれぞれ一つ置
きに形成することができる。

【００２０】以下本発明を、実施の形態に基づいて更に
詳しく説明する。

【００２１】

【発明の実施の形態】第１の実施の形態 まず、本発明の導電体の作製方法を、配線パターンの作
製に適用した実施の形態について説明する。

【００２２】図９〜図１５は、ＤＲＡＭのメモリセル部
にビット線を作製する例を示す。図９は、半導体基板３
２上に、素子分離領域３４，ワード線３６，ビット線コ
ンタクト３８，エッチングストッパ用の絶縁膜４０が形
成された状態を示す。以上のような構造を作製すること
は本発明の特徴ではないので、詳しくは説明しない。通
常の方法で作製することができるものである。

【００２３】以上のような構造において、絶縁膜４０上
に絶縁膜４２を形成する。絶縁膜４０がエッチングスト
ッパとして機能するためには、絶縁膜４２との選択比が
異なることが必要である。

【００２４】次に、図１０に示すように、フォトマスク
（図示せず）を用いて、絶縁膜４２上のフォトレジスト
をＫｒＦレーザで露光し、続いて現像し、レジストパタ
ーン４４を形成する。この場合、フォトマスクのマスク
パターンのピッチは、形成しようとするビット配線のピ
ッチの２倍となっている。

【００２５】次に、図１１に示すように、レジストパタ
ーン４４をマスクとして絶縁膜４２を選択的にエッチン
グし、絶縁膜４２よりなる隆起部４６を形成する。フォ
トレジストを除去した後、図１２に示すように、全面に
絶縁膜４８をコンフォーマルに形成する。すなわち、隆
起部４６の上面と側壁上に、および絶縁膜４０の上面上
に、絶縁膜４８を形成する。絶縁膜４８は、絶縁膜４０
および４６とは選択比が異なっている。

【００２６】次に、絶縁膜４８をエッチバックし、隆起
部４６を露出させる。続いて隆起部４６を、選択的にエ
ッチング除去する。図１３に示すように、隆起部４６の
側壁上にあった絶縁膜４８が壁として残る。この壁は、
絶縁膜４０上に自立している。図１３では、この自立壁
を参照番号５０で示している。

【００２７】次に、図１４に示すように、全面にビット
配線材料となる導電膜５２を形成し、続いて、図１５に
示すように、自立壁５０の上部が露出するまで、導電膜
５２をエッチバックする。これにより、ビット線コンタ
クト３８に接続されたビット線が形成される。

【００２８】この実施の形態によれば、用いるマスクパ
ターンのピッチは、配線パターンのピッチの２倍でよい
ので、レジスト解像限界以下の、配線パターンの形成が
可能となる。配線間の分離距離は、リソグラフィで用い
られる光（ＫｒＦレーザ：波長０．２４８μｍ）より小
さい距離０．０５〜０．１μｍを実現できた。

【００２９】第２の実施の形態 次に、本発明の導電体の作製方法を、ＤＲＡＭのスタッ
クトキャパシタのシリンダ状下部電極の作製に適用した
実施の形態について、図１６〜図２４を参照して説明す
る。

【００３０】図１６は、用いられるフォトマスク５４の
平面図である。このフォトマスクのパターンは、図１に
示した従来の下部電極作製方法に用いられるフォトマス
クのパターンと比較して、Ｃｒ遮光部および非遮光部が
反転している。すなわち、下部電極形成予定領域に対応
する部分がＣｒ遮光部５６となっている。

【００３１】図１７において、半導体基板５８上に、素
子分離領域６０，ワード線６２，ビット線６４，ビット
線コンタクト６６，容量コンタクト６８，エッチングス
トッパ用の絶縁膜７０，絶縁膜７２とが形成された状態
を示す。次に、図１６のフォトマスク５４を用いて、絶
縁膜７２上のフォトレジストをＫｒＦレーザにより露光
し、現像し、レジストパターン７４を形成する。図から
わかるように、このレジストパターン７４は、下部電極
形成予定領域に対応している。

【００３２】次に、レジストパターン７４をマスクとし
て絶縁膜７２を選択的にエッチングし、フォトレジスト
を除去して、図１８に示すように絶縁膜７２よりなる隆
起部７６を形成する。続いて、図１９に示すように、隆
起部７６を埋込むように全面に絶縁膜７８を形成する。
この絶縁膜７８は、絶縁膜７０および７２と選択比が異
なっている。続いて、図２０に示すように、絶縁膜７８
をエッチバックし、隆起部７６の上部を露出させる。続
いて、隆起部７６を選択的にエッチング除去する。図２
１に示すように、隆起部７６の側壁上にあった絶縁膜７
８が自立壁として残る。この自立壁を参照番号８０で示
す。

【００３３】次に、図２２に示すように、全面に導電膜
８２をコンフォーマルに形成し、続いて、図２３に示す
ように、絶縁膜８４を、導電膜８２の凹凸を埋込むよう
にしてを全面に形成する。絶縁膜８４は、絶縁膜７０お
よび７８に対して選択比を持つ必要がある。図２４に示
すように、絶縁膜８４のエッチバックを行い、導電膜８
２の上部を露出させる。次に、図２５に示すように、露
出した導電体の上部をエッチングし、自立壁８０の上部
を露出させる。その後、絶縁膜８４をエッチング除去
し、続いて絶縁膜７０をストッパにして自立壁８０をエ
ッチング除去して、下部電極となる導電体を露出させ
る。これにより、図２６に示すように、シリンダ状下部
電極８６が形成される。

【００３４】シリンダ状下部電極８６同士の分離距離
は、自立壁８０の厚さによって決定される。

【００３５】本実施の形態において、用いられるフォト
マスクは、前述したように、図１の従来技術によるフォ
トマスクとは、Ｃｒ遮光部が反転している。すなわち、
従来技術のフォトマスクでは、下部電極形成予定領域以
外のマスクの領域が、Ｃｒ遮光膜で覆われている。これ
に対し、本実施の形態では、下部電極形成予定領域に当
たるマスクの領域が、Ｃｒ遮光膜で覆われている。

【００３６】このような２つのフォトマスクを比較した
場合、本実施の形態のフォトマスクの方が、マスクの欠
陥検査，修正が従来のものよりも容易であるという利点
がある。これは、本実施の形態のフォトマスクの方が、
検査光の透過領域が広いためである。

【００３７】第３の実施の形態 次に、第２の実施の形態と同様に、ＤＲＡＭのスタック
トキャパシタのシリンダ状下部電極を作製する場合にお
いて、特殊なパターンのフォトマスクを使用する例につ
いて説明する。

【００３８】この実施の形態は、前述した第２の実施の
形態とは、以下の点において異なる。すなわち、第２の
実施の形態を説明する図２１を見ると、絶縁膜よりなる
自立壁８０は、隣り合う隆起部の側壁上の絶縁膜７８が
互いに合体して形成されているので、その分、自立壁の
厚さは大きくなる。その結果、下部電極間の分離幅は、
大きくなる。

【００３９】そこで、本実施の形態では、自立壁を形成
するに際して、下部電極形成予定領域に対して、隆起部
をＸ方向およびＹ方向に一つ置きに形成するようにすれ
ば、隆起部の側壁上に形成された絶縁膜よりなる自立壁
は、単独で形成されることとなり、前述したような隣り
合う絶縁膜同士が合体することを避けることができる。

【００４０】以下、具体的に説明する。図２７は、使用
するフォトマスク８８の平面図である。矩形状のＣｒ遮
光部９０が、コーナー部で接して、あるいは近接して、
下部電極形成予定領域９２に対して、一つ置きに配列さ
れている。すなわち、Ｘ方向およびＹ方向に一つ置きに
配列されている。Ｃｒ遮光部９０の寸法は、一例として
０．４μｍ×１．０μｍである。

【００４１】図２８は、このようなフォトマスク８８を
用いて、レジストをＫｒＦレーザで露光し、現像した場
合のレジストパターン９４の形状を示す。レジストパタ
ーン９４のコーナー部は、丸くならず、レジストパター
ンは、ほぼ矩形状を保っている。すなわち、光近接効果
が補正されている。これは、Ｃｒ遮光部９０のコーナー
部が互いに接しているか、あるいは近接していることに
より、この部分では、光が互いに引っ張られる結果、レ
ジストの解像度が高められたことによる。

【００４２】本実施の形態では、以上のような構成のフ
ォトマスクを用いるわけであるが、まず、図２９を参照
して、フォトマスクパターンの形成から説明する。図２
９は、フォトマスクパターンが形成された状態を示し、
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線断面図であ
る。

【００４３】図２９（ｂ）において、半導体基板上に層
間膜９６を形成し、その上に絶縁膜９８を形成する。絶
縁膜９８は、この後に形成される絶縁膜に対して選択比
をもつ必要がある（例えば絶縁膜が酸化膜ならば、絶縁
膜は窒化膜）。そして半導体基板とキャパシタをつなぐ
容量コンタクト１００を形成し、絶縁膜１０２を形成す
る。なお、第１の実施の形態で説明したように、層間膜
９６内には、ビット線，ワード線などが形成されている
が、図を簡単化するため、これらについては図示を省略
する。以下の図においても、同様である。

【００４４】次に、図２７のフォトマスクを用いて、絶
縁膜１０２上のフォトレジストをＫｒＦレーザにより露
光し、現像して、レジストパターン１０４を形成する。
図からわかるように、このレジストパターン１０４は、
Ｘ方向およびＹ方向に一つ置きの下部電極形成予定領域
に対応して形成されている。

【００４５】次に、図３０に示すように、レジストパタ
ーンをマスクとして絶縁膜１０２を選択的にエッチング
し、フォトレジストを除去し、絶縁膜１０２よりなる隆
起部１０６を形成する。この隆起部１０６は、下部電極
形成予定領域に対して、Ｘ方向およびＹ方向に対し一つ
置きに形成される。ここで留意すべきことは、すべての
隆起部は、平面図で見て、同一形状であることである。
このことが、後述するように、最終的に形成された下部
電極の形状の大きさに違いをもたらす。

【００４６】続いて、図３１に示すように、全面に絶縁
膜１０８をコンフォーマルに形成する。この場合、絶縁
膜１０８の厚さは、隆起部１０６の互いのコーナー部に
おいて、絶縁膜がつながる程度の厚さである５００〜１
０００Å程度が望ましい。続いて、図３２に示すよう
に、絶縁膜１０８をエッチバックし、隆起部１０６の上
部を露出させる。続いて、隆起部１０６を選択的にエッ
チング除去する。図３３に示すように、隆起部１０６の
側壁上にあった絶縁膜１０８が自立壁１１０として残
る。

【００４７】この自立壁１１０によって下部電極形成領
域同士が分離される。しかし、この自立壁により囲まれ
る領域は、すべて同一の大きさではない。隆起部１０６
のあった領域に対し、隆起部のなかった領域は、自立壁
の厚さ分だけ狭められていることがわかる。

【００４８】次に、図３４に示すように、全面に導電膜
１１２をコンフォーマルに形成し、続いて、図３５に示
すように、絶縁膜１１４を全面に形成する。絶縁膜１１
４は、絶縁膜９８および１０８に対して選択比を持つ必
要がある。絶縁膜１１４のエッチバックを行い、図３６
に示すように、導電膜１１２の上部を露出させる。露出
した導電膜１１２の上部をエッチングし、図３７に示す
ように自立壁１１０の上部を露出させる。その後、絶縁
膜１１４をエッチング除去し、絶縁膜９８をストッパに
して自立壁１１０をエッチング除去して、下部電極とな
る導電膜１１２を露出させる。これによりシリンダ状下
部電極１１６が、図３８に示すように形成される。

【００４９】図３８（ａ）の平面図に示すように、形成
された下部電極の大きさは同一でない。すなわち、Ｘ方
向およびＹ方向に一つ置きに大きさが異なっている。こ
れは、前述したように、小さい方の下部電極は自立壁の
厚さ分だけ領域が狭められたことによる。

【００５０】本実施の形態によれば、このように大きさ
の異なる下部電極を意図的に形成することを可能とする
ものである。

【００５１】以上、３つの実施の形態を、ＤＲＡＭのビ
ット配線，およびＤＲＡＭの下部電極の形成を例に説明
したが、本発明は、配線や電極などの導電体を、その分
離距離を極めて小さく、例えば波長以下に形成するよう
なあらゆる場合に適用できることは明らかである。

【００５２】さらに、本発明は上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々に変形，変
更が可能なことは当業者には明らかであろう。

【００５３】

【発明の効果】本発明によれば、互いに離間した少なく
とも２つの導電体を作製する場合に、フォトリソグラフ
ィの露光に用いる光の波長以下の分離幅で作製すること
が可能となり、高密度での配線や電極の配列を実現でき
る。

【００５４】本発明によれば、さらに、従来技術で説明
した従来のスタックトキャパシタの作製方法の欠点が解
消される。すなわち光近接効果によるレジストパターン
の歪みを防止して、最終的に得られる下部電極の面積を
大きくし、結果的にスタックトキャパシタの容量を従来
の作製方法によるものに比べて大きくすることができ
る。

【図面の簡単な説明】

【図１】スタックトキャパシタの下部電極形成用のフォ
トマスクを示す平面図である。

【図２】図１のフォトマスクを用いて形成したレジスト
パターンを示す図である。

【図３】スタックトキャパシタの下部電極の作製におい
て、フォトレジストパターンを形成する工程を示す図で
あり、（ａ）は平面図を、（ｂ）は（ａ）のＡ−Ａ線断
面図である。

【図４】エッチング後の構造を示す図であり、（ａ）は
平面図を、（ｂ）は（ａ）のＡ−Ａ線断面図である。

【図５】導電膜を形成した後の構造を示す図であり、
（ａ）は平面図を、（ｂ）は（ａ）のＡ−Ａ線断面図で
ある。

【図６】導電膜上に絶縁膜を形成した後の構造を示す図
であり、（ａ）は平面図を、（ｂ）は（ａ）のＡ−Ａ線
断面図である。

【図７】導電膜の上部を露出させた後の構造を示す図で
あり、（ａ）は平面図を、（ｂ）は（ａ）のＡ−Ａ線断
面図である。

【図８】下部電極の構造を示す図であり、（ａ）は平面
図を、（ｂ）は（ａ）のＡ−Ａ線断面図である。

【図９】ＤＲＡＭのメモリセル部にビット線を作製する
例を示す各工程の断面図である。

【図１０】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１１】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１２】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１３】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１４】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１５】ＤＲＡＭのメモリセル部にビット線を作製す
る例を示す各工程の断面図である。

【図１６】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極の作製に用いるフォトマスクの一例の平面図
である。

【図１７】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図１８】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図１９】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２０】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２１】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２２】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２３】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２４】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２５】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２６】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する例を示す各工程の断面図である。

【図２７】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極の作製に用いるフォトマスクの他の例の平面
図である。

【図２８】図２８のフォトマスクを用いて形成したレジ
ストパターンを示す図である。

【図２９】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３０】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３１】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３２】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３３】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３４】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３５】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３６】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３７】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【図３８】ＤＲＡＭのスタックトキャパシタのシリンダ
状下部電極を作製する他の例を示す各工程の断面図であ
る。

【符号の説明】

４０，４２，４８，７０，７２，８４，１０２，１０
８，１１４ 絶縁膜 ４４，７４，９４，１０４ レジストパターン ４６，７６，１０６ 隆起部 ５０，８０，１１０ 自立壁 ５４，８８ フォトマスク ５６，９０ Ｃｒ遮光部 ８２，１１２ 導電膜 ８６ 下部電極 ９２ 下部電極形成予定領域

フロントページの続き (56)参考文献 特開 昭57−115862（ＪＰ，Ａ) 特開 昭58−118113（ＪＰ，Ａ) 特開 平６−61253（ＪＰ，Ａ) 特開 平11−103025（ＪＰ，Ａ) 特開 平９−64306（ＪＰ，Ａ) 特開 平８−76360（ＪＰ，Ａ) 特開 平７−64273（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/41 H01L 21/8242 H01L 27/108

Claims (19)

(57)【特許請求の範囲】
1. 【請求項１】第１の絶縁膜上に、互いに離間した少なく
   とも２つの導電体を作製する方法において、 前記第１の絶縁膜上に、第２の絶縁膜よりなり、側壁を
   有する隆起部を形成する工程と、 少なくとも前記隆起部を覆うように第３の絶縁膜を形成
   する工程と、 前記側壁上の前記第３の絶縁膜を残して、前記第３の絶
   縁膜を除去する工程と、 前記第２の絶縁膜を除去し、前記側壁上に残っていた前
   記第３の絶縁膜を自立壁とする工程と、 前記自立壁を挟んで導電体を形成する工程と、を含むこ
   とを特徴とする導電体の作製方法。
2. 【請求項２】前記隆起部の形成は、フォトリソグラフィ
   により行うことを特徴とする請求項１記載の導電体の作
   製方法。
3. 【請求項３】隣り合う前記導電体間の分離幅は、前記フ
   ォトリソグラフィにおいて用いられる光の波長よりも小
   さいことを特徴とする請求項２記載の導電体の作製方
   法。
4. 【請求項４】前記導電体間の分離幅は、０．０５〜０．
   １μｍであることを特徴とする請求項３記載の導電体の
   作製方法。
5. 【請求項５】前記隆起部を、前記導電体のすべての形成
   予定領域上に形成することを特徴とする請求項１〜４の
   いずれかに記載の導電体の作製方法。
6. 【請求項６】前記隆起部を、前記導電体の形成予定領域
   上に、一方向に一つ置きに、形成することを特徴とする
   請求項１〜４のいずれかに記載の導電体の作製方法。
7. 【請求項７】前記隆起部を、前記導電体の形成予定領域
   上に、二方向にそれぞれ一つ置きに、形成することを特
   徴とする請求項１〜４のいずれかに記載の導電体の作製
   方法。
8. 【請求項８】前記二方向は、直交する方向であることを
   特徴とする請求項７記載の導電体の作製方法。
9. 【請求項９】第１の絶縁膜上に、互いに離間した少なく
   とも２つの導電体を作製する方法において、 前記第１の絶縁膜上に、前記第１の絶縁膜とは選択比の
   異なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、フォトリソグラフィにより、レ
   ジストパターンを形成する工程と、 前記レジストパターンをマスクとして、かつ、前記第１
   の絶縁膜をエッチングストッパとして、前記第２の絶縁
   膜をエッチングし、続いて前記レジストパターンを除去
   して、前記第２の絶縁膜よりなる隆起部を形成する工程
   と、 前記第１および第２の絶縁膜と選択比が異なる第３の絶
   縁膜を、少なくとも前記隆起部を覆うように形成する工
   程と、 前記第１および第２の絶縁膜をエッチングストッパとし
   て、前記第３の絶縁膜を、前記第２の絶縁膜の側壁にあ
   る第３の絶縁膜を残してエッチバックする工程と、 前記隆起部を、選択的にエッチング除去し、前記第３の
   絶縁膜を自立壁として残す工程と、 前記自立壁の凹凸を埋込むように全面に導電膜を形成
   し、続いて導電膜をエッチバックし、前記自立壁の上部
   を露出させ、前記自立壁を挟んで前記導電体を形成する
   工程と、を含むことを特徴とする導電体の作製方法。
10. 【請求項１０】第１の絶縁膜上に、互いに離間した少な
    くとも２つの導電体を作製する方法において、 前記第１の絶縁膜上に、前記第１の絶縁膜とは選択比の
    異なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、フォトリソグラフィにより、レ
    ジストパターンを形成する工程と、 前記レジストパターンをマスクとして、かつ、前記第１
    の絶縁膜をエッチングストッパとして、前記第２の絶縁
    膜をエッチングし、続いて前記レジストパターンを除去
    して、前記第２の絶縁膜よりなる隆起部を形成する工程
    と、 前記第１および第２の絶縁膜と選択比が異なる第３の絶
    縁膜を、少なくとも前記隆起部を覆うように形成する工
    程と、 前記第１および第２の絶縁膜をエッチングストッパとし
    て、前記第３の絶縁膜を、前記第２の絶縁膜の側壁にあ
    る第３の絶縁膜を残してエッチバックする工程と、 前記隆起部を、選択的にエッチング除去し、前記第３の
    絶縁膜を自立壁として残す工程と、 前記自立壁の凹凸をコンフォーマルに覆うように全面に
    導電膜を形成する工程と、 前記導電膜の凹凸を埋込むように、前記第１および第２
    の絶縁膜と選択比が異なる第４の絶縁膜を形成する工程
    と、 前記第４の絶縁膜をエッチバックして、前記導電膜の上
    部を露出させる工程と、 前記露出した導電膜をエッチング除去して、前記自立壁
    の上部を露出させる工程と、 前記第４の絶縁膜を選択的にエッチング除去する工程
    と、 前記第１の絶縁膜をエッチングストッパとして、前記自
    立壁をエッチング除去し、前記導電膜を露出させて、前
    記導電体を形成する工程と、を含むことを特徴とする導
    電体の作製方法。
11. 【請求項１１】前記隆起部を、前記第１の絶縁膜上で、
    前記導電体の形成予定領域上に、一方向に一つ置きに、
    形成することを特徴とする請求項９または１０に記載の
    導電体の作製方法。
12. 【請求項１２】前記隆起部を、前記導電体の形成予定領
    域上に、二方向にそれぞれ一つ置きに、形成することを
    特徴とする請求項９または１０に記載の導電体の作製方
    法。
13. 【請求項１３】第１の絶縁膜上に、直交する二方向に配
    列される矩形状の電極のパターンを作製する方法におい
    て、 前記電極の形成予定位置の、前記二方向のそれぞれにお
    いて一つ置きに、遮光部が配置され、これら遮光部同士
    は、コーナーで隣接しているか、または近接しているフ
    ォトマスクを用意する工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とは選択比の
    異なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、前記フォトマスクを用いてフォ
    トリソグラフィにより、レジストパターンを形成する工
    程と、 前記レジストパターンをマスクとして、かつ、前記第１
    の絶縁膜をエッチングストッパとして、前記第２の絶縁
    膜をエッチングし、続いて前記レジストパターンを除去
    して、前記第２の絶縁膜よりなる隆起部を形成する工程
    と、 前記第１および第２の絶縁膜と選択比が異なる第３の絶
    縁膜を、少なくとも前記隆起部を覆うように形成する工
    程と、 前記第１および第２の絶縁膜をエッチングストッパとし
    て、前記第３の絶縁膜を、前記第２の絶縁膜の側壁にあ
    る第３の絶縁膜を残してエッチバックする工程と、 前記隆起部を、選択的にエッチング除去し、前記第３の
    絶縁膜を自立壁として残す工程と、 前記自立壁の凹凸を埋込むように全面に導電膜を形成
    し、続いて導電膜をエッチバックし、前記自立壁の上部
    を露出させ、前記自立壁を挟んで前記電極を形成する工
    程と、を含むことを特徴とする電極パターンの作製方
    法。
14. 【請求項１４】第１の絶縁膜上に、直交する二方向に配
    列される矩形状の電極のパターンを作製する方法におい
    て、 前記電極の形成予定位置の、前記二方向のそれぞれにお
    いて一つ置きに、遮光部が配置され、これら遮光部同士
    は、コーナーで隣接しているか、または近接しているフ
    ォトマスクを用意する工程と、 前記第１の絶縁膜上に、前記第１の絶縁膜とは選択比の
    異なる第２の絶縁膜を形成する工程と、 前記第２の絶縁膜上に、前記フォトマスクを用いてフォ
    トリソグラフィにより、レジストパターンを形成する工
    程と、 前記レジストパターンをマスクとして、かつ、前記第１
    の絶縁膜をエッチングストッパとして、前記第２の絶縁
    膜をエッチングし、続いて前記レジストパターンを除去
    して、前記第２の絶縁膜よりなる隆起部を形成する工程
    と、 前記第１および第２の絶縁膜と選択比が異なる第３の絶
    縁膜を、少なくとも前記隆起部を覆うように形成する工
    程と、 前記第１および第２の絶縁膜をエッチングストッパとし
    て、前記第３の絶縁膜を、前記第２の絶縁膜の側壁にあ
    る第３の絶縁膜を残してエッチバックする工程と、 前記隆起部を、選択的にエッチング除去し、前記第３の
    絶縁膜を自立壁として残す工程と、 前記自立壁の凹凸をコンフォーマルに覆うように全面に
    導電膜を形成する工程と、 前記導電膜の凹凸を埋込むように、前記第１および第２
    の絶縁膜と選択比が異なる第４の絶縁膜を形成する工程
    と、 前記第４の絶縁膜をエッチバックして、前記導電膜の上
    部を露出させる工程と、 前記露出した導電膜をエッチング除去して、前記自立壁
    の上部を露出させる工程と、 前記第４の絶縁膜を選択的にエッチング除去する工程
    と、 前記第１の絶縁膜をエッチングストッパとして、前記自
    立壁をエッチング除去し、前記導電膜を露出させて、前
    記電極を形成する工程と、を含むことを特徴とする電極
    パターンの作製方法。
15. 【請求項１５】請求項１３または１４に記載の方法によ
    り作製された電極パターンにおいて、 隣り合う前記電極間の分離幅は、前記フォトリソグラフ
    ィにおいて用いられる光の波長よりも小さいことを特徴
    とする電極パターン。
16. 【請求項１６】前記電極間の分離幅は、０．０５〜０．
    １μｍであることを特徴とする請求項１５記載の電極パ
    ターン。
17. 【請求項１７】平面上で直交する二方向に配列される電
    極の平面上で見た大きさは、それぞれの前記方向におい
    て、異なる２つの大きさが交互に繰り返すように構成さ
    れていることを特徴とする請求項１５または１６記載の
    電極パターン。
18. 【請求項１８】前記電極は、ＤＲＡＭのスタックトキャ
    パシタを構成するシリンダ状の下部電極であることを特
    徴とする請求項１５，１６または１７記載の電極パター
    ン。
19. 【請求項１９】平面上で直交する二方向に配列される電
    極の平面上で見た大きさが、それぞれの前記方向におい
    て、異なる２つの大きさが交互に繰り返すように構成さ
    れている電極パターンの作製に用いるフォトマスクであ
    って、 前記電極の形成予定位置の前記二方向のそれぞれにおい
    て一つ置きに、遮光部が配置され、これら遮光部同士
    は、コーナーで隣接しているか、または近接しているこ
    とを特徴とするフォトマスク。