JP2001339050A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001339050A
JP2001339050A JP2000160022A JP2000160022A JP2001339050A JP 2001339050 A JP2001339050 A JP 2001339050A JP 2000160022 A JP2000160022 A JP 2000160022A JP 2000160022 A JP2000160022 A JP 2000160022A JP 2001339050 A JP2001339050 A JP 2001339050A
Authority
JP
Japan
Prior art keywords
region
cell transistor
wiring
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000160022A
Other languages
English (en)
Inventor
Miki Miyajima
幹 宮嶋
Masahiko Takeuchi
雅彦 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000160022A priority Critical patent/JP2001339050A/ja
Priority to US09/725,852 priority patent/US6521933B2/en
Priority to KR10-2001-0004527A priority patent/KR100398852B1/ko
Priority to TW090101867A priority patent/TW478150B/zh
Publication of JP2001339050A publication Critical patent/JP2001339050A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 セルトランジスタの特性を、確実にかつ安定
した状態で測定することのできるセルトランジスタＴＥ
Ｇを得るための半導体装置の電極からの引出し配線構造
を得る。 【解決手段】 領域から延びるように設けられた、スト
レージノード（ＳＮ）ポリ溝１１が設けられ、このスト
レージノード（ＳＮ）ポリ溝１１の内壁には、溝型引出
電極１２Ａが形成されている。さらに、ストレージノー
ド（ＳＮ）ポリ溝１１の上方において、溝型引出電極１
２Ａから延在する延長パッド電極部１２Ｂが設けられて
いる。さらに、この延長パッド電極部１２Ｂを貫通し、
延長パッド電極部１２Ｂの上層において、アルミ配線８
と延長パッド電極部１２Ｂとを接続するコンタクトプラ
グ７が設けられている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、より特定的には半導体装置のセルトランジスタの特
性を測定するための特性測定専用素子を備えた半導体装
置の配線構造に関するものである。
【０００２】
【従来の技術】半導体装置の高集積化にともないチップ
サイズが縮小されるものの、半導体装置の記憶容量はそ
の増大を要求されるため、たとえば、半導体装置の構造
は近年複雑になっている。
【０００３】一方、半導体装置には、その開発におい
て、回路、デバイスおよびプロセス等の評価を行なうた
めの特性測定専用素子（以下、ＴＥＧと称する）が設け
られる。半導体装置のセルトランジスタの評価を行なう
セルトランジスタＴＥＧを設ける場合には、たとえば、
セルトランジスタに設けられるストレージノードから電
気的なコンタクト配線を引き出し、セルトランジスタＴ
ＥＧが設けられる。
【０００４】上述したように、近年半導体装置の構造は
複雑になっていることから、ストレージノードの構造も
複雑になり、その製造方法も複雑になる。
【０００５】しかし、半導体装置の構造および製造方法
が複雑になっても、セルトランジスタＴＥＧの評価は正
確に実行される必要があり、セルトランジスタＴＥＧを
設けるための半導体装置の電極からの引出し配線構造が
重要となる。
【０００６】（従来の技術の構成）図２３に従来の厚膜
スタックキャパシタ構造を有するセルトランジスタに設
けられるのセルトランジスタＴＥＧの断面構造を示す。
このセルトランジスタＴＥＧの構造によれば、半導体基
板であるシリコン基板１００の主表面の所定領域には、
ソース／ドレイン領域を規定する活性領域２０および素
子分離酸化膜３０設けられている。
【０００７】シリコン基板１００の上にはゲート絶縁膜
１Ａを介在してトランスファゲート１Ｂが設けられてお
り、このトランスファゲート１Ｂは、窒化膜１Ｄおよび
ＴＥＯＳ（Tetra Etyle Ortho Silicate）膜１Ｃに
より覆われている。
【０００８】活性領域２０の一つの領域には、ビット線
コンタクトプラグ４Ｂを介在してビット線（ＢＬ）２が
接続され、活性領域２０の他の領域にはストレージノー
ドコンタクト（ＳＣ）プラグ４Ｓを介在してストレージ
ノード（ＳＮ電極）５が接続されている。なお、トラン
スファゲート１Ｂ、窒化膜１Ｄ、ＴＥＯＳ膜１Ｃ、およ
び、ビット線（ＢＬ）２は、ＢＰＴＥＯＳ層間膜３によ
り覆われている。
【０００９】表面が平坦化されたＢＰＴＥＯＳ層間膜３
の上には、膜厚さが５００ｎｍのドープトポリシリコン
を堆積して形成されたストレージノード電極５が設けら
れ、厚膜スタックキャパシタ構造が採用されている。な
お、ストレージノード電極５はＴＥＯＳ膜からなるコン
タクト層間膜６により覆われている。
【００１０】このストレージノード電極５には、タング
ステンからなるコンタクトプラグ７、および、このコン
タクトプラグ７によって、ストレージノード電極５に電
気的に接続されるアルミ配線８が設けられている。な
お、上記構成を有するセルトランジスタＴＥＧは、ＤＲ
ＡＭ（Dynamic Random Access Memory）製造技術に
より、メモリセル領域のトランジスタと同じ工程に基づ
き形成される。
【００１１】ここで、上記構造よりなるセルトランジス
タＴＥＧは、図２３に示すように、ストレージノード電
極５はドープトポリシリコンを５００ｎｍデポした厚膜
スタック構造が採用されていることから、層間膜６にタ
ングステンプラグ７を設けるためのコンタクトホール６
ａをエッチングにより形成する場合に、エッチングによ
りコンタクトホール６ａがストレージノード電極５を突
き抜けることはない。その結果、セルトランジスタＴＥ
Ｇのストレージノード側の配線を確実に形成および確保
することができる。
【００１２】
【発明が解決しようとする課題】上述したように、ＤＲ
ＡＭの製造技術により、メモリセル領域のトランジスタ
と同じ工程に基づき形成されるセルトランジスタＴＥＧ
を製造するにあたり、従来の厚膜スタックキャパシタ構
造では、ストレージノード電極５を構成するドープトポ
リシリコンの膜厚さが５００ｎｍと厚膜であるため、エ
ッチングによりコンタクトホール６ａがストレージノー
ド電極５を突き抜けることがなく、セルトランジスタＴ
ＥＧ用のタングステンプラグ７およびアルミ配線８を設
けることができた。
【００１３】しかし、大容量キャパシタを得るために、
ストレージノード構造が厚膜スタックキャパシタ構造か
ら円筒構造に移行した場合、ストレージノード電極５を
構成するドープトポリシリコンの膜厚さが５０ｎｍと従
来構造と比べ約１／１０となるため、従来のセルトラン
ジスタＴＥＧに用いられてた配線構造ではストレージノ
ード側のコンタクトを確実に得られないという問題が生
じる。
【００１４】したがって、この発明の目的は、セルトラ
ンジスタの特性を、確実にかつ安定した状態で測定する
ことのできるセルトランジスタＴＥＧを得るための半導
体装置の電極からの引出し配線構造を得ることを目的と
した、半導体装置およびその製造方法を提供することに
ある。
【００１５】
【課題を解決するための手段】この発明に基づいた半導
体装置の一つの局面においては、セルトランジスタ形成
領域および配線領域を有するセルトランジスタ特性測定
専用素子を備える半導体装置であって、上記セルトラン
ジスタ形成領域に設けられる円筒型ストレージノード電
極と上記配線領域とを電気的に接続するための接続構造
を有し、上記セルトランジスタ形成領域と上記配線領域
とは平面的に見て異なる領域に配置され、上記接続構造
は、溝部の側壁に沿った溝型引出電極を有する。
【００１６】上記円筒型ストレージノード電極に接続さ
れる溝型引出電極を採用することにより、配線領域の近
傍にまで溝型の電極が引出されることから、円筒キャパ
シタ構造を用いたセルトランジスタのセルトランジスタ
特性測定専用素子の場合であっても、円筒型ストレージ
ノード電極に接する溝型の電極を介して、円筒型ストレ
ージノード電極と配線領域とのコンタクトを確実に形成
することが可能となる。その結果、特性測定専用素子を
用いて、安定した状態でトランジスタ特性を測定できる
ことが可能になる。
【００１７】また、上記発明において好ましくは、上記
接続構造は、上記溝部上方において、上記溝型引出電極
から延在する延長パッド電極部と、上記延長パッド電極
部を貫通し、上記溝型引出電極よりも上層に設けられた
上記配線領域と上記延長パッド電極とを接続するコンタ
クトプラグとを備える。
【００１８】この構成により、コンタクトプラグの側壁
と延長パッド電極部とが確実に接続され、円筒型ストレ
ージノード電極の接する溝型の電極（延長パッド電極部
に接続）と配線領域（コンタクトプラグに接続）との電
気的接続を確実に形成することが可能となる。その結
果、安定した状態でトランジスタ特性を測定できること
が可能になる。
【００１９】また、上記発明において好ましくは、上記
接続構造は、上記溝型引出電極よりも下層に配置される
導電層と、上記溝型引出電極と上記導電層とを接続する
第１コンタクトプラグと、上記導電層よりも上層であ
り、上記溝型引出電極よりも下層に設けられた配線層
と、上記配線層と上記導電層とを接続する第２コンタク
トプラグと、上記配線層と上記配線領域とを接続する第
３コンタクトプラグとを備える。また、好ましくは、上
記導電層は、ゲート電極層またはランディングパットで
ある。
【００２０】また、上記発明において好ましくは、上記
接続構造は、上記溝型引出電極よりも下層に設けられる
配線層と、上記溝型引出電極と前記配線層とを接続する
第１コンタクトプラグと、上記配線層と上記配線領域と
を接続する第２コンタクトプラグとを備える。
【００２１】また、上記発明において好ましくは、上記
接続構造は、上記溝型引出電極よりも下層に設けられ、
上記溝型引出電極の下端部が直接接続される配線層と、
上記配線層と上記配線領域とを接続するコンタクトプラ
グとを備える。また、好ましくは、上記配線領域はアル
ミ配線層である。
【００２２】また、この発明に基づいた半導体装置のさ
らに他の局面においては、セルトランジスタ形成領域お
よび配線領域を有するセルトランジスタ特性測定専用素
子を備える半導体装置であって、上記セルトランジスタ
形成領域と上記配線領域とは平面的に見て略同一領域に
配置され、上記接続構造は、上記円筒型ストレージノー
ド電極と上記配線領域とを接続するコンタクトプラグを
有する。
【００２３】上記各構成を採用することによっても、円
筒型ストレージノード電極と配線領域との間の電気的接
続を確実に確保することが可能になり、安定した状態で
トランジスタ特性を測定できることが可能になる。
【００２４】この発明に基づいた半導体装置のさらに他
の局面においては、セルトランジスタ形成領域を有する
セルトランジスタ特性測定専用素子を備える半導体装置
であって、上記セルトランジスタ形成領域は、略細長形
状の活性領域と、上記活性領域の長手方向に対して直行
する方向に設けられるゲート電極と、上記ゲート電極の
上方において上記活性領域の長手方向に延び、上記活性
領域と平面的に見て重ならないように設けられるビット
線と、上記配線領域の下方に配置され上記活性領域と接
続されるランディングパッドと、上記ランディングパッ
ドと、上記配線領域とを接続するコンタクトプラグとを
備える。
【００２５】上記構成によれば、ランディングパッドお
よびコンタクトプラグを介在して、活性領域と配線領域
とが確実に電気的に接続される。その結果、セルトラン
ジスタの活性領域から配線を引出すことが可能になり、
安定した状態でトランジスタ特性を測定できることが可
能になる。
【００２６】この発明に基づいた半導体装置のさらに他
の局面においては、上記発明において好ましくは、セル
トランジスタ形成領域および配線領域を有するセルトラ
ンジスタ特性測定専用素子を備える半導体装置であっ
て、上記セルトランジスタ形成領域は、略細長形状の活
性領域と、上記活性領域の長手方向に対して直行する方
向に設けられるゲート電極と、上記ゲート電極の上方に
おいて上記活性領域の長手方向に延び、上記活性領域と
平面的に見て重ならないように設けられるビット線とを
備え、上記配線領域は、上記セルトランジスタ形成領域
の上方に層間膜を介在して設けられ、上記配線領域とビ
ット線とを接続するコンタクトプラグを有する。また、
上記発明において好ましくは、上記コンタクトプラグ
は、２段構造を有する。
【００２７】上記構成によれば、コンタクトプラグによ
り活性領域と配線領域とが確実に電気的に接続される。
その結果、セルトランジスタの活性領域から配線を引出
すことが可能になり、安定した状態でトランジスタ特性
を測定できることが可能になる。
【００２８】この発明に基づいた半導体装置の製造方法
の一つの局面においては、セルトランジスタ形成領域お
よび配線領域を有するセルトランジスタ特性測定専用素
子を備える半導体装置の製造方法であって、円筒型スト
レージノード電極を備える上記セルトランジスタ形成領
域を形成する工程と、上記円筒型ストレージノード電極
に接続するコンタクトプラグを形成する工程と、上記コ
ンタクトプラグに接続する配線領域を形成する工程とを
備える。
【００２９】上記工程からなる半導体装置を製造するこ
とにより、円筒型ストレージノード電極と配線領域とが
コンタクトプラグにより確実に接続される。その結果、
円筒型ストレージノード電極から確実に配線を引出すこ
とが可能になり、安定した状態でトランジスタ特性を測
定できることが可能になる。
【００３０】この発明に基づいた半導体装置の製造方法
の他の局面においては、セルトランジスタ形成領域およ
び配線領域を有するセルトランジスタ特性測定専用素子
を備える半導体装置の製造方法であって、略細長形状の
活性領域と、上記活性領域の長手方向に対して直行する
方向に設けられるゲート電極と、上記ゲート電極の上方
において前記活性領域の長手方向に延び、上記活性領域
と平面的に見て重ならないように設けられるビット線と
を備える上記セルトランジスタ形成領域を形成する工程
と、上記セルトランジスタ形成領域を覆う層間膜を形成
する工程と、上記層間膜に埋め込まれ、上記活性領域に
接続する第１コンタクトプラグおよび第２コンタクトプ
ラグを形成する工程と、上記層間膜の上面に、上記第２
コンタクトプラグに接する上記配線領域を形成する工程
とを備える。
【００３１】上記工程からなる半導体装置を製造するこ
とにより、配線領域と活性領域と第１コンタクトプラグ
および第２コンタクトプラグにより確実に接続される。
その結果、活性領域から確実に配線を引出すことが可能
になり、安定した状態でトランジスタ特性を測定できる
ことが可能になる。
【００３２】
【発明の実施の形態】以下、この発明に基づいた、種々
の引出し配線構造を有するセルトランジスタＴＥＧの各
実施の形態における構造について、図を参照しながら説
明する。なお、図１は、以下に示す実施の形態１〜５に
おけるストレージノード電極からの引出し配線構造を有
するセルトランジスタＴＥＧの平面構造を示す模式図で
ある。同図において、領域１０００には、半導体装置の
メモリセルに形成されるセルトランジスタと同一構造を
有するセルトランジスタ形成領域が示され、領域２００
０には、セルトランジスタの特性評価に用いられる素子
配線領域が示されている。また、領域１０００と領域２
０００とは、図示するように、平面的に見て異なる領域
に配置されている。
【００３３】なお、下記に示す各実施の形態において
は、本来であればキャパシタを構成するために、ストレ
ージノード電極の上に誘電体膜層を介在してセルプレー
トが設けられるが、誘電体膜層およびセルプレートにつ
いては、本発明の本質的部分ではないめ、図示およびそ
の説明を省略するものとする。
【００３４】（実施の形態１）まず、図１〜図３を参照
して、本実施の形態におけるセルトランジスタＴＥＧの
引出し配線構造について説明する。なお、図２は図１中
Ｘ矢視線にしたがった断面構造を示す図であり、図３は
図１中Ｘ１矢視線にしたがった断面構造を示す図であ
る。
【００３５】（構成）まず、図１および図２を参照し
て、このセルトランジスタＴＥＧの領域１０００の構造
について説明する。このセルトランジスタＴＥＧは、半
導体基板であるシリコン基板１００の主表面の所定領域
において、素子分離領域３０によりそれぞれ分離され、
ソース／ドレイン領域を規定する略細長形状の活性領域
２０と、この活性領域２０の長手方向に対して直行する
方向に沿って、シリコン基板１００の上にゲート絶縁膜
１Ａを介在して設けられたトランスファゲート１Ｂと、
このトランスファゲート１Ｂを覆うように設けられる窒
化膜１ＤおよびＴＥＯＳ膜１Ｃとを有する。また、トラ
ンスファゲート１Ｂの上方において、活性領域２０の長
手方向に延び、活性領域２０と平面的に見て重ならない
ように配置される、タングステン等からなるビット線
（ＢＬ）２が設けられている。
【００３６】活性領域２０には、図２に示すように、ポ
リシリコンなどからなるランディングパッド１３が設け
られ、さらに、ストレージノードコンタクト４を介在し
て、ランディングパッド１３に円筒型ストレージノード
（ＳＮ）電極１２が接続されている。また、ストレージ
ノード（ＳＮ）ポリ溝１１が、領域２０００に延びるよ
うに設けられ、ストレージノード（ＳＮ）ポリ溝１１の
内壁には、膜厚が５０ｎｍのドープトポリシリコン膜か
らなる溝型引出電極１２Ａが形成されている。
【００３７】次に、図１および図３を参照して、このセ
ルトランジスタＴＥＧの領域２０００の構造について説
明する。本実施の形態の領域２０００においては、素子
分離領域３０の上方に、上記したゲート絶縁膜１Ａ、窒
化膜１ＤおよびＴＥＯＳ膜１Ｃと同一工程で製造された
層間絶縁層１０１が設けられ、この層間絶縁層１０１の
上方には、領域１０００から延びるように設けられた、
ストレージノード（ＳＮ）ポリ溝１１が設けられ、この
ストレージノード（ＳＮ）ポリ溝１１の内壁には、膜厚
が５０ｎｍのドープトポリシリコン膜からなる溝型引出
電極１２Ａが形成されている。さらに、本実施の形態の
特徴的構造として、ストレージノード（ＳＮ）ポリ溝１
１の上方において、溝型引出電極１２Ａから延在し、膜
厚が２０ｎｍのドープトポリシリコン膜からなる延長パ
ッド電極部１２Ｂが設けられている。なお、溝型引出電
極１２Ａは、円筒型ストレージノード（ＳＮ）電極１２
の形成時に、２０ｎｍの薄膜ドープトポリシリコン膜を
堆積し、ライン状パターンを用いてエッチングを行なう
ことにより形成される。
【００３８】さらに、この延長パッド電極部１２Ｂを貫
通し、延長パッド電極部１２Ｂの上層において、ＴＥＯ
Ｓ膜からなるコンタクト層間膜６を介在して設けられた
配線領域としてのアルミ配線８と、延長パッド電極部１
２Ｂとを接続するタングステンのコンタクトプラグ７と
が設けられている。
【００３９】このようにして、溝型引出電極１２Ａが、
電気的に領域２０００のアルミ配線８まで引出される。
なお、延長パッド電極部１２Ｂ、コンタクトプラグ７お
よびアルミ配線８は半導体基板１００上にＤＲＡＭ技術
を用いて。メモリセル形成工程と同じに形成される。
【００４０】（作用・効果）上記したように、ストレー
ジノード（ＳＮ）電極１２に接続された溝型引出電極１
２Ａが、領域２０００のアルミ配線８まで引出される引
出構造を採用することにより、円筒キャパシタ構造を用
いたセルトランジスタのセルトランジスタＴＥＧにおい
て、ドープトポリシリコン膜１２が薄膜であっても、溝
型引出電極１２Ａを配線領域の近傍にまで引出し、溝型
引出電極１２Ａに接続する延長パッド電極部１２Ｂに対
して側壁コンタクトによりコンタクトプラグ７を電気的
に接続させている。これにより、ストレージノード（Ｓ
Ｎ）電極１２とアルミ配線８とを電気的に確実に接続す
ることが可能になる。その結果、安定した状態でトラン
ジスタ特性を測定できることが可能になる。
【００４１】（実施の形態２）次に、図１および図４を
参照して、本実施の形態におけるセルトランジスタＴＥ
Ｇの引出し配線構造について説明する。なお、図４は図
１中Ｘ２矢視線にしたがった断面構造を示す図である。
また、セルトランジスタＴＥＧの領域１０００の構造に
ついては、上記実施の形態と同じであるため、領域２０
００の構造についてのみ説明する。
【００４２】（構成）本実施の形態における引出し構造
について、図４を参照して説明する。領域２０００に位
置する溝型引出電極１２Ａの下方に、トランスファゲー
ト１Ｂと同一工程で製造されるゲート電極層１０１Ｂを
配置し、溝型引出電極１２Ａの溝の下端部からゲート電
極層１０１Ｂに接続するコンタクトプラグ４を設ける。
【００４３】また、ゲート電極層１０１Ｂよりも上層で
あって、溝型引出電極１２Ａの下端部よりも下層に、ビ
ット線（ＢＬ）２と同一工程で製造される配線層として
のビット線層１０２を配置し、このビット線層１０２と
ゲート電極層１０１Ｂとを、コンタクトプラグ１０で接
続する。さらに、図１に示すように、ビット線層１０２
とアルミ配線８とをコンタクトプラグ７により接続す
る。
【００４４】（作用・効果）上記した構成においても、
溝型引出電極１２Ａからの電気的接続を、ストレージノ
ードコンタクトプラグ４、ゲート電極層１０１Ｂ、コン
タクトプラグ１０、ビット線層１０２、および、コンタ
クトプラグ７を介して、アルミ配線８へ引出すことが可
能になり、上記実施の形態１と同等の作用効果を得るこ
とができる。
【００４５】（実施の形態３）次に、図１および図５を
参照して、本実施の形態におけるセルトランジスタＴＥ
Ｇの引出し配線構造について説明する。なお、図５は図
１中Ｘ３矢視線にしたがった断面構造を示す図である。
また、セルトランジスタＴＥＧの領域１０００の構造に
ついては、上記実施の形態１と同じであるため、領域２
０００の構造についてのみ説明する。
【００４６】（構成）本実施の形態における引出し構造
について、図５を参照して説明する。領域２０００に位
置する溝型引出電極１２Ａの下方に、ゲート電極間のセ
ルフアラインコンタクトエッチング技術を用いて、ポリ
シリコンなどからなるランディングパッド９を形成し、
溝型引出電極１２Ａの下端部からランディングパッド９
に接続するコンタクトプラグ４を設ける。
【００４７】また、ランディングパッド９よりも上層で
あって、溝型引出電極１２Ａの下端部よりも下層に、ビ
ット線（ＢＬ）２と同一工程で製造される配線層として
のビット線層１０２を配置し、このビット線層１０２と
ランディングパッド９とを、コンタクトプラグ１０で接
続する。さらに、図１に示すように、ビット線層１０２
とアルミ配線８とをコンタクトプラグ７により接続す
る。
【００４８】（作用・効果）上記した構成においても、
上記実施の形態２の構成と同様に、溝型引出電極１２Ａ
からの電気的接続を、ランディングパッド９、ゲート電
極層１０１Ｂ、コンタクトプラグ１０、ビット線層１０
２、および、コンタクトプラグ７を介して、アルミ配線
８へ引出すことが可能になり、上記実施の形態１と同等
の作用効果を得ることができる。
【００４９】（実施の形態４）次に、図１および図６を
参照して、本実施の形態におけるセルトランジスタＴＥ
Ｇの引出し配線構造について説明する。なお、図６は図
１中Ｘ４矢視線にしたがった断面構造を示す図である。
また、セルトランジスタＴＥＧの領域１０００の構造に
ついては、上記実施の形態１と同じであるため、領域２
０００の構造についてのみ説明する。
【００５０】（構成）本実施の形態における引出し構造
について、図６を参照して説明する。領域２０００に位
置する溝型引出電極１２Ａの下方に、ビット線（ＢＬ）
２と同一工程で製造される配線層としてのビット線層１
０２を配置し、このビット線層１０２と溝型引出電極１
２Ａとを、コンタクトプラグ４で接続する。さらに、図
１に示すように、ビット線層１０２とアルミ配線８とを
コンタクトプラグ７により接続する。
【００５１】（作用・効果）上記した構成においても、
上記実施の形態２の構成と同様に、溝型引出電極１２Ａ
から電気的接続を、コンタクトプラグ４、ビット線層１
０２、および、コンタクトプラグ７を介して、アルミ配
線８へ引出すことが可能になり、上記実施の形態１と同
等の作用効果を得ることができる。
【００５２】（実施の形態５）次に、図１および図７を
参照して、本実施の形態におけるセルトランジスタＴＥ
Ｇの引出し配線構造について説明する。なお、図７は図
１中Ｘ５矢視線にしたがった断面構造を示す図である。
また、セルトランジスタＴＥＧの領域１０００の構造に
ついては、上記実施の形態１と同じであるため、領域２
０００の構造についてのみ説明する。
【００５３】（構成）本実施の形態における引出し構造
について、図７を参照して説明する。領域２０００に位
置する溝型引出電極１２Ａの下方に、ビット線（ＢＬ）
２と同一工程で製造される配線層としてのビット線層１
０２を配置し、このビット線層１０２に溝型引出電極１
２Ａの下端部を直接接続させる。さらに、図１に示すよ
うに、ビット線層１０２とアルミ配線８とをコンタクト
プラグ７により接続する。
【００５４】なお、ストレージノード（ＳＮ）ポリ溝１
１は、上記実施の形態で形成されるコンタクトプラグ４
のコンタクトホールに比べ開口面積が大きいためエッチ
ング時のエッチングレートが速く、そのためビット線層
１０２上のＢＰＴＥＯＳ層間膜をオーバエッチせずに、
制御することが困難な場合が生じる。そこで、本実施の
形態においては、ストレージノード（ＳＮ）ポリ溝１１
を積極的にビット線層１０２に到達するまで、エッチン
グするようにしたものである。
【００５５】（作用・効果）上記した構成においても、
上記実施の形態２の構成と同様に、溝型引出電極１２Ａ
から電気的接続を、ビット線層１０２、および、コンタ
クトプラグ７を介して、アルミ配線８へ引出すことが可
能になり、上記実施の形態１と同等の作用効果を得るこ
とができる。
【００５６】（実施の形態６）上記実施の形態１〜５に
おける５種類の引出し構造の組合わせを、図１の平面構
造に示すように、領域２０００に適用することにより、
さらに安定した状態でトランジスタ特性を測定でき、ま
た配線およびコンタクトの抵抗の低下を図ることが可能
となる。
【００５７】（実施の形態７）次に、図８および図９を
参照して、本実施の形態におけるセルトランジスタＴＥ
Ｇの引出し配線構造について説明する。なお、図８はセ
ルトランジスタＴＥＧの平面構造を示す模式図であり、
図９は図８中Ｘ８矢視線にしたがった断面構造を示す図
である。
【００５８】（構成）両図を参照して、このセルトラン
ジスタＴＥＧの構造について説明する。半導体基板であ
るシリコン基板１００の主表面の所定領域において、素
子分離領域３０によりそれぞれ分離され、ソース／ドレ
イン領域を規定する略細長形状の活性領域２０と、この
活性領域２０の長手方向に対して直行する方向に沿っ
て、シリコン基板１００の上にゲート絶縁膜１Ａを介在
して設けられたトランスファゲート１Ｂ有するセルトラ
ンジスタを備える。また、トランスファゲート１Ｂの上
方において、活性領域２０の長手方向に延び、活性領域
２０と平面的に見て重ならないように配置される、タン
グステン等からなるビット線（ＢＬ）２が設けられてい
る。
【００５９】活性領域２０には、ポリシリコンなどから
なるランディングパッド１３Ａが、ビット線コンタクト
およびストレージノードコンタクトと同一製造工程にお
いて設けられ、さらに、コンタクトプラグ１０を介在し
て、ランディングパッド１３Ａにビット線（ＢＬ）２が
接続される。ランディングパッド１３Ａは、トランスフ
ァゲート１Ｂと同一方向に延びる短冊形状を有する。
【００６０】（作用・効果）この構造により、ランディ
ングパッド１３Ａ、コンタクトプラグ１０およビット線
（ＢＬ）２を介して、セルトランジスタの活性領域を利
用して、セルトランジスタ特性を測定することが可能に
なる。また、配線とコンタクトの抵抗を小さくすること
も可能になる。さらに、ビット線（ＢＬ）２を形成した
後にセルトランジスタ特性の測定が可能となることか
ら、セルトランジスタＴＥＧでの製造工程数を少なくす
ることも可能になる。
【００６１】（実施の形態８）次に、図１０を参照し
て、本実施の形態におけるセルトランジスタＴＥＧの引
出し配線構造について説明する。なお、図１０はセルト
ランジスタＴＥＧの平面構造を示す模式図である。
【００６２】（構成）本実施の形態におけるセルトラン
ジスタＴＥＧの引出し配線構造は、上述した実施の形態
７における引出し配線構造と基本的構造は同じである。
相違点は、ランディングパッド１３Ａの長さを、図１０
に示すように、トランスファゲート１Ｂの延びる方向に
長くしたランディングパッド１３Ｂを設け、コンタクト
をとった活性領域２０から離れた位置に設けられたビッ
ト線（ＢＬ）２に対しコンタクトプラグ１０を介在させ
てランディングパッド１３Ａに接続される構造を採用し
ている。
【００６３】（作用・効果）上記構成を採用することに
よっても、上述した実施の形態７における引出し配線構
造と同様の作用効果を得ることが可能になる。
【００６４】（実施の形態９）次に、図１１および図１
２を参照して、本実施の形態におけるセルトランジスタ
ＴＥＧの引出し配線構造について説明する。なお、図１
１はセルトランジスタＴＥＧの平面構造を示す模式図で
あり、図１２は図１１中Ｘ１１矢視線にしたがった断面
構造を示す図である。
【００６５】両図を参照して、このセルトランジスタＴ
ＥＧは、半導体基板であるシリコン基板１００の主表面
の所定領域において、素子分離領域３０によりそれぞれ
分離され、ソース／ドレイン領域を規定する略細長形状
の活性領域２０と、この活性領域２０の長手方向に対し
て直行する方向に沿って、シリコン基板１００の上にゲ
ート絶縁膜を介在して設けられたトランスファゲート１
Ｂと有するセルトランジスタを備える。また、トランス
ファゲート１Ｂの上方において、活性領域２０の長手方
向に延び、活性領域２０と平面的に見て重ならないよう
に配置される、タングステン等からなるビット線（Ｂ
Ｌ）２が設けられている。
【００６６】活性領域２０には、図１２に示すように、
ポリシリコンなどからなるランディングパッド１３が設
けられ、さらに、ストレージノードコンタクトプラグ１
０を介在して、ランディングパッド１３にストレージノ
ード（ＳＮ）ポリ溝１４の側壁に設けられる円筒型スト
レージノード（ＳＮ）電極１５が接続されている。円筒
型ストレージノード（ＳＮ）電極１５は、表面が平坦化
されたコンタクト層間膜６により覆われており、このコ
ンタクト層間膜６の上層には、アルミ配線８が設けられ
ている。また、円筒型ストレージノード（ＳＮ）電極１
５とアルミ配線８とを接続するためのコンタクトプラグ
７が設けられている。
【００６７】（製造方法）次に、上記構成からなるセル
トランジスタＴＥＧの製造方法について、図１３〜図１
６を参照して説明する。なお、図１３〜図１６は、図１
２に示すセルトランジスタＴＥＧの断面構造にしたがっ
た製造工程を示す断面図である。
【００６８】図１３を参照して、ＤＲＡＭの製造技術を
用いて、シリコン基板１００の主表面の所定領域に、素
子分離領域３０、ソース／ドレイン領域を規定する活性
領域２０、トランスファゲート１Ｂ、ビット線（ＢＬ）
２、ポリシリコンなどからなるランディングパッド１
３、および、ストレージノードコンタクト１０を形成す
る。その後、ストレージノードコンタクト１０の上層
に、膜圧さ１７００ｎｍのコンタクト層間膜１６を堆積
する。
【００６９】次に、図１４を参照して、写真製版技術を
用いて、コンタクト層間膜１６をドライエッチングを用
いてパターニングを行ない、ストレージノード（ＳＮ）
ポリ溝１４を形成する。その後、図１５を参照して、ス
トレージノード（ＳＮ）ポリ溝１４の内壁に膜厚さが５
０ｎｍのドープトポリシリコンを堆積し、円筒型ストレ
ージノード（ＳＮ）電極１５を形成する。さらに、円筒
型ストレージノード（ＳＮ）電極１５の上に、ＴＥＯＳ
膜を３００ｎｍ堆積し、コンタクト層間膜６を形成す
る。
【００７０】次に、図１６を参照して、コンタクト層間
膜６の上面を平坦化した後、写真製版技術を用いて開口
パターンを形成した後、ドライエッチングにより円筒型
ストレージノード（ＳＮ）電極１５に通じるコンタクト
ホール７ａをコンタクト層間膜６に開口する。その後、
コンタクトホール７ａにチタンナイトライドのバリアメ
タル膜を堆積し、さらに、タングステンを堆積し、コン
タクト層間膜６上のタングステンをドライエッチングに
より除去して、コンタクトプラグ７を完成させる。その
後、コンタクト層間膜６の表面にアルミ層を堆積し、写
真製版によりパターニングを行ない、図１２に示すよう
に、アルミ配線８を完成させる。
【００７１】（作用・効果）上記した本実施の形態にお
けるセルトランジスタＴＥＧの構造および製造方法によ
れば、円筒型ストレージノード（ＳＮ）電極１５は、コ
ンタクトホール７ａの重ね合わせの位置がずれた場合に
も、コンタクトホール７ａをエッチングにより形成する
際に、円筒型ストレージノード（ＳＮ）電極１５のエッ
チングレートは、コンタクト層間膜６のエッチングレー
トよりも遅いため、ビット線（ＢＬ）２にまでエッチン
グが到達して、円筒型ストレージノード（ＳＮ）電極１
５とビット線（ＢＬ）２とが短絡するすることを防止す
ることができる。
【００７２】また、本引出し構造により、円筒型ストレ
ージノード（ＳＮ）電極１５とアルミ配線８とを電気的
に確実にコンタクトさせることができるめ、安定した状
態で、トランジスタ特性を測定できる。また、図１で示
すような領域２０００を形成するための領域が不要であ
るため、セルトランジスタＴＥＧの平面面積を小さくす
ることが可能になる。
【００７３】（実施の形態１０）次に、図１７および図
１８を参照して、本実施の形態におけるセルトランジス
タＴＥＧの引出し配線構造について説明する。なお、図
１７はセルトランジスタＴＥＧの平面構造を示す模式図
であり、図１８は図１７中Ｘ１７矢視線にしたがった断
面構造を示す図である。
【００７４】両図を参照して、このセルトランジスタＴ
ＥＧは、半導体基板であるシリコン基板１００の主表面
の所定領域において、素子分離領域３０によりそれぞれ
分離され、ソース／ドレイン領域を規定する略細長形状
の活性領域２０と、この活性領域２０の長手方向に対し
て直行する方向に沿って、シリコン基板１００の上にゲ
ート絶縁膜を介在して設けられたトランスファゲート１
Ｂと有するセルトランジスタを備える。また、トランス
ファゲート１Ｂの上方において、活性領域２０の長手方
向に延び、活性領域２０と平面的に見て重ならないよう
に配置される、タングステン等からなるビット線（Ｂ
Ｌ）２およびダミービット線１９が設けられている。
【００７５】活性領域２０には、図１８に示すように、
ポリシリコンなどからなるランディングパッド１３が設
けられている。ランディングパッド１３の上層には、第
１コンタクト層間膜１６が設けられ、この第１コンタク
ト層間膜１６の上層には、第２コンタクト層間膜１８が
設けられ、さらに、この第２コンタクト層間膜１８の上
層には、第３コンタクト層間膜６が設けられている。
【００７６】第３コンタクト層間膜６の上層には、アル
ミ配線８が設けられ、このアルミ配線８とランディング
パッド１３およびダミービット１９とを接続する第１コ
ンタクトプラグ１７および第２コンタクトプラグ７が設
けられている。
【００７７】（製造方法）次に、上記構成からなるセル
トランジスタＴＥＧの製造方法について、図１９〜図２
２を参照して説明する。なお、図１９〜図２２は、図１
８に示すセルトランジスタＴＥＧの断面構造にしたがっ
た製造工程を示す断面図である。
【００７８】図１９を参照して、ＤＲＡＭの製造技術を
用いて、シリコン基板１００の主表面の所定領域に、素
子分離領域３０、ソース／ドレイン領域を規定する活性
領域２０、トランスファゲート１Ｂ、ビット線（ＢＬ）
２、ダミービット線１９、ポリシリコンなどからなるラ
ンディングパッド１３、および、コンタクトプラグ１０
を形成する。その後、コンタクトプラグ１０の上層に、
膜厚さ１０００ｎｍの第１コンタクト層間膜１６を堆積
する。
【００７９】次に、図２０を参照して、写真製版技術を
用いて、第１コンタクト層間膜１６にコンタクトホール
を開口する。このとき、第１コンタクト層間膜１６のエ
ッチングは、ダミービット線１９の表面でエッチングが
停止するように制御する。コンタクトホール内に、チタ
ンナイトライドのバリアメタル膜を堆積し、その後タン
グステンを堆積する。その後、第１コンタクト層間膜１
６上のタングステンに対してＣＭＰ処理を行ない、第１
コンタクト層間膜１６および第１コンタクトプラグ１７
の表面の平坦化を行ない、第１コンタクトプラグ１７を
完成させる。
【００８０】次に、図２１を参照して、第１コンタクト
層間膜１６および第１コンタクトプラグ１７の表面に、
ＢＰＴＥＯＳ膜を７００ｎｍ堆積して第２コンタクト層
間膜１８を形成した後、さらに、第３コンタクト層間膜
６を堆積する。
【００８１】次に、図２２を参照して、写真製版技術を
用いて、第２コンタクト層間膜１８および第３コンタク
ト層間膜６にコンタクトホールを開口する。このとき、
第２コンタクト層間膜１８のエッチングは、第１コンタ
クトプラグ１７の表面でエッチングが停止するように制
御する。コンタクトホール内に、チタンナイトライドの
バリアメタル膜を堆積し、その後タングステンを堆積す
る。その後、第３コンタクト層間膜６上のタングステン
に対してＣＭＰ処理を行ない、第３コンタクト層間膜６
および第２コンタクトプラグ７の表面の平坦化を行な
い、第２コンタクトプラグ７を完成させる。その後、第
３コンタクト層間膜６の表面にアルミ層を堆積し、写真
製版によりパターニングを行ない、図１８に示すよう
に、アルミ配線８を完成させる。
【００８２】（作用・効果）上記した本実施の形態にお
けるセルトランジスタＴＥＧの構造および製造方法によ
れば、コンタクト層間膜の堆積を２回以上に分け、第１
のコンタクト層間膜１７の形成時に、第１コンタクトプ
ラグ１７を形成することにより、第１コンタクトプラグ
１７をコンタクトプラグ１０に位置精度よくコンタクト
させることができる。
【００８３】また、本引出し構造により、活性領域２０
とアルミ配線８とを電気的に確実にコンタクトさせるこ
とができるため、安定した状態で、トランジスタ特性を
測定できる。また、図１で示すような領域２０００を形
成するための領域が不要であるため、セルトランジスタ
ＴＥＧの平面面積を小さくすることが可能になる。
【００８４】以上、今回開示された実施の形態はすべて
の点で例示であって制限的なものではないと考えられる
べきである。本発明の範囲は上記した説明ではなくて特
許請求の範囲によって示され、特許請求の範囲と均等の
意味および範囲内でのすべての変更が含まれることが意
図される。
【００８５】
【発明の効果】この発明に基づいた半導体装置のおよび
その製造方法によれば、配線領域へのコンタクトを確実
に形成することが可能となため、特性測定専用素子を用
いて、安定した状態でトランジスタ特性を測定できるこ
とが可能になる。
【図面の簡単な説明】
【図１】 実施の形態１〜５におけるストレージノード
電極からの引出し配線構造を有するセルトランジスタＴ
ＥＧの平面構造を示す模式図である。
【図２】 図１中Ｘ矢視線にしたがった断面構造を示す
図である。
【図３】 図１中Ｘ１矢視線にしたがった断面構造を示
す図である。
【図４】 図１中Ｘ２矢視線にしたがった断面構造を示
す図である。
【図５】 図１中Ｘ３矢視線にしたがった断面構造を示
す図である。
【図６】 図１中Ｘ４矢視線にしたがった断面構造を示
す図である。
【図７】 図１中Ｘ５矢視線にしたがった断面構造を示
す図である。
【図８】 実施の形態７におけるセルトランジスタＴＥ
Ｇの平面構造を示す模式図である。
【図９】 図８中Ｘ８矢視線にしたがった断面構造を示
す図である。
【図１０】 実施の形態８におけるセルトランジスタＴ
ＥＧの平面構造を示す模式図である。
【図１１】 実施の形態９におけるセルトランジスタＴ
ＥＧの平面構造を示す模式図である。
【図１２】 図１１中Ｘ１１矢視線にしたがった断面構
造を示す図である。
【図１３】 実施の形態９におけるセルトランジスタＴ
ＥＧの製造方法を示す第１工程断面図である。
【図１４】 実施の形態９におけるセルトランジスタＴ
ＥＧの製造方法を示す第２工程断面図である。
【図１５】 実施の形態９におけるセルトランジスタＴ
ＥＧの製造方法を示す第３工程断面図である。
【図１６】 実施の形態９におけるセルトランジスタＴ
ＥＧの製造方法を示す第４工程断面図である。
【図１７】 実施の形態１０におけるセルトランジスタ
ＴＥＧの平面構造を示す模式図である。
【図１８】 図１７中Ｘ１７矢視線にしたがった断面構
造を示す図である。
【図１９】 実施の形態１０におけるセルトランジスタ
ＴＥＧの製造方法を示す第１工程断面図である。
【図２０】 実施の形態１０におけるセルトランジスタ
ＴＥＧの製造方法を示す第２工程断面図である。
【図２１】 実施の形態１０におけるセルトランジスタ
ＴＥＧの製造方法を示す第３工程断面図である。
【図２２】 実施の形態１０におけるセルトランジスタ
ＴＥＧの製造方法を示す第４工程断面図である。
【図２３】 従来技術におけるセルトランジスタＴＥＧ
の断面構造図である。
【符号の説明】
１Ａ ゲート絶縁膜、１Ｂ トランスファゲート、１Ｃ
ＴＥＯＳ膜、１Ｄ窒化膜、２ ビット線（ＢＬ）、４
ストレージノードコンタクト、１１ ストレージノー
ド（ＳＮ）ポリ溝、６ コンタクト層間膜、７ コンタ
クトプラグ、７ａ コンタクトホール、８ アルミ配
線、９ ランディングパッド、１０ コンタクトプラ
グ、１２ 円筒型ストレージノード（ＳＮ）電極、１２
Ａ 溝型引出電極、１２Ｂ 延長パッド電極部、１３
ランディングパッド、１３Ａ ランディングパッド、１
３Ｂ ランディングパッド、１４ ストレージノード
（ＳＮ）ポリ溝、１５ 円筒型ストレージノード（Ｓ
Ｎ）電極、１６ コンタクト層間膜、１７ 第１コンタ
クトプラグ、１８ 第２コンタクト層間膜、１９ ダミ
ービット線、２０ 活性領域、３０ 素子分離領域、１
００ シリコン基板、１０１ 層間絶縁層、１０１Ｂ
ゲート電極層、１０２ ビット線層、１０００ 領域、
２０００ 領域。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 27/10 ６２１Ｃ 27/108 ６８１Ｚ 21/8242 Ｆターム(参考） 4M106 AB01 AB07 AB15 AB16 AB17 BA14 CA01 CA04 5F033 HH04 HH08 HH19 JJ04 JJ19 JJ33 KK01 KK04 LL04 NN07 NN13 NN16 NN20 NN40 QQ24 QQ37 QQ48 RR04 SS04 VV12 VV16 XX03 5F038 CA02 CD18 DF05 DT12 EZ20 5F083 AD24 AD31 AD48 JA36 JA39 JA40 MA05 MA06 MA16 MA17 NA01 ZA20

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 セルトランジスタ形成領域および配線領
    域を有するセルトランジスタ特性測定専用素子を有し、
    前記セルトランジスタ形成領域に設けられる円筒型スト
    レージノード電極と前記配線領域とを電気的に接続する
    ための接続構造を備える、半導体装置であって、 前記セルトランジスタ形成領域と前記配線領域とは平面
    的に見て異なる領域に配置され、 前記セルトランジスタ形成領域から前記配線領域に延び
    るように設けられた溝部と、 前記溝部の側壁に沿って設けられた溝型引出電極と、を
    有する、半導体装置。
  2. 【請求項２】 前記接続構造は、 前記溝部上方において、前記溝型引出電極から延在する
    延長パッド電極部と、 前記延長パッド電極部を貫通し、前記溝型引出電極より
    も上層に設けられた前記配線領域と前記延長パッド電極
    とを接続するコンタクトプラグと、を含む、請求項１に
    記載の半導体装置。
  3. 【請求項３】 前記接続構造は、 前記溝型引出電極よりも下層に配置される導電層と、 前記溝型引出電極と前記導電層とを接続する第１コンタ
    クトプラグと、 前記導電層よりも上層であり、前記溝型引出電極よりも
    下層に設けられる配線層と 前記配線層と前記導電層とを接続する第２コンタクトプ
    ラグと、 前記配線層と前記配線領域とを接続する第３コンタクト
    プラグと、を含む、請求項１に記載の半導体装置。
  4. 【請求項４】 前記導電層は、ゲート電極層またはラン
    ディングパットである、請求項３に記載の半導体装置。
  5. 【請求項５】 前記接続構造は、 前記溝型引出電極よりも下層に設けられる配線層と、 前記溝型引出電極と前記配線層とを接続する第１コンタ
    クトプラグと、 前記配線層と前記配線領域とを接続する第２コンタクト
    プラグと、を有する、請求項１に記載の半導体装置。
  6. 【請求項６】 前記接続構造は、 前記溝型引出電極よりも下層に設けられ、前記溝型引出
    電極に下端部が直接接続される配線層と、 前記配線層と前記配線領域とを接続するコンタクトプラ
    グと、を有する、請求項１に記載の半導体装置。
  7. 【請求項７】 前記配線領域はアルミ配線層である、請
    求項１から６のいずれかに記載の半導体装置。
  8. 【請求項８】 セルトランジスタ形成領域および配線領
    域を有するセルトランジスタ特性測定専用素子を有し、
    前記セルトランジスタ形成領域に設けられる円筒型スト
    レージノード電極と前記配線領域とを電気的に接続する
    ための接続構造を備える、半導体装置であって、 前記セルトランジスタ形成領域と前記配線領域とは平面
    的に見て略同一領域に配置され、 前記接続構造は、前記円筒型ストレージノード電極と前
    記配線領域とを接続するコンタクトプラグを有する、半
    導体装置。
  9. 【請求項９】 前記配線領域はビット線配線層である、
    請求項８に記載の半導体装置。
  10. 【請求項１０】 セルトランジスタ形成領域を有するセ
    ルトランジスタ特性測定専用素子を備える半導体装置で
    あって、 前記セルトランジスタ形成領域は、 略細長形状の活性領域と、 前記活性領域の長手方向に対して直行する方向に設けら
    れるゲート電極と、 前記ゲート電極の上方において前記活性領域の長手方向
    に延び、前記活性領域と平面的に見て重ならないように
    設けられるビット線と、 前記配線領域の下方に配置され前記活性領域と接続され
    るランディングパッドと、 前記ランディングパッドと前記ビットとを接続するコン
    タクトプラグと、を備える、半導体装置。
  11. 【請求項１１】 セルトランジスタ形成領域および配線
    領域を有するセルトランジスタ特性測定専用素子を備え
    る半導体装置であって、 前記セルトランジスタ形成領域は、 略細長形状の活性領域と、 前記活性領域の長手方向に対して直行する方向に設けら
    れるゲート電極と、 前記ゲート電極の上方において前記活性領域の長手方向
    に延び、前記活性領域と平面的に見て重ならないように
    設けられるビット線と、を備え、 前記配線領域は、前記セルトランジスタ形成領域の上方
    に層間膜を介在して設けられ、前記配線領域と前記活性
    領域とを接続するコンタクトプラグを有する、半導体装
    置。
  12. 【請求項１２】 前記コンタクトプラグは、２段構造を
    有する、請求項１１に記載の半導体装置。
  13. 【請求項１３】 セルトランジスタ形成領域および配線
    領域を有するセルトランジスタ特性測定専用素子を備え
    る半導体装置の製造方法であって、 円筒型ストレージノード電極を備える前記セルトランジ
    スタ形成領域を形成する工程と、 前記円筒型ストレージノード電極に接続するコンタクト
    プラグを形成する工程と、 前記コンタクトプラグに接続する配線領域を形成する工
    程とを備える、半導体装置の製造方法。
  14. 【請求項１４】 セルトランジスタ形成領域および配線
    領域を有するセルトランジスタ特性測定専用素子を備え
    る半導体装置の製造方法であって、 略細長形状の活性領域と、前記活性領域の長手方向に対
    して直行する方向に設けられるゲート電極と、前記ゲー
    ト電極の上方において前記活性領域の長手方向に延び、
    前記活性領域と平面的に見て重ならないように設けられ
    るビット線とを備える、前記セルトランジスタ形成領域
    を形成する工程と、 前記セルトランジスタ形成領域を覆う層間膜を形成する
    工程と、 前記層間膜に埋め込まれ、前記活性領域に接続する第１
    コンタクトプラグおよび第２コンタクトプラグを形成す
    る工程と、 前記層間膜の上面に、前記第２コンタクトプラグに接す
    る前記配線領域を形成する工程と、を備える、半導体装
    置の製造方法。
JP2000160022A 2000-05-30 2000-05-30 半導体装置およびその製造方法 Withdrawn JP2001339050A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000160022A JP2001339050A (ja) 2000-05-30 2000-05-30 半導体装置およびその製造方法
US09/725,852 US6521933B2 (en) 2000-05-30 2000-11-30 Semiconductor device and method of manufacturing the same
KR10-2001-0004527A KR100398852B1 (ko) 2000-05-30 2001-01-31 반도체 장치 및 그 제조 방법
TW090101867A TW478150B (en) 2000-05-30 2001-01-31 Semiconductor device and method manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000160022A JP2001339050A (ja) 2000-05-30 2000-05-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2001339050A true JP2001339050A (ja) 2001-12-07

Family

ID=18664274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000160022A Withdrawn JP2001339050A (ja) 2000-05-30 2000-05-30 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US6521933B2 (ja)
JP (1) JP2001339050A (ja)
KR (1) KR100398852B1 (ja)
TW (1) TW478150B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906374B2 (en) 2002-09-18 2005-06-14 Renesas Technology Corp. Semiconductor device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4544764B2 (ja) * 2001-02-28 2010-09-15 三洋電機株式会社 半導体装置とそのパターンレイアウト方法
KR100408414B1 (ko) * 2001-06-20 2003-12-06 삼성전자주식회사 반도체 소자 및 그 제조방법
KR100480601B1 (ko) * 2002-06-21 2005-04-06 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US7772108B2 (en) * 2004-06-25 2010-08-10 Samsung Electronics Co., Ltd. Interconnection structures for semiconductor devices and methods of forming the same
US20070085152A1 (en) * 2005-10-14 2007-04-19 Promos Technologies Pte.Ltd. Singapore Reduced area dynamic random access memory (DRAM) cell and method for fabricating the same
CN115802745B (zh) * 2022-11-21 2024-05-17 长鑫存储技术有限公司 半导体器件的制作方法、半导体器件以及dram

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07123134B2 (ja) * 1990-12-27 1995-12-25 株式会社東芝 半導体装置
US6291846B1 (en) * 1996-06-19 2001-09-18 Fujitsu Limited DRAM semiconductor device including oblique area in active regions and its manufacture
JP3152195B2 (ja) 1998-01-23 2001-04-03 日本電気株式会社 導電体の作製方法および電極パターン

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6906374B2 (en) 2002-09-18 2005-06-14 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
TW478150B (en) 2002-03-01
KR20010109467A (ko) 2001-12-10
US20010048104A1 (en) 2001-12-06
US6521933B2 (en) 2003-02-18
KR100398852B1 (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
CN108933135B (zh) 包括扩大的接触孔的半导体器件及其形成方法
US9099302B2 (en) Semiconductor devices including spacers on sidewalls of conductive lines and methods of manufacturing the same
US5629539A (en) Semiconductor memory device having cylindrical capacitors
US20020017668A1 (en) DRAM memory cell for DRAM memory device and method for manufacturing it
US6043119A (en) Method of making a capacitor
US7312117B2 (en) Semiconductor device and method of manufacturing the same
US20080308954A1 (en) Semiconductor device and method of forming the same
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
KR100599050B1 (ko) 반도체 장치 및 그 제조 방법
US6583461B2 (en) Semiconductor device and method of manufacturing the same
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
JP2001339050A (ja) 半導体装置およびその製造方法
US7312489B2 (en) Memory cell having bar-shaped storage node contact plugs and methods of fabricating same
JP4766924B2 (ja) 半導体記憶装置及びその製造方法
US7514320B2 (en) Semiconductor device having increased capacitance of capacitor for data storage and method of manufacturing semiconductor device
JP2002164517A (ja) テスト用素子を有する半導体装置およびその製造方法
US20150255465A1 (en) Semiconductor device, and manufacturing method for same
US7109543B2 (en) Semiconductor device having trench capacitor and method for fabricating the same
JP3279272B2 (ja) 半導体装置及びその製造方法
JP3420522B2 (ja) 半導体装置およびその製造方法
US6211036B1 (en) Semiconductor device having an improved capacitor structure, and a method of manufacturing the same
JPH09283620A (ja) 半導体装置及びその製造方法
JPH07254648A (ja) 半導体記憶装置及びその製造方法
KR20050103689A (ko) 반도체 장치 제조 방법
JP2001068642A (ja) 半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807