TW478150B

TW478150B - Semiconductor device and method manufacturing the same

Info

Publication number: TW478150B
Application number: TW090101867A
Authority: TW
Inventors: Takashi Miyajima; Masahiko Takeuchi
Original assignee: Mitsubishi Electric Corp
Priority date: 2000-05-30
Filing date: 2001-01-31
Publication date: 2002-03-01
Also published as: JP2001339050A; US20010048104A1; KR20010109467A; KR100398852B1; US6521933B2

Description

478150 五、發明說明（1) [發明之背景] 發明之領域本發明有關於半導體裝置，尤其有關於具備有用以測定半導體裝置之單元電晶體之特性之特性測定專用元件之半導體裝置之配線構造。背景技術之說明隨著半導體裝置之高積體化，晶片之尺寸被縮小，為著使半導體裝置之記憶容量增大，所以半導體裝置之構造近年來變為複雜。另外一方面，在半導體裝置設有特性測定專用元件（以下稱為TEG)，在其開發時用來進行電路，裝置和處理等之評估。在設有用以進行半導體裝置之單元電晶體之評估之單元電晶體用之T E G之情況時，例如，從被設在單元電晶體之儲存節點將電接觸配線引出，藉以設置單元電晶體 TEG ° 如上所述，因為近年來之半導體裝置之構造變為複雜，所以儲存節點之構造亦變為複雜，其製造方法亦變為複雜。但是，即使半導體裝置之構造和製造方法變為複雜時，亦需要正確的實行單元電晶體TEG之評估，所以從半導體裝置之電極引出之配線構造用以設置單元電晶體TEG變成非常重要。 (習知之技術之構造）圖2 3表示習知之設在具有厚膜埋疊電容器構造之單元電

90101867.ptd 第5頁 478150 五、發明說明（2) 月豆之單元電晶體teg之剖面構造。依照該單元電晶體teg 之構造時，在作為半導體基板之矽基板丨〇〇之主表面之指定區域，設有用以規定源極/汲極區域之活性區域2 〇和元件分離氧化膜3 0。在矽基板10 0之上經由閘極絕緣膜1A設有轉移閘1B，該轉移閘1B被氧化膜1D和TEOS(Tetra Etyle Ortho Silicate)膜 1C 覆蓋。

在活性區域2 0之一個區域，經由位元線接觸插頭4B連接，兀線（BL)2。在活性區域2〇之另外一個區域，經由儲存節點接觸（SC)插頭4S連接儲存節點（SN電極）5。另外，轉移閘1B，氮化膜iD，了廳膜1(：，和位元線（BL)2，被 BPTE0S層間膜3覆蓋。在表面被平坦化之BPTE0S層間膜3上，設有儲存節點電極田經由堆積膜厚為50 〇nm之摻雜多晶矽而形成，採用厚月，豐電谷器構造。另外，儲存節點電極5被几〇§膜構成之接觸層間膜6覆蓋。警在鋏儲存即點電極5設有由鎢構成之接觸插頭7，和利戶該接觸插頭7電連接到儲存節點電極5之铭配線8。另外，具1上述構造之單元電晶體TEG，利用DRAM(Dynamic 二〇:==S Me·”製造技術’根據與記憶單元區域之宅日日體相同之工程形成。一在t f利用上述之構造所形成之電晶體TEG如圖23所 =播=為儲存節點電極5使摻雜多晶石夕沈積5〇〇㈣之厚膜# ^仏，所以在利用蝕刻形成接觸孔6a藉以在層間膜6設

立、發明說明（3) 置鶴插頭7之情、、兄士儲存節點電極d ?蝕刻所形成之接觸孔6不會穿透晶體TEG之儲存點^疋可以確實的形成和確保利用上述方式/側之配線。电 J晶體，同之形成工程之：：，術二在與記憶單元區域之厚膜堆疊電容器構造中二仏早兀電晶體TEG，在習知之多晶矽之膜厚為5 0 0nm之厂曰因胳為構成儲存節點電極5之摻雜孔h不會穿透儲存節點泰予，所以利用蝕刻形成之接觸之鎢插頭7和鋁配線8。电 ’可以設置單元電晶體TEG用但是，為著獲得大電容旦恭— 從厚膜堆疊電容器構造二，，容器，在使儲存節點構造儲存節點電極5之摻雜多曰夕為筒構造之情況時，構成之比大約為1/10，所以在二之膜厚為50⑽，與習知構造配線構造中，會產生在蚀二之單元電晶體TEG所使用之題。生在姥存節點側不能獲得確實接觸之問 [發明之概要] i 本發明之目的是提供半導體得從半導體裝置之電極引出之配二=二衣，方法，用來獲確實而且穩定之狀態測定單元電二蝴=M猎以獲得可以以 TEG。電日日肢之特性之單元電晶體根據本發明之半導體裝置之_能具有包含單元電晶體形成區域和；;;：：種彻裝置^ 性測定專用元件，具備有連接止用:2之早兀電晶體特元電晶體开μ區域之圓筒型儲；接設在上述單于即"、、£尾極和上述之配線區 478150 五、發明說明（4) 5、,上述之單元電晶體形成區拭 '^^ 平面看成為不同之區i或，：、;、上述之配線區域被配置之側壁之溝型引出電極。上述之連接構造具有沿著溝$ 經由採用連接到上述圓&扣 #D" =為將溝型之電極？丨卩^電極之溝型？| f使用圓筒電容器構造 1線區域之近傍，所；，專用元件之情況，經由接入：晶體之單元電晶體特性、二 ^觸。其結果是使用特=和配線區域形成U 狀悲測定電晶體特性。專用7L件，可以以穩定之另外’在上述之發明中，θ =電極延伸；和接觸插頭方，從上述之溝型㈣連接設在上述溝型引出電極之延長塾電極部，上述延長墊電極部。 €之上述配線區域和 =用此種構造’可以使接觸插頭 j貫的連接，可以使圓筒型儲存節點j ς和延長墊電極部電極(連接在延長墊電極部）和區極所接合之溝型之形成確實之電連接。其結果是可以二連接在接觸插頭）特性。％丈狀態測定電晶體另外’在上述之發明中最好 :電層二被配置在上述溝型引出電極之下：構：包含有： ;、，】t ?接上述之溝型引出電極和上述：導：V妾觸插層成為上述導電層之上層，被設在上；；以電=

1^· 90101867.ptd 第8頁 478150 五、發明說明（5) ----— —_—. 下層；第2接觸插頭，用也、▲ Λ 電層；和第3接觸插頭， 2述之配線層和上述之導配線區域。另外，最好蚀連接上述之配線層和上述之定位墊。述之導電層成為閘極電極層或另外，在上述之發明中 ^ 酉己線層，被設在上述之溝型上述之連接構造具有： 2碩’用來連接上述之溝型心層；第"妾觸插妾觸插頭’用來連接上述之 /述之配線層；和第外，在上述之發明中 : ^ 述之配線區域。層，被設在上述溝土述之連接構造具有：連接到上述之溝型引出電=出f極之下層，其下端部直接線層和上述之配線區域：：：觸，，用來連接上述 £域成為鋁配線層。另外，攻好是使上述之配線雕另外，根據本發明之半導姊壯歧裝置，具備有包含帝衣置之另一態樣是一種半特性測定專用：件晶： = 配線區域之單之連接構平面看大致相同電極和上述頭用來連接上述之圓筒型儲/ί知用上述之各個構造時，亦可以* 能、：：：電極和配線區域之間之電連接實的確保圓筒型心測疋電晶體特性。運接，可以以穩定之狀根據本發明之半導體裝置之# ’具備有包含覆蓋單元電晶體形成以：:厂導^ 飞之配線區域之單元 90 ⑼ 867.md 第9頁 4/8150 五、發明說明（〇電晶體特性測定專用元件，備有：大致細長形狀之活上达之早兀電晶體形成區域具上述活性區域之長度方向正極電#，被設置在對 ,電極之上方沿著上述:元線’在上述閘成從平面看成為不與上述：‘㉒f方向延#，被設置被配置在配線區域之下方，或重《之方式；定位墊，和接觸插頭，用來連接卜，用來與上述之活性區域連接；依照此種構…塾和上述之位元線。】域和配線區域確實的電連d:: j ?=頭用來使活性體之活性區域引出配線，果，：以從單元電晶性。乂.疋之狀態測定電晶體特明之半導體裝置之更另置在上述之發明中最好呈備右勺人_ 禋牛V體裝和配線區域之單元電日w ς:有包s早兀電晶體形成區域電晶體形成;則Λ專，元件，元；設置在對上述活性區域之長度方向正 _方、、、，在上述閘極電極之上方沿著上述活性& η :， 2向…申，被設置成從平面看成為不與上述長怎之方式；上述之配線區域具有接觸插 ' 區域配線區域和上述之活性區域。另夕卜，：上=之使上述之接觸插頭具有2段構造。 Λ中取好依照上述之構造時，利用接觸插域和配線區域。其結果是可以從單元電以區弓1

第10頁

'OiOU 五發明說明（7) 出配線，可以根據本發明以之狀態測f電晶體特性。導體裝置之製造^體裝置之=&方法之一態樣是一種半電晶體形成區埤和配：其中之t"導體裝置具備有包含單元件；所具備之配線區域之皁元電晶體特性測定專用極之上述單元電?;含有^成具備有圓筒型儲存節點電^ 存節點電極之成=成=接到上述圓筒型\ 線區域。、 y成連接到上述接觸插頭之配經由利用上述頭更確實的連接圓筒】裝置…利用接觸插定之狀態測定電ί;:;:極將配線確實的引出，可以以穩根據本發明之丰邋歸半導體裝置之製造方ς衣f之製造方法之另一態樣是一種元電晶體形成區域和配線；：：ΐ導：裝置具備有包含單元件；所具備之工程勺^域之早兀電晶體特性測定專用區域，J：中且借古 "•开y成上述之單元電晶體形成極，被設：在Π述大二广長形狀之活性區域；問極電位元線，在= ; = : = ?方向正交之方向；和方向延伸，被設置成從平 2者上述活性區域之長度膜；形成埋入到上述“；之：：電晶體形成區域之層間連接到上述第2接觸插頭之之上面，形成第11頁 \\312\2d-code\90-04\90101867.ptd 478150 五、發明說明（8) 、經由利用 μ 、+、觸插頭和第2接^^導體裝置’可以利用第1接接。JL纟士 H蜀插頭使配線區域和活性區域更確實的連 $夕==果是可以從活性區域確實的引出配線，可以以穩疋之狀悲測定電晶體特性。夕聯合附圖之對本發明之詳細說明當可對本發明「鲈：：二他t目白勺、特徵、觀念，和優良更加明白。 L車父仏貝知形態之說明] : : f t日'?、圖面用來說明根據本發明之具有各種引出配 Ϊ 早元電晶體TEG之各個實施形態之構造。另外， =1疋U略圖’用來表示以下所示之實施形態卜5中之具存二點電極引出之配線構造之單元電晶體TEG之平 = 中，區域1000是單元電晶體區域，作為用體(其構造與形成在半導體裝置之記憶單域，用來進行單元電曰上1 &域2 0 0 0疋凡件配線區區域20 0 0如圖所示，性評估。另外，區域1 0 0 0和 Β α所不攸千面看是被配置在不同之區域。。。另1卜:f以下所示之各個實施形態中，為著構成電容 =板被設置成在儲存節極之上電'介質膜層’但是對於電介質膜層和單元板，因d 發一明之本質部份，所以省略其圖示和說明。卩為不疋本 (貫施形態1 ) τ首先參照圖1〜圖3用來說明本實施形態之單元電晶雕 EG之引出配線構造。丨外，圖2表示依照圖1中之χ‘ ；之剖面構造，圖3表示依照圖！巾之χι箭視線之剖面構】線

\\312\2d-code\90-04\90101867.ptd 478150 五、發明說明（9) 構造）首先參照圖1和圖2用來說明該單元電晶體TEG之區域 1 0 0 0之構造。該單元電晶體TEG在半導體基板之矽基板1〇〇之主表面之指定區域具有··大致細長形狀之活性區域2 〇，經由元件分離區域3 0分別被分離，用來規定源極/汲極區域；轉移閘1 B，經由閘極絕緣膜丨A被設在矽基板丨〇〇之上；和氮化膜1D和TEOS膜1C，被設置成覆蓋在該轉移閘 1B。另外，在轉移閘1B之上方設有由鎢等構成之位元（bl) 2，被配置成依照活性區域20之長度方向延伸，在平面看形成不與活性區域2 0重疊。在活位墊13 電極12 成延伸型引出下面 20 0 0 之域30之 1A，氮層間絕置成從形成有構成。重溝11 性區域2 0，如圖2所示，設有由多晶矽等構成之定，和經由儲存節點接觸部4使圓筒型儲存節點（sn) 連接到定位墊13。另外，儲存節點（SN)溝丨丨被設置到區域2 0 0 0，在儲存節點（SN)溝丨丨之内壁形成有溝電極12A，由膜厚為50nm之摻雜多晶矽膜構成。將參照圖1和圖3用來說明該單元電晶體m之區域構造。在本實施形態之區域2〇〇〇中，於元件分離區 ϋη間絕緣層101 ’在與上述之閘極絕緣膜化M1D和相同之製造工程進行製造，在該緣層101之上方設有儲存節點（SN)多重區域1 0 0 0延伸，在令玄鍅左酽科广^ 甲L亥儲存即點(SN)多重溝u之内壁 ΪΓ，ΐί v由膜库為5°nm之捧雜多晶石夕膜之上方⑽：：t ::寺徵構造是在儲存節點(SN)多之上方δ又有延長墊電極部12B，從溝型彳丨出電極12八

478150

延伸，由膜厚為2〇nm之j炎電極12A之形成是在門二雜多晶矽膜構成。另外，溝型引出堆積2 0ηπι之薄膜摻％、夕冋曰型儲存節點（SN)電極12之形成時，然後，貫穿节延1 Γ日日矽膜，使用線狀型樣進行蝕刻。上層設置铭配^塾電極部12B，在延長墊電極部⑽之連接。 ’ 骞插頭7，形成與延長墊電極部1 2 β 依照此種方式，溝刮己丨山 ^ 2 00 0之紹配線8。另夕卜，引延出异電執極=\電性的被引出到區域鋁配曰i主道f 墊電極部12B，接觸插頭7和 t产ί V肢基板100上使用DRAM技術進行處理。與。己fe早凡形成工程同時的形成。 (作用和效果）如上所述，連接到儲存節點（SN )電極丨2之溝型引出電極 1 2A，經由採用引出到區域2〇〇〇之鋁配線8之引出構造，在使用圓筒電容器構造之單元電晶體之單元電晶體丁EG中，即使摻雜多晶矽膜1 2為薄膜，亦可以將溝型引出電極丨2 A 引出到配線區域之近傍，可以利用側壁接觸部使接觸插頭 7電連接到與溝型引出電極12A連接之延長墊電極部12B。、利用此種方式，可以使儲存節點（SN)電極12和鋁配線8確貫的電連接。其結果是可以以穩定之狀態測定電晶體特性。 ' (實施形態2 ) 下面將參照圖1和圖4用來說明本實施形態之單元電晶體 T E G之引出配線構造。另外，圖4表示依照圖1中之X 2箭視線

\\312\2d-code\90-04\90101867.ptd 第14頁 478150 五、發明說明（11) ^ 之剖面構造。另外，單元電晶體TEG之區域1〇 00之構造因 ^與上述之實施形態相同，所以下面只說明區域2 0 0 0之構 (構造）。下面芩照圖4用來說明本實施形態之引出構造。在位於區域2 0 〇〇之溝型引出電極丨2 A之下方，配置利用與轉移閘 1_B相同之製造工程所製造之閘極電極層1 〇 1 b，設置接觸插 2 4使其從溝型引出電極丨2 A之溝之下端部連接到閘極層 1 0 1 B。

1外，在閘極電極層10”之上層，溝型引出電極12a之 =1之下層，配置利用與位元線（bl)2相同之製造工程接ίϊ之作為配線層之位元線層102 ’利用接觸插頭10連利用%妾層102和閘極電極層ιοιβ。另外，如圖1所示矛用接觸插頭7連接位元線層！〇 2和铭。 Q作用和效果）在上述才盖、生由

點接觸插頭4二朽’二以從溝型引出電極12Α經*儲存節 1〇2,和接觸插I

獲得與上述每 …、電連接引出到鋁配線8，所以可以 (實施形態3 形怨1同等之作用和效果。下面將：來昭m TEG之引出：、、:二口圖5用來說明本實施形態之單元電晶體線之剖面構造綠二^ 因為盥上诚夕a 早兀電晶體TEG之區域1000之構造、这之貫施形態1相同，所以下面只說明區域2 0 0 0

478150

五、發明說明（12) 之構造。 (構造）下面參照圖5用來說明本實施形態之引出構迭。在、區域2 0 0 0之溝型引出電極12A之下方，使用閘極電極自行調正接觸蝕刻技術，形成由多晶矽構成之定位s之設置從溝型引出電極12A之下端部連接到定位墊9 9 ’ 頭4。丧觸插

另外，在定位墊9之上層和溝型引出電極丨2A之下沪下層，配置利用與位元線（BL)2相同之製造工程所製而造1之作為配線層之位元線層1 0 2，使用接觸接頭1 〇連接哕^之 2層102*定位墊9。另外，如圖i所示，利用接觸二广接位元線層1 02和鋁配線8。 $ (作用和效果）在上述之構造中，與上述之實施形態2之構造同樣的 =從溝型引出電極12A經由定位墊9，閘極電極層ι〇Β，萄插頭1 0，位元線層i 02，和接觸插頭7，* 在呂配線8，所以可以獲得與上述實施形態i同等之作用= (實施形態4)

下面將茶照圖1和圖6用來說明本實施形態之單元電晶體 G之引出配線構造。另外，圖6表示依照圖i中之χ4箭視、'泉之剖面構造。另外，單元電晶體TEG之區域1〇00之構造因為與上述之實施形態}相同，所以下面只說明區域2〇〇〇之構造。

第16頁 478150

(構造）下面爹照圖6用來說明本實施形態之引出區域2_之溝型引出電極m之下方，配置利用 (BU2相同之製造工程所製造之作為配線層之位元線7 m，利用接觸插頭4連接該位元線層1〇2和溝型引出電極 12A。另外，如圖工所示，利用接觸插頭7連接位元和鋁配線8。 & s 1 ^ (作用和效果）在上述之構造中，與上述之實施形態2之構造同樣的，可以從溝型引出電極12A經由接觸插頭4，位元線層1〇2，和接觸插頭7，將電連接引出到鋁配線8 ,所以可以獲得盥上述實施形態1同等之作用和效果。 /、 (實施形態5 ) 下面將參照圖1和圖7用來說明本實施形態之單元電晶體 TEG之引出配線構造。另外，圖7表示依照圖i中之χ5箭視線之剖面構造。另外’單元電晶體TEG之區域丨〇〇〇之構造因為與上述之實施形態！相同，所以下面只說明區域2〇〇〇之構造。 (構造）

下面參照圖6用來說明本實施形態之引出構造。在位於區域2 0 0 0之溝型引出電極12A之下方，配置利用與位元線相同之製造工程所製造之作為配線層之位元線層 1 0 2，使溝型引出電極1 2 A之下端邱古从土 ^ ^ 而#直接連接到該位兀線層 102。另外’如圖i所示’利用接觸插頭7連接位元線層1〇2

478150 五、發明說明（14) 和紹配線8。另外，儲存節點（SN)多重溝11，當與上述實施形態所形成之接觸插頭4之接觸孔比較時，因為開口面積較大，所以蝕刻時之蝕刻率較快，因此要控制成位元線層丨02上之 BPTE0S層間膜不會被過度^虫刻會有困難。在本實施形雜中，蝕刻成使儲存節點（SN)多重溝11達到位元線層^^。 (作用和效果） θ 在上述之構造中，與上述之實施形態2之構造同樣的，可以從溝型引出電極丨2 Α經由位元線層丨〇 2，和接觸插頭 7，將電連接引出到鋁配線8，所以可以獲得與上述實施形態1同等之作用和效果。、 (實施形態6 ) 、，使上述實施形態1〜5中之5種引出構造之組合，如圖丨之 ==，造所示，應用在區域2 0 0 0，可以以更穩定之狀態測定電晶體特性，和可以降低配線和接觸部之電阻。 (實施形態7 ) 下面將參照圖8和圖9用來說明本實施形態之單元電晶體 TEGg之引出配線構造。另外，圖8是概略圖，用來表示單元電曰曰體TEG之平面構造，圖9表示依照圖8中之χ8箭視線之剖面構造。 (構造）下面將參照該兩圖用來說明該單元電晶體TEG之構造。在作為半導體基板之矽基板1〇〇之主表面之指定區域具備有：大致細長形狀之活性區域2〇A，經由元件分離區域3〇分

90101867.ptd 第18頁 478150 五、發明說明（15) -- 別被分離，用來規定源極/汲極區域；和單元電晶體，具有轉私閘1 B沿著對該活性區域2 〇 a之長度方向平行之方向’經由閘極絕緣膜1 A被設在矽基板丨〇〇之上。另外，在轉移閘1B之上方，設有由鎢等構成之位元線（BL)2，沿著活性區域2 0 A之長度方向延伸，被配置成從平面看不會與活性區域2 0 A重疊。在活性區域20A設有由多晶矽等構成之定位墊13A，在與位元、泉接觸邛和儲存節點接觸部相同之製造工程被製成，由接觸插頭1〇使位元線（儿）2連接到鎢墊13A。該鎢墊 13八具有以與轉移間1B相同之方向延伸之長方形。 (作用和效果）利用此種構造’經由鎢墊1 3 A，接觸插頭1 〇和位元線 (βΙ"θ) 可以利用單元電晶體之活性區域’用來測定單元電晶體特性。另夕卜，可以使配線和接觸#之電Ρ且變小。另外’因為在位元線（bl)2之形成後，可以測定單元電晶體特性’所以以使單元電晶體TEG之製造工程數減少。 (實施形態8)

下面將參照圖1 〇用來說明本實施形態之單元電晶體TEG 響之引出配線構造。另外，圖丨〇是概略圖，用來表示單元電晶體TEG之平面構造。 (構造） ^實施形態之單元電晶體TEG之引出配線構造，與上述之實施形態7之引出配線構造，其基本構造相同。其不同部份是使定位墊1 3 A之長度成為如圖丨〇所系，經由設置在

90101867.ptd

第19頁 478150 五、發明說明（16) ' ^ 轉移閘1B之延伸方向變長之定位墊Ι3β，可以使位元線2，和設在遠離該位元線2之位置之活性區域2〇A進行連接。 (作用和效果）經由採用上述之構造，可以獲得與上述之實施形態7之引出配線構造相同之作用和效果。 (實施形態9 ) :面將*照圖11和圖i 2用來說明本實施形態之單元電晶 !! ^之引出配線構造。另外，圖1 1是概略圖，用來表示電晶體TEG之平面構造，圖12表示依照圖之χ 視線之剖面構造。該兩圖，該單元電晶體TEG在作為半導體基板之矽主表面之指定區域具有：大致細長形狀之活性區、、1 & p由兀件分離區域3 0分別被分離，用來規定源極/ 和轉移，沿著該活性區域2〇之長度方向之 ° ，經由閘極絕緣膜被設在矽基板丨〇〇之上。另 (BL } 2，轉/夕-間1 B之上方，設有由鎢等構成之位元線面看步成。著奋舌/生區域20之長度方向延伸’被配置成從平有形成不會與活性區域20重疊。墊=活：：域二：圖12所示，設有由多晶矽等構成之定位重溝14之t辟^，存節點插頭10使設在儲存節點⑽）多 13。圓筒型儲存節點(SN)電極15連接到定位塾膜6覆蓋，在該表面平坦化之接觸層間設有接觸插頭7用。接二之广層設有鋁配線8。另外，用工連接®闾型儲存節點（SN)電極15和鋁

90101867.ptd 第20頁 Ο 478l5 友、發明說明（17) 酡線8。 (製造方法）下面將參照圖1 3〜圖1 6用來說明以上述方式構成之單元電晶體TEG之製造方法。另外，圖1 3〜圖1 6是剖面圖I用& 來表示依照圖1 2所示之單元電晶體TEG之剖面構造之製造程。 ° 參照圖1 3，使用DRAM之製造技術，在矽基板1〇〇之主表面之指定區域，形成元件分離區域3〇，用以規定源極/ ^ 極區域之活性區域20，轉移閘1B，位元線（BL)2 /由/曰矽等構成之定位墊1 3，和儲存節點接觸部丨〇。然曰曰 =節點接觸部1G之上層，堆積膜厚簡㈣之接觸層間膜— 其次參照圖1 4，使用照相製版姑供祖π々行使用乾式姓刻之圖型製作t步成從j層間膜16進溝η。然後，參照圖15，在儲諸存節點⑽多重壁，堆積膜厚為5 〇nm之摻雜多曰=二多重溝1 4之内節點（SN)電極15。然後，在η ^ ，用來形成圓筒型儲存上，堆積30〇nm之TE0S膜，用"同型儲存節點（SN)電極15之其次參照圖16 ’在使接觸層間膜6。用照相製版技術形成開口型栌之上面平坦化後，使觸層間膜6進行接觸孔7a之開"口 ’，:、、、、後利用乾式蝕刻’在接點（SN)電極1 5。然後，在接汗口 ’使其通到圓筒型儲存節屬膜，然後堆積鎢，利用乾^ 73堆積鈦氮化物之障壁金鎢，用來完成接觸插頭7。/餘刻除去接觸層間膜6上之、…、、後，在接觸層間膜6之表面堆 90101867.ptd 第21頁五、發明說明（18) 積I呂層，利用照相萝 > 用來完成紹配線8。、版進仃圖型製作’如圖12所 (作用和效果）依照上述之本實；W台t 方法時，即使在圓筒型::：:二晶，EG之構造和製造筒型儲存節點⑽電率慢，所以可以防止钮刻革^觸層間膜6之姓刻 # f fi(SN) t ,.. 達位兀、、泉（BL)2造成圓筒型儲仔即電極15和位元線（BL)2之短路。另外，Μ用此種弓|出構造因為可以使 (^)電極1 5和紹配線8確實的電接觸，所以可以以^卩定占之狀悲測定電晶體特性。另外’因為不需要用以形成圖！所不之區域2 0 0 0之區域’所以單元電晶體m之平面面積可以減小。 (實施形態1 0 ) 下面將參照圖1 7和圖1 8用來說明本實施形態之單元電曰曰體TEG之引出配線構造。另外，圖丨7是概略圖，用來表示θθ 單元電晶體T E G之平面構造’圖1 8表示依照圖1 7中之η 7箭視線之剖面構造。肇參照該兩圖，該單元電晶體TEG在作為半導體基板之石夕基板100之主表面之指定區域具備有單元電晶體具有：大致細長形狀之活性區域20 ’經由元件分離區域3〇分別被分離，用來規定源極/汲極區域；和轉移問1 Β，沿著該活性區域2 0之長度方向之正交方向’經由閘極絕緣膜被設在石夕

478150 五、發明說明（19) 基板100之上。另外，在轉移閘1B之上方，設有由鎢等構成之位元線（BL)2和虛擬位元線19 ’沿著活性區域2〇之長度方向延伸，被配置成從平面看形成不會與活性區域2〇重疊。在活性區域20 ’如第18圖所示w設有由多晶石夕等構成之二气13。在定位墊13之上層設_接觸層間膜以该弟1接觸層間膜16之上層設置第2接觸層間膜ΐδ，缺& 該第2接觸層間膜18之上層設置第3接觸層間膜6。’、、、傻隹在第3接觸層間膜6之上層設置鉛配線8，由μ =員17和第2接觸插頭7用來連接該銘配線δ與；位：接和虛擬線位元1 9。登1 3 (製造方法）電：：tH 19〜圖22用來說明以上述方式構成之單元 nEG之製造方法。另外，圖19〜圖22是剖面圖，用工程、圖1 8所不之單元電晶體TEG之剖面構造之製造 ’使用DRAM之製造技術，在矽.基板_ 極區= 元件分離區域30，用以規定源極元線19，/由等構Γ多閑1B，位元線(BL)2 ’虛擬位後，在接：二定位墊13，和接觸插頭。缺膜16 層間。萄插頭10之上層堆積膜厚10〇〇nm之第J接觸

90101867.ptd 弟23頁 478150 五、發明說明（20) 控制成為蝕刻至虛擬位元線】9之表積鈦氮化物之障壁金屬膜，然後堆積鎢。缺ί接觸孔内堆觸層間膜1 6上之鎢進RCMp處理，用來進行、第垃對第1接 16和第1接觸插頭17之表面之平坦接觸層間膜頭1 7。秸以70成弟U妾觸插 ,Γ欠ί;:1，在第1接觸層間膜16和第1接觸插頭17 J面：積m_m〇s膜’在二7之後，再堆積第3接觸層間膜6。按觸膺間馭18之其次參照圖22，使用照相製版技術， 18和第3接觸層間膜6進行接觸孔之開口 ± ^層間膜 ΓΓ接δ=]:控制成㈣至第"_二之= 止在接觸孔内堆積鈦氮化物之障壁金屬表面停進灯第3接觸層間膜6和第2接觸插頭了之用來以完成第2接觸插頭7。然後，在第3接觸、旦化，藉積，層，利用照相製版進行圖型製作Θ Β所之表面堆完成鋁配線。图1 8所不，用來 (作用和效果）依照上述之本實施形態之單元電晶綱’使接觸層間膜之堆積成為2次以上G =和製造間膜Π之形成時，、經由形成幻接觸插叩妾觸層之：J =使第1接觸插頭17接觸在接觸插頭1。。好確實的電接觸，所以可以以稃 £域20和鋁配線8 牙心疋之狀怨測定電晶體特性。

mP 第24頁 \\312\2d-code\90-04\90101867.ptd 478150 五、發明說明（21) 另外，因為所以單元電依照本發實的形成對可以以穩定雖然上面上述之說明之精神和範元件編號之不需要用以形成圖1所示之區域2 0 0 0之區域，晶體TEG之平面面積可以減小。明之半導體裝置及其製造方法時，因為可以確配線區域之接觸，所以使用特測定專用元件，之狀態測定電晶體特性。已經詳細的描述和說明了本發明，但宜瞭解者之作舉例之用而無意用來限制本發明，本發明圍只由所附之申請專利範圍限制。說明 1A 閘絕緣膜 1B 轉移閘 1C TEOS 膜 1D 氮化膜 2 位元線（B L) 4 儲存節點接觸部 11 儲存節點（SN)多重溝 6, 16 接觸層間膜 7 接觸插頭 7a 接觸孔 8 鋁配線 9 定位墊 10 接觸插頭 12, 15 圓筒型儲存節點（SN)電極 12A 溝型引出電極

\\312\2d-code\90-04\90101867.ptd 第25頁 478150

五、發明說明（22) 12B 延長墊電極部 13, 13A， 13B 定位墊 14 儲存節點（SN)多重溝 17 第1接觸插頭 18 第2接觸插頭 19 虛擬位兀線 20 活性區域 30 元件分離區域 100 $夕基板 101 層間絕緣層 101B 閘極電極層 102 位元線層 1000 區域 2 0 0 0 區域 90101867.ptd 第26頁 478150 圖式簡單說明圖1是概略圖，用來表示實施形態1〜5中之具有從儲存郎點電極引出之配線構造之早元電晶體TEG之平面構造。圖2表示依照圖1中之X箭視線之剖面構造。圖3表示依照圖1中之X 1箭視線之剖面構造。圖4表示依照圖1中之X2箭視線之剖面構造。圖5表示依照圖1中之X3箭視線之剖面構造。圖6表示依照圖1中之X4箭視線之剖面構造。圖7表示依照圖1中之X 5箭視線之剖面構造。圖8是概略圖.，用來表示實施形態7之單元電晶體TEG之平面構造。圖9表示依照圖8中之X8箭視線之剖面構造。圖10是概略圖，用來,表示實施形態8之單元電晶體TEG之平面構造。圖11是概略圖，用來表示實施形態9之單元電晶體TEG之平面構造。圖1 2表示依照圖1 1中之X1 1箭視線之剖面構造。圖1 3是第1工程剖面圖，用來表示實施形態9之單元電晶體TEG之製造方法。圖1 4是第2工程剖面圖，用來表示實施形態9之單元電晶體TEG之製造方法。圖1 5是第3工程剖面圖，用來表示實施形態9之單元電晶體TEG之製造方法。圖1 6是第4工程剖面圖，用來表示實施形態9之單元電晶體TEG之製造方法。

\\312\2d-code\90-04\90101867.ptd 第27頁 478150 圖式簡單說明圖17是概略圖，用來表示實施形態10之單元電晶體TEG 之平面構造。圖1 8表示依照圖1 7中之X1 7箭視線之剖面構造。圖1 9是第1工程剖面圖，用來表示實施形態1 0之單元電晶體TEG之製造方法。圖2 0是第2工程剖面圖，用來表示實施形態1 0之單元電晶體TEG之製造方法。圖2 1是第3工程剖面圖，用來表示實施形態1 0之單元電晶體TEG之製造方法。圖2 2是第4工程剖面圖，用來表示實施形態1 0之單元電晶體TEG之製造方法。圖23是習知技術之單元電晶體TEG之剖面構造圖。

90101867.ptd 第28頁

Claims

478150 六、申請專利範圍 1· 一種半導體裝置，具有八 ( 1 0 0 0 )和配線區域（2〇〇〇)之單二=二日日脰形成區域件，具備有連接構造用來=電晶體特性測定專用元區域(H0。)之圓筒型儲存節乂述單元電晶體形成 (2 0 0 0 )，其特徵是： ”電木（1 2 )和上述之配線區域 (2。1= Ϊ Ϊ ί ί體形成區域〇_和上述之配線區域 (20^0)被配置在平面看成為不同之區域；和具有 η⑽1 (11 )，破設置成從上述之單元電晶體形成區域 (1 0 0 0 )延伸到上述之配線區域（2 0 0 0 );和溝型引出電極（1 2 A )，被設置成沿著上述溝部（丨丨）之侧壁。 2.如申請專利範圍第1項之半導體裝置，其中上述之連接構造包含有：、盖ίϊΐ電極部（12B)，在上述之溝部之上方，從上述之溝型引出電極（12A)延伸；和接頭⑺’貫穿上述之延長墊電極部（12B)，用來連 ^ =上述溝型引出電極（丨2Α)之上層之上述配線區域（8) 彳上述延長墊電極部（Ι2β)。 3·如申請專利範圍第1項之半導體裝置，其中上述之連接構造包含有： ” 下層電s (1〇1B，9)，被配置在上述溝型引出電極（12Α)之和上述¥之觸 i 插^頭（4 )，用來連接上述之溝型引出電極（1 2 A ) $之導電層（101B，9);

第29頁 ^/^150 /、、申凊專利範圍在：:(1〇2) ’成為上述導電層(101B，9)之上層，被設隹^述溝型引出電極（12A)之下層；之^ +接居H 1 (1 ◦)，肖來連接上述之配線層（1 0 2 )和上述電層（ι〇1Β，9);和弟3接觸插頭，用來造拉線區域（2 〇〇〇 )。以之配線層（1 0 2 )和上述之配 4上ΪΠί利範圍第3項之半導體裝置，其中 (9 ) Λ導电層（1 0 1 Β，9 )為閘極電極層（1 0 1 Β)或定位墊 5上二申，專利範圍第1項之半導體裝置，其中上述之連接構造具有：配線層（1 0 2 )，被設在上n，層；上述之溝型引出電極（1 2A)之下第1接觸插頭（4)，用來遠接μ、+、和亡述之配線層（1G2);和型μ電極（12Α) 苐2接觸插頭（7 )，用來遠垃之配線區域（8)。妾以之配線層（102)和上述 6. 如申請專利範圍第1項之半導體裝置，直中上述之連接構造具有： /、 =層（1G2) ’被設在上述溝型引出電極（1 其:端部直接連接到上述之溝型引出電極（ΐ2Α);和接觸插頭（7 )，用來連接上诚夕啦鸿^ η λ 線區域（8)。 t之配、、、泉層（102)和上述之配 7. 如申請專利範圍第1項之半導體裝置’其中上述之配 mi m 第30頁 9〇1〇1867.ptd 478150

線區域是紹配線層。 8· —種半導體裝置，具有 (1 0 0 0 )和配線區域（2 〇〇 0 )之件，具備有連接構造用來電區域（1 0 0 0 )之圓筒型儲存節 (2 0 0 0 ) ’其特徵是：包含單元電晶體形成區域單元電晶體特性測定專用元連接設在上述單元電晶體形成點電極（1 2 )和上述之配線區域 (2〇Ht ί體形成區域(1 °〇°)和上述之配線區域 ( 2 0 0 0 )被配置在平面看成為大致相同之區域；和 ^述之連接構造具有接觸插頭，用來連接上述之圓筒卷儲存電極（12)和上述之配線區域（2〇〇〇)。

9.如申請專利範圍第8項之半導體裝置，其中上述之配線區域（2 0 0 0 )為位元線配線層。 ι〇· —種半導體裝置，具備有包含單元電晶體形成區域 (1 0 0 0 )和配線區域之單元電晶體特性測定專用元件，其特徵是上述之單元電晶體形成區域（1 0 0 0 )具備有：大致細長形狀之活性區域（2 〇 ); 閘極電極（1 )，被設置在對上述活性區域（2 0 )之長度方向平行之方向；位元線（2 )，在上述閘極電極（1)之上方沿著上述活性區域（20)之長度方向延伸，被設置成從平面看成為不與上述活性區域重疊之方式；疋位墊（1 3 A )，被配置在配線區域之下方，用來與上述之活性區域連接；和接觸插頭（10)，用來連接上述之定位墊（13A)和上述之

478150 六、申請專利範圍位元線（2 )。 11· 一種半導體裝置，具備有包含單元電晶體形成區域 (1 0 0 0 )和配線區域（2 〇〇〇)之卓元電晶體特性測定專用元件，其特徵是：上述之單元電晶體形成區域（丨〇〇〇 )具備有·· 大致細長形狀之活性區域（2 0 ); 閉極電極（1)，被設置在對上述活性區域（2〇)之長度方向正交之方向；和、位兀線（2 )，在上述閘極電極（1 )之上方沿著上述活性區域（20)之長度方向延伸，被設置成從平面看成為不與上述之活性區域（20)重疊之方式； “上述之配線區域（20 〇〇)具有接觸插頭（7, 17)，經由層間 6, 18,6)被設在上述單元電晶體形成區域之上方，用來，接上述之配線區域（2_)和上述之活性區域（2〇)。姐…申凊專利粑圍第11項之半導體裝置，盆中上述之接觸插頭具有2段構造。、 13· —種半導體裝置之製乎備有包含單元電晶體形成區二of/'半導體裝置具單元電晶體特性測定專用元和配線區域⑵⑹之含有：凡件，其特徵是所具備之工程包形成具備有圓筒型儲存節點電極。形成區域（1000); 之上返早凡電晶體形成連接到上述圓筒型儲存節 (7);和存即點電極（12)之接觸栖頭 90101867.ptd 第32頁 II 、、申請專利範圍 U成連接到上述接觸插頭（7)之配線區域（2 0 0㈧。備有~人種1導體裝置之製造方法，其中之半導體裝置具單元i 3單70電晶體形成區域（1 0 0 0 )和配線區域（2 0 0 0 )之含有電晶體特性測定專用元件；其特徵是所具備之工程包形成、細長开/ ^述之單元電晶體形成區域（1000)，具備有：大致述^ = ϊ之活性區域（20);閘極電極（1) ’被設置在對上在上、)+、品域（2 0 )之長度方向正交之方向；和位元線（2 )，方向ϊ Ζ極電極（1)之上方沿著上述活性區域（20)之長度 (20) ^ 被设置成從平面看成為不與上述之活性區域 $疊之方式；形成If M f ，6) ; I意在上述之單元電晶體形成區域之層間膜u 6, 18 形成埋人和丨，域（2 (Π + # 上述層間膜（1 6，1 8，6 ) ’連接到上述活性區〆/ 弟1接觸插頭（1 7 )和第2接觸插頭（7 );和在上述屉R η + 觸插頭異（16，18,6)之上面，形成連接到上述第2接、^ <上述配線區域（ 2 0 0 0 )。

90101867.ptd 第33頁