JP2000294502A - 半導体装置とその製造方法およびこれに用いるフォトマスク - Google Patents
半導体装置とその製造方法およびこれに用いるフォトマスクInfo
- Publication number
- JP2000294502A JP2000294502A JP10336399A JP10336399A JP2000294502A JP 2000294502 A JP2000294502 A JP 2000294502A JP 10336399 A JP10336399 A JP 10336399A JP 10336399 A JP10336399 A JP 10336399A JP 2000294502 A JP2000294502 A JP 2000294502A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- semiconductor device
- capacitor
- storage electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000000206 photolithography Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 2
- 239000011800 void material Substances 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/312—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with a bit line higher than the capacitor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
(57)【要約】
【課題】 限られた占有面積の中で大きな容量値が得ら
れるキャパシタを有するＤＲＡＭ等の半導体装置の製造
方法を提供する。 【解決手段】 蓄積電極形成時のフォトリソグラフィー
工程において、ポジ型レジストを用い、実際に形成する
パターンの外方の光透過領域が白抜きパターン１となっ
た反転パターンを有するレチクルを使用して、オーバー
露光を行う。すると、パターン１の輪郭に対応するレジ
ストの感光領域が楕円形に拡大し、この拡大した感光領
域の輪郭の一部である複数の湾曲した辺で囲まれた複数
の角を有するレジストパターン４が形成される。そこ
で、このレジストパターン４をマスクとして導電膜をエ
ッチングすると、複数の湾曲した辺で囲まれた複数の角
を持つキャパシタの蓄積電極が形成される。
れるキャパシタを有するＤＲＡＭ等の半導体装置の製造
方法を提供する。 【解決手段】 蓄積電極形成時のフォトリソグラフィー
工程において、ポジ型レジストを用い、実際に形成する
パターンの外方の光透過領域が白抜きパターン１となっ
た反転パターンを有するレチクルを使用して、オーバー
露光を行う。すると、パターン１の輪郭に対応するレジ
ストの感光領域が楕円形に拡大し、この拡大した感光領
域の輪郭の一部である複数の湾曲した辺で囲まれた複数
の角を有するレジストパターン４が形成される。そこ
で、このレジストパターン４をマスクとして導電膜をエ
ッチングすると、複数の湾曲した辺で囲まれた複数の角
を持つキャパシタの蓄積電極が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置とその
製造方法およびこれに用いるフォトマスクに関し、例え
ば、限られた占有面積で容量値の増大が要求されるＤＲ
ＡＭ（Dynamic Random Access Memory）のキャパシタの
形成等に用いて好適な半導体装置とその製造方法および
フォトマスクに関するものである。
製造方法およびこれに用いるフォトマスクに関し、例え
ば、限られた占有面積で容量値の増大が要求されるＤＲ
ＡＭ（Dynamic Random Access Memory）のキャパシタの
形成等に用いて好適な半導体装置とその製造方法および
フォトマスクに関するものである。
【０００２】
【従来の技術】トランジスタとキャパシタとでメモリセ
ルが構成されるＤＲＡＭの分野においては、近年の高集
積化に伴い、キャパシタが、小さな占有面積でいかに所
定の容量値を得るかということがますます重要になって
きている。そこで、基板の高さ方向に積み上げて形成し
たスタック型キャパシタ、あるいは深さ方向に掘り下げ
て形成したトレンチ型キャパシタ等、立体構造を持つキ
ャパシタが多用されている。その他、キャパシタの表面
積を増やすことによって限られた占有面積で容量値を増
大させる技術が種々提案されている。
ルが構成されるＤＲＡＭの分野においては、近年の高集
積化に伴い、キャパシタが、小さな占有面積でいかに所
定の容量値を得るかということがますます重要になって
きている。そこで、基板の高さ方向に積み上げて形成し
たスタック型キャパシタ、あるいは深さ方向に掘り下げ
て形成したトレンチ型キャパシタ等、立体構造を持つキ
ャパシタが多用されている。その他、キャパシタの表面
積を増やすことによって限られた占有面積で容量値を増
大させる技術が種々提案されている。
【０００３】図１０（ａ）は、スタック型キャパシタの
蓄積電極（下部電極）をパターニングする際に用いる従
来のマスクパターンの一例を示している。このマスクパ
ターンは、ポジ型レジスト用のものであり、最終的に蓄
積電極になる部分（レジストを残す部分）を遮光するよ
うに長方形のパターン１００が多数配置されている。こ
のマスクパターンを使用し、隣接するパターン同士が接
触しないような露光条件を設定して露光を行う。そし
て、形成されたレジストパターンをマスクとして下地の
導電膜のパターニングを行い、蓄積電極を形成する。な
お、図中、２点鎖線の円（符号１０１）は容量コンタク
トとの位置関係を示すために描いた容量コンタクトパタ
ーンである。
蓄積電極（下部電極）をパターニングする際に用いる従
来のマスクパターンの一例を示している。このマスクパ
ターンは、ポジ型レジスト用のものであり、最終的に蓄
積電極になる部分（レジストを残す部分）を遮光するよ
うに長方形のパターン１００が多数配置されている。こ
のマスクパターンを使用し、隣接するパターン同士が接
触しないような露光条件を設定して露光を行う。そし
て、形成されたレジストパターンをマスクとして下地の
導電膜のパターニングを行い、蓄積電極を形成する。な
お、図中、２点鎖線の円（符号１０１）は容量コンタク
トとの位置関係を示すために描いた容量コンタクトパタ
ーンである。
【０００４】
【発明が解決しようとする課題】ところが、スタック型
キャパシタの蓄積電極の形成に際し、上記のマスクパタ
ーンを用いてレジストの露光を行うと、元々のパターン
が長方形であっても、図８（ｂ）に示すように、形成さ
れるレジストパターン１０２は楕円形となってしまう。
これは光近接効果に起因する現象であり、露光装置の解
像性能限界に近い微小パターンではパターンの角の部分
が丸くなり、マスクパターン通りに現像することができ
ないということになる。その結果、キャパシタの表面積
が小さくなり、容量値が低下してしまう。
キャパシタの蓄積電極の形成に際し、上記のマスクパタ
ーンを用いてレジストの露光を行うと、元々のパターン
が長方形であっても、図８（ｂ）に示すように、形成さ
れるレジストパターン１０２は楕円形となってしまう。
これは光近接効果に起因する現象であり、露光装置の解
像性能限界に近い微小パターンではパターンの角の部分
が丸くなり、マスクパターン通りに現像することができ
ないということになる。その結果、キャパシタの表面積
が小さくなり、容量値が低下してしまう。
【０００５】この現象はメモリセルの微細化が進むほど
顕著になる。すなわち、パターンが小さくなるほど露光
パターンが円形に近づき、特に長方形パターンの長辺方
向が縮むため、パターンの縦横比が１に近づく。したが
って、パターンが楕円よりも正円に近い形状となり、キ
ャパシタの容量がますます低下する。この光近接効果に
よるパターンの変形を補償するために、パターンの角の
部分に外側に向けて張り出した光近接効果補正部を設け
る方法もあるが、この方法を用いてもパターンの微細化
が進むにつれて充分な補正が難しくなる。
顕著になる。すなわち、パターンが小さくなるほど露光
パターンが円形に近づき、特に長方形パターンの長辺方
向が縮むため、パターンの縦横比が１に近づく。したが
って、パターンが楕円よりも正円に近い形状となり、キ
ャパシタの容量がますます低下する。この光近接効果に
よるパターンの変形を補償するために、パターンの角の
部分に外側に向けて張り出した光近接効果補正部を設け
る方法もあるが、この方法を用いてもパターンの微細化
が進むにつれて充分な補正が難しくなる。
【０００６】また、スタック型キャパシタを有するＤＲ
ＡＭには、ビット線の下にキャパシタを配置するＣＵＢ
（Capacitor Under Bit-Line）構造のものと、ビット線
の上にキャパシタを配置するＣＯＢ（Capacitor Over B
it-Line）構造のものがある。特にＣＵＢ構造の場合、
ビットコンタクト−蓄積電極間のマージンを充分に確保
するためには蓄積電極のパターン自体を小さくせざるを
得ず、そうした場合、容量値の低下の度合がさらに大き
くなる、という問題も生じている。
ＡＭには、ビット線の下にキャパシタを配置するＣＵＢ
（Capacitor Under Bit-Line）構造のものと、ビット線
の上にキャパシタを配置するＣＯＢ（Capacitor Over B
it-Line）構造のものがある。特にＣＵＢ構造の場合、
ビットコンタクト−蓄積電極間のマージンを充分に確保
するためには蓄積電極のパターン自体を小さくせざるを
得ず、そうした場合、容量値の低下の度合がさらに大き
くなる、という問題も生じている。
【０００７】本発明は、上記の課題を解決するためにな
されたものであって、限られた占有面積の中で大きな容
量値を得ることができるキャパシタを有するＤＲＡＭ等
の半導体装置、およびその製造方法、ならびにこれに用
いるフォトマスクを提供することを目的とする。
されたものであって、限られた占有面積の中で大きな容
量値を得ることができるキャパシタを有するＤＲＡＭ等
の半導体装置、およびその製造方法、ならびにこれに用
いるフォトマスクを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、複数の湾曲した辺で囲ま
れたパターンを有することを特徴とするものである。ま
た、前記パターンが、内側に向けて凸状に湾曲した複数
の辺で囲まれた複数の角を持つパターンであることを特
徴とするものである。
めに、本発明の半導体装置は、複数の湾曲した辺で囲ま
れたパターンを有することを特徴とするものである。ま
た、前記パターンが、内側に向けて凸状に湾曲した複数
の辺で囲まれた複数の角を持つパターンであることを特
徴とするものである。
【０００９】また、そのパターンの形状は、フォトリソ
グラフィー工程でのオーバー露光により形成されるレジ
ストパターンに起因するものであり、そのパターンがキ
ャパシタの蓄積電極パターンであることを特徴とするも
のである。すなわち、本発明の半導体装置はＤＲＡＭに
用いて好適なものであり、特にキャパシタがビット線の
下方に配置された、いわゆるＣＵＢ構造のＤＲＡＭに好
適である。さらにＤＲＡＭに適用する場合、蓄積電極パ
ターンの角がビットコンタクトの方向に向かないよう
に、湾曲した辺の部分をビットコンタクトの方向に対向
させて配置することが好ましい。
グラフィー工程でのオーバー露光により形成されるレジ
ストパターンに起因するものであり、そのパターンがキ
ャパシタの蓄積電極パターンであることを特徴とするも
のである。すなわち、本発明の半導体装置はＤＲＡＭに
用いて好適なものであり、特にキャパシタがビット線の
下方に配置された、いわゆるＣＵＢ構造のＤＲＡＭに好
適である。さらにＤＲＡＭに適用する場合、蓄積電極パ
ターンの角がビットコンタクトの方向に向かないよう
に、湾曲した辺の部分をビットコンタクトの方向に対向
させて配置することが好ましい。
【００１０】本発明の半導体装置の製造方法は、ポジ型
レジストを用いるフォトリソグラフィー工程において実
際に形成しようとするパターンの外方の光透過領域がパ
ターンとなった複数の反転パターンを有するフォトマス
クを使用し、オーバー露光を行うことにより、反転パタ
ーンの部分を透過する光でポジ型レジストが感光される
感光領域を円形または楕円形に拡大させ、近傍の感光領
域同士をつなげることによって、この拡大した感光領域
の輪郭の一部である内側に凸の複数の曲線で囲まれた複
数の角を有するレジストパターンを形成するフォトリソ
グラフィー工程を含むことを特徴とするものである。
レジストを用いるフォトリソグラフィー工程において実
際に形成しようとするパターンの外方の光透過領域がパ
ターンとなった複数の反転パターンを有するフォトマス
クを使用し、オーバー露光を行うことにより、反転パタ
ーンの部分を透過する光でポジ型レジストが感光される
感光領域を円形または楕円形に拡大させ、近傍の感光領
域同士をつなげることによって、この拡大した感光領域
の輪郭の一部である内側に凸の複数の曲線で囲まれた複
数の角を有するレジストパターンを形成するフォトリソ
グラフィー工程を含むことを特徴とするものである。
【００１１】そして、上記フォトリソグラフィー工程に
おいて、露光時間または露光量の調整によってオーバー
露光の程度を変え、形成するレジストパターンの寸法を
調整することが可能である。また、上記レジストパター
ンをマスクとして導電膜をエッチングすることにより、
内側に凸の複数の湾曲した辺で囲まれた複数の角を持つ
キャパシタの蓄積電極パターンを形成することができ
る。このようにして、本発明の製造方法をＤＲＡＭ製造
プロセスに適用することができる。
おいて、露光時間または露光量の調整によってオーバー
露光の程度を変え、形成するレジストパターンの寸法を
調整することが可能である。また、上記レジストパター
ンをマスクとして導電膜をエッチングすることにより、
内側に凸の複数の湾曲した辺で囲まれた複数の角を持つ
キャパシタの蓄積電極パターンを形成することができ
る。このようにして、本発明の製造方法をＤＲＡＭ製造
プロセスに適用することができる。
【００１２】本発明のフォトマスクは、上記本発明の半
導体装置の製造方法におけるフォトリソグラフィー工程
で使用するフォトマスクであって、実際に形成しようと
するパターンの外方の光透過領域がパターンとなった複
数の反転パターンを有することを特徴とするものであ
る。
導体装置の製造方法におけるフォトリソグラフィー工程
で使用するフォトマスクであって、実際に形成しようと
するパターンの外方の光透過領域がパターンとなった複
数の反転パターンを有することを特徴とするものであ
る。
【００１３】既に述べたように、従来のキャパシタの製
造方法では、図１０（ａ）に示した蓄積電極として残す
部分を遮光する多数の長方形パターン１００が配置され
たマスクパターンを使用していた。これを用いて露光を
行うと、図１０（ｂ）に示したように、光近接効果によ
って実際に形成されるレジストパターン１０２は楕円形
または円形となる。さらに、この従来法において、オー
バー露光状態になったとすると、図１０（ｃ）に示すよ
うに、レジストパターン１０３は図１０（ｂ）に示した
ジャスト露光の場合に比べてさらに小さくなってしま
う。
造方法では、図１０（ａ）に示した蓄積電極として残す
部分を遮光する多数の長方形パターン１００が配置され
たマスクパターンを使用していた。これを用いて露光を
行うと、図１０（ｂ）に示したように、光近接効果によ
って実際に形成されるレジストパターン１０２は楕円形
または円形となる。さらに、この従来法において、オー
バー露光状態になったとすると、図１０（ｃ）に示すよ
うに、レジストパターン１０３は図１０（ｂ）に示した
ジャスト露光の場合に比べてさらに小さくなってしま
う。
【００１４】これに対して、逆にオーバー露光を利用し
て特異な形状のパターンを形成するのが本発明である。
本発明の原理を図９を用いて説明する。図９（ａ）は、
本発明の製造方法で用いるマスクパターンの一例を示す
ものである。このマスクパターンは、形成しようとする
パターンの外側にあたる光透過領域（レジストを抜く領
域）が長方形の白抜きパターン１となっている。すなわ
ち、同じポジ型レジストプロセスでありながら、遮光領
域（レジストを残す領域）が長方形のパターン（黒）で
あった従来のマスクパターンに対して、本発明のマスク
パターンは反転パターンとなっている。なお、図中、２
点鎖線の円（符号２）は容量コンタクトとの位置関係を
示すために描いた容量コンタクトパターンである。
て特異な形状のパターンを形成するのが本発明である。
本発明の原理を図９を用いて説明する。図９（ａ）は、
本発明の製造方法で用いるマスクパターンの一例を示す
ものである。このマスクパターンは、形成しようとする
パターンの外側にあたる光透過領域（レジストを抜く領
域）が長方形の白抜きパターン１となっている。すなわ
ち、同じポジ型レジストプロセスでありながら、遮光領
域（レジストを残す領域）が長方形のパターン（黒）で
あった従来のマスクパターンに対して、本発明のマスク
パターンは反転パターンとなっている。なお、図中、２
点鎖線の円（符号２）は容量コンタクトとの位置関係を
示すために描いた容量コンタクトパターンである。
【００１５】このマスクパターンを用いてジャスト露光
を行った時に形成されるレジストパターン３を示したの
が図９（ｂ）である。この図に示すように、本発明のマ
スクパターンを用いた場合も、光近接効果によって感光
済みのレジストが抜けた部分の輪郭が元々の長方形から
ほぼ楕円形になる。
を行った時に形成されるレジストパターン３を示したの
が図９（ｂ）である。この図に示すように、本発明のマ
スクパターンを用いた場合も、光近接効果によって感光
済みのレジストが抜けた部分の輪郭が元々の長方形から
ほぼ楕円形になる。
【００１６】さらに、このマスクパターンを用いて意図
的にオーバー露光を行うと、図９（ｃ）に示すように、
ジャスト露光の時よりもパターン（レジストが抜けた部
分の輪郭）が拡大し、隣接する楕円形同士がつながるよ
うになる。すると、レジストが残った部分は逆に孤立す
ることになり、内側に向けて凸状となった複数（この例
では６本）の弓形の曲線で囲まれた複数（この例では６
個）の角を有するレジストパターン４が多数形成され
る。この場合、オーバー露光をすればするほどレジスト
パターン４が小さくなるため、露光時間または露光量の
調整によりオーバー露光の程度を変え、レジストパター
ン４の寸法を調整することができる。このようにして、
本発明ではオーバー露光を利用してレジストの形成を行
うため、露光装置本来の解像能力以上の形状にパターン
を加工することができる。
的にオーバー露光を行うと、図９（ｃ）に示すように、
ジャスト露光の時よりもパターン（レジストが抜けた部
分の輪郭）が拡大し、隣接する楕円形同士がつながるよ
うになる。すると、レジストが残った部分は逆に孤立す
ることになり、内側に向けて凸状となった複数（この例
では６本）の弓形の曲線で囲まれた複数（この例では６
個）の角を有するレジストパターン４が多数形成され
る。この場合、オーバー露光をすればするほどレジスト
パターン４が小さくなるため、露光時間または露光量の
調整によりオーバー露光の程度を変え、レジストパター
ン４の寸法を調整することができる。このようにして、
本発明ではオーバー露光を利用してレジストの形成を行
うため、露光装置本来の解像能力以上の形状にパターン
を加工することができる。
【００１７】なお、本明細書でいう「角（つの）」と
は、パターン内側に向けて凸状の２つの弓形に湾曲した
辺によって挟まれた尖った部分のことをいう。また、図
９（ａ）〜（ｃ）では、パターン形状が長方形であり、
隣接する６本の曲線により１つのレジストパターンを形
成する例を示したが、パターン形状は長方形に限ること
なく、元々のパターンから円や楕円であってもよいし、
任意の多角形でもよい。さらに、１つのレジストパター
ンを形成するパターンの数や配置に関しても、任意でよ
い。
は、パターン内側に向けて凸状の２つの弓形に湾曲した
辺によって挟まれた尖った部分のことをいう。また、図
９（ａ）〜（ｃ）では、パターン形状が長方形であり、
隣接する６本の曲線により１つのレジストパターンを形
成する例を示したが、パターン形状は長方形に限ること
なく、元々のパターンから円や楕円であってもよいし、
任意の多角形でもよい。さらに、１つのレジストパター
ンを形成するパターンの数や配置に関しても、任意でよ
い。
【００１８】例えば、上記のレジストパターンをマスク
として下地の導電膜をエッチングすれば、複数の曲線で
囲まれた複数の角を持つキャパシタの蓄積電極パターン
を形成することができる。このような形状の電極パター
ンを形成すると、従来の楕円形や円形のパターンに比べ
てパターンの周長が長くなり、占有面積を特に大きくす
ることなく、電極の表面積、ひいてはキャパシタの容量
値を大きくすることができる。このことから、本発明の
製造方法はＤＲＡＭ製造プロセスに最適である。特にＣ
ＵＢ構造においては、キャパシタの上にビット線が存在
する関係からキャパシタの高さが制限を受けるが、本発
明の適用により限られた高さの中で充分な容量値を得る
ことができ、容量値を減少させることなく、ビットコン
タクト−蓄積電極間のマージンを充分に確保することが
できる。
として下地の導電膜をエッチングすれば、複数の曲線で
囲まれた複数の角を持つキャパシタの蓄積電極パターン
を形成することができる。このような形状の電極パター
ンを形成すると、従来の楕円形や円形のパターンに比べ
てパターンの周長が長くなり、占有面積を特に大きくす
ることなく、電極の表面積、ひいてはキャパシタの容量
値を大きくすることができる。このことから、本発明の
製造方法はＤＲＡＭ製造プロセスに最適である。特にＣ
ＵＢ構造においては、キャパシタの上にビット線が存在
する関係からキャパシタの高さが制限を受けるが、本発
明の適用により限られた高さの中で充分な容量値を得る
ことができ、容量値を減少させることなく、ビットコン
タクト−蓄積電極間のマージンを充分に確保することが
できる。
【００１９】
【発明の実施の形態】以下、本発明の一実施の形態を図
１〜図７を参照して説明する。図１は本実施の形態のＤ
ＲＡＭ（半導体装置）のメモリセルを示す断面図、図２
は同平面図、図３はメモリセルアレイ全体を示す図、図
４は図３のメモリセルアレイにおいて蓄積電極形成のフ
ォトリソグラフィー工程で用いるマスクパターンを示す
図、図５〜図７は製造プロセスのフローを示す断面図、
である。
１〜図７を参照して説明する。図１は本実施の形態のＤ
ＲＡＭ（半導体装置）のメモリセルを示す断面図、図２
は同平面図、図３はメモリセルアレイ全体を示す図、図
４は図３のメモリセルアレイにおいて蓄積電極形成のフ
ォトリソグラフィー工程で用いるマスクパターンを示す
図、図５〜図７は製造プロセスのフローを示す断面図、
である。
【００２０】本実施の形態のメモリセル１０は、図１に
示すように、ＣＵＢ構造を採用したものであり、シリコ
ン基板１１上にトランジスタ１２が形成され、トランジ
スタ１２の上方に第１の層間絶縁膜１３を介してスタッ
ク型キャパシタ１４（以下、単にキャパシタという）が
形成され、キャパシタ１４の上方に第２の層間絶縁膜１
５を介してビット線１６が形成されている。トランジス
タ１２は、ゲート電極１７、ソース領域１８、ドレイン
領域１９を有しており、ドレイン領域１９に容量コンタ
クト２０を介してキャパシタ１４の蓄積電極２１（下部
電極）が接続され、蓄積電極２１上に容量絶縁膜２２、
対向電極２３（上部電極）が順次形成されている。ま
た、ソース領域１８にはビットコンタクト２４を介して
ビット線１６が接続されている。
示すように、ＣＵＢ構造を採用したものであり、シリコ
ン基板１１上にトランジスタ１２が形成され、トランジ
スタ１２の上方に第１の層間絶縁膜１３を介してスタッ
ク型キャパシタ１４（以下、単にキャパシタという）が
形成され、キャパシタ１４の上方に第２の層間絶縁膜１
５を介してビット線１６が形成されている。トランジス
タ１２は、ゲート電極１７、ソース領域１８、ドレイン
領域１９を有しており、ドレイン領域１９に容量コンタ
クト２０を介してキャパシタ１４の蓄積電極２１（下部
電極）が接続され、蓄積電極２１上に容量絶縁膜２２、
対向電極２３（上部電極）が順次形成されている。ま
た、ソース領域１８にはビットコンタクト２４を介して
ビット線１６が接続されている。
【００２１】これを平面視したものが図２である。この
図に示すように、１つの拡散層パターン２５内を２本の
ゲート線２６（ゲート電極）が横切り、２つのトランジ
スタ１２が形成されている。２本のゲート線２６の両側
方のドレイン領域１９には容量コンタクト２０がそれぞ
れ形成され、各容量コンタクト２０のパターンを内部に
含むように、パターン内側に向けて凸状の複数（本実施
の形態では６本）の湾曲した辺で囲まれた複数（６個）
の角を有する平面形状の蓄積電極２１がそれぞれ形成さ
れている。また、２本のゲート線２６に挟まれたソース
領域１８にはビットコンタクト２４が形成され、ゲート
線２６と直交する方向にビット線１６が延びている。蓄
積電極２１の長手方向に位置する角２１ａはビットコン
タクト２４の方向に向いておらず、湾曲した辺２１ｂの
部分がビットコンタクト２４の方向に対向しており、い
わば横長の６角形が斜めに傾いたような配置となってい
る。このような配置としたのは、２つの蓄積電極２１の
間にある程度のマージンをもってビットコンタクト２４
を配置しなければならないからである。
図に示すように、１つの拡散層パターン２５内を２本の
ゲート線２６（ゲート電極）が横切り、２つのトランジ
スタ１２が形成されている。２本のゲート線２６の両側
方のドレイン領域１９には容量コンタクト２０がそれぞ
れ形成され、各容量コンタクト２０のパターンを内部に
含むように、パターン内側に向けて凸状の複数（本実施
の形態では６本）の湾曲した辺で囲まれた複数（６個）
の角を有する平面形状の蓄積電極２１がそれぞれ形成さ
れている。また、２本のゲート線２６に挟まれたソース
領域１８にはビットコンタクト２４が形成され、ゲート
線２６と直交する方向にビット線１６が延びている。蓄
積電極２１の長手方向に位置する角２１ａはビットコン
タクト２４の方向に向いておらず、湾曲した辺２１ｂの
部分がビットコンタクト２４の方向に対向しており、い
わば横長の６角形が斜めに傾いたような配置となってい
る。このような配置としたのは、２つの蓄積電極２１の
間にある程度のマージンをもってビットコンタクト２４
を配置しなければならないからである。
【００２２】図３はメモリセルアレイ全体を示す図であ
る。この図において、１個の蓄積電極２１のパターンの
周囲を囲む２点鎖線の楕円２７は、後に説明する蓄積電
極形成のフォトリソグラフィー工程でのオーバー露光に
よってレジストが感光される領域を示している。なお、
図２および図３において、６個の角を有する蓄積電極２
１のパターンの輪郭の周囲に、実際には対向電極２３の
パターンの輪郭が見えるはずであるが、図面が見難くな
るため、図示を省略する。
る。この図において、１個の蓄積電極２１のパターンの
周囲を囲む２点鎖線の楕円２７は、後に説明する蓄積電
極形成のフォトリソグラフィー工程でのオーバー露光に
よってレジストが感光される領域を示している。なお、
図２および図３において、６個の角を有する蓄積電極２
１のパターンの輪郭の周囲に、実際には対向電極２３の
パターンの輪郭が見えるはずであるが、図面が見難くな
るため、図示を省略する。
【００２３】また、図４は蓄積電極形成のフォトリソグ
ラフィー工程で用いるマスクパターン２８を示してい
る。このマスクパターン２８は従来の蓄積電極形成用マ
スクパターンとは反転したパターンとなっており、長方
形の白抜きパターン２９ａのそれぞれが蓄積電極パター
ン外側のレジストを残さない部分である光透過領域とな
り、それ以外の部分２９ｂがレジストを残す部分である
遮光領域となる。したがって、図４における白抜きパタ
ーン２９ａの配置は、図３における２点鎖線の各楕円２
７の中心に対応している。
ラフィー工程で用いるマスクパターン２８を示してい
る。このマスクパターン２８は従来の蓄積電極形成用マ
スクパターンとは反転したパターンとなっており、長方
形の白抜きパターン２９ａのそれぞれが蓄積電極パター
ン外側のレジストを残さない部分である光透過領域とな
り、それ以外の部分２９ｂがレジストを残す部分である
遮光領域となる。したがって、図４における白抜きパタ
ーン２９ａの配置は、図３における２点鎖線の各楕円２
７の中心に対応している。
【００２４】以下、上記構成のＤＲＡＭメモリセルの製
造方法について図５〜図７を用いて説明する。まず、図
５（ａ）に示すように、シリコン基板１１にトレンチ素
子分離領域３０を形成した後、周知の方法によりゲート
電極１７、ソース領域１８、ドレイン領域１９をそれぞ
れ形成し、トランジスタ１２を形成する。
造方法について図５〜図７を用いて説明する。まず、図
５（ａ）に示すように、シリコン基板１１にトレンチ素
子分離領域３０を形成した後、周知の方法によりゲート
電極１７、ソース領域１８、ドレイン領域１９をそれぞ
れ形成し、トランジスタ１２を形成する。
【００２５】次に、図５（ｂ）に示すように、ＣＶＤ法
を用いてシリコン酸化膜からなる第１の層間絶縁膜１３
を基板全面に形成した後、第１の層間絶縁膜１３を貫通
してトランジスタ１２のドレイン領域１９に達する容量
コンタクト２０を形成する。
を用いてシリコン酸化膜からなる第１の層間絶縁膜１３
を基板全面に形成した後、第１の層間絶縁膜１３を貫通
してトランジスタ１２のドレイン領域１９に達する容量
コンタクト２０を形成する。
【００２６】次に、図５（ｃ）に示すように、後でキャ
パシタの蓄積電極となるｎ型不純物が導入されたｎ−ポ
リシリコン膜３１（導電膜）をＣＶＤ法により基板全面
に形成する。この際、容量コンタクト２０の内部にもｎ
−ポリシリコン膜３１が埋め込まれる。
パシタの蓄積電極となるｎ型不純物が導入されたｎ−ポ
リシリコン膜３１（導電膜）をＣＶＤ法により基板全面
に形成する。この際、容量コンタクト２０の内部にもｎ
−ポリシリコン膜３１が埋め込まれる。
【００２７】次に、ポジ型レジストを全面に塗布した
後、図６（ｄ）に示すように、図４に示したマスクパタ
ーン２８を持つレチクル３２（フォトマスク）を配置
し、露光、現像を行う。この際、通常のジャスト露光の
条件に対して露光時間を長めにとるか、または露光量を
大きくしてオーバー露光状態とする。このオーバー露光
により、光透過領域の長方形の白抜きパターン２９ａに
対応するレジストの感光領域（レジストを抜く部分）が
それぞれ楕円形状に拡大し、逆に遮光領域の部分２９ｂ
（レジストを残す部分）は縮小して、６本の弓形の曲線
で囲まれた６個の角を有するレジストパターン３３が形
成される。なお、レジストパターン３３の形状や寸法
は、使用する露光装置の特性、マスクパターンの形状や
寸法等に応じて種々に変わるため、実際の工程の中で露
光時間または露光量の条件出しを行い、蓄積電極となる
部分が少なくとも孤立したパターンとなり、そのパター
ンが所望の寸法になるように、オーバー露光の程度を適
宜調整すればよい。
後、図６（ｄ）に示すように、図４に示したマスクパタ
ーン２８を持つレチクル３２（フォトマスク）を配置
し、露光、現像を行う。この際、通常のジャスト露光の
条件に対して露光時間を長めにとるか、または露光量を
大きくしてオーバー露光状態とする。このオーバー露光
により、光透過領域の長方形の白抜きパターン２９ａに
対応するレジストの感光領域（レジストを抜く部分）が
それぞれ楕円形状に拡大し、逆に遮光領域の部分２９ｂ
（レジストを残す部分）は縮小して、６本の弓形の曲線
で囲まれた６個の角を有するレジストパターン３３が形
成される。なお、レジストパターン３３の形状や寸法
は、使用する露光装置の特性、マスクパターンの形状や
寸法等に応じて種々に変わるため、実際の工程の中で露
光時間または露光量の条件出しを行い、蓄積電極となる
部分が少なくとも孤立したパターンとなり、そのパター
ンが所望の寸法になるように、オーバー露光の程度を適
宜調整すればよい。
【００２８】次に、図６（ｅ）に示すように、形成され
たレジストパターン３３をマスクとしてｎ−ポリシリコ
ン膜３１のエッチングを行い、レジストパターン３３と
同様、６本の弓形の曲線で囲まれた６個の角を有する蓄
積電極２１を形成する。エッチング後、レジストパター
ン３３を除去する。
たレジストパターン３３をマスクとしてｎ−ポリシリコ
ン膜３１のエッチングを行い、レジストパターン３３と
同様、６本の弓形の曲線で囲まれた６個の角を有する蓄
積電極２１を形成する。エッチング後、レジストパター
ン３３を除去する。
【００２９】次に、図７（ｆ）に示すように、蓄積電極
２１上に低圧ＣＶＤ法によりシリコン窒化膜からなる容
量絶縁膜２２を形成し、次いで、ＣＶＤ法によりｎ−ポ
リシリコン膜からなる対向電極２３を形成する。以上に
よりキャパシタ１４が完成し、このキャパシタ１４を覆
うようにシリコン酸化膜からなる第２の層間絶縁膜１５
を全面に形成する。
２１上に低圧ＣＶＤ法によりシリコン窒化膜からなる容
量絶縁膜２２を形成し、次いで、ＣＶＤ法によりｎ−ポ
リシリコン膜からなる対向電極２３を形成する。以上に
よりキャパシタ１４が完成し、このキャパシタ１４を覆
うようにシリコン酸化膜からなる第２の層間絶縁膜１５
を全面に形成する。
【００３０】最後に、第２の層間絶縁膜１５、第１の層
間絶縁膜１３を貫通してトランジスタ１２のソース領域
１８に達するビットコンタクト２４を形成し、第２の層
間絶縁膜１５上にビット線１６を形成することにより、
図１に示す本実施の形態のＤＲＡＭメモリセル１０が形
成される。
間絶縁膜１３を貫通してトランジスタ１２のソース領域
１８に達するビットコンタクト２４を形成し、第２の層
間絶縁膜１５上にビット線１６を形成することにより、
図１に示す本実施の形態のＤＲＡＭメモリセル１０が形
成される。
【００３１】本実施の形態のＤＲＡＭメモリセル１０に
おいては、従来の蓄積電極形成用マスクパターンに対し
て反転したマスクパターン２８を使用し、意図的にオー
バー露光を行うことにより、内側に向けて凸状の湾曲し
た辺で囲まれた複数の角を有する蓄積電極２１を形成す
ることができる。この際、露光時間または露光量の調整
によってオーバー露光の程度を変え、レジストパターン
３３の寸法を適宜調整することができる。このようにし
て、露光装置本来の解像能力以上の特異な形状にパター
ンを加工することができる。したがって、蓄積電極２１
をこのような形状としたことにより、楕円形や円形の従
来の蓄積電極に比べて周長が長くなり、占有面積を特に
大きくすることなく、電極の表面積、ひいてはキャパシ
タ１４の容量値を大きくすることができる。
おいては、従来の蓄積電極形成用マスクパターンに対し
て反転したマスクパターン２８を使用し、意図的にオー
バー露光を行うことにより、内側に向けて凸状の湾曲し
た辺で囲まれた複数の角を有する蓄積電極２１を形成す
ることができる。この際、露光時間または露光量の調整
によってオーバー露光の程度を変え、レジストパターン
３３の寸法を適宜調整することができる。このようにし
て、露光装置本来の解像能力以上の特異な形状にパター
ンを加工することができる。したがって、蓄積電極２１
をこのような形状としたことにより、楕円形や円形の従
来の蓄積電極に比べて周長が長くなり、占有面積を特に
大きくすることなく、電極の表面積、ひいてはキャパシ
タ１４の容量値を大きくすることができる。
【００３２】また、本実施の形態のようなＣＵＢ構造の
メモリセル１０においても、キャパシタ１４の高さが制
限された中で充分な容量値を得ることができる。さら
に、本実施の形態の場合、個々の蓄積容量２１のパター
ン配置を工夫し、図２に示したように、各蓄積電極２１
の周囲の湾曲した辺２１ｂの部分がビットコンタクト２
４の方向を向くようにしたため、容量値を減少させるこ
となく、ビットコンタクト−蓄積電極間のマージンを充
分に確保することができ、歩留まりの向上を図ることが
できる。
メモリセル１０においても、キャパシタ１４の高さが制
限された中で充分な容量値を得ることができる。さら
に、本実施の形態の場合、個々の蓄積容量２１のパター
ン配置を工夫し、図２に示したように、各蓄積電極２１
の周囲の湾曲した辺２１ｂの部分がビットコンタクト２
４の方向を向くようにしたため、容量値を減少させるこ
となく、ビットコンタクト−蓄積電極間のマージンを充
分に確保することができ、歩留まりの向上を図ることが
できる。
【００３３】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、マスクパターンの形状が長方
形であり、６本の湾曲した辺によって１つのパターンを
形成する例を示したが、マスクパターンの形状は長方形
に限ることなく、円、楕円、任意の多角形等でもよい。
さらに、１つのパターンを形成するマスクパターン（湾
曲した辺）の数や配置に関しても、適宜変更が可能であ
る。また上記実施の形態では、ＣＵＢ構造のメモリセル
に本発明を適用したが、ＣＯＢ構造のメモリセルに適用
することも勿論可能である。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態では、マスクパターンの形状が長方
形であり、６本の湾曲した辺によって１つのパターンを
形成する例を示したが、マスクパターンの形状は長方形
に限ることなく、円、楕円、任意の多角形等でもよい。
さらに、１つのパターンを形成するマスクパターン（湾
曲した辺）の数や配置に関しても、適宜変更が可能であ
る。また上記実施の形態では、ＣＵＢ構造のメモリセル
に本発明を適用したが、ＣＯＢ構造のメモリセルに適用
することも勿論可能である。
【００３４】そして、上記ＤＲＡＭのみならず、容量値
の増大が要求されるキャパシタを備えるＤＲＡＭ以外の
半導体デバイス、さらには、キャパシタ以外にも、パタ
ーンの周長を長くしたり、複数の角を有するような形状
とすることが効果を奏する他のパターンに対しても、本
発明を適用することができる。
の増大が要求されるキャパシタを備えるＤＲＡＭ以外の
半導体デバイス、さらには、キャパシタ以外にも、パタ
ーンの周長を長くしたり、複数の角を有するような形状
とすることが効果を奏する他のパターンに対しても、本
発明を適用することができる。
【００３５】
【実施例】本発明者は、本発明の方法によって本発明特
有の形状のレジストパターンが実際に形成可能であるか
どうかを検証する実験を行った。使用したレチクルのパ
ターンは、図９（ａ）に示すような長方形パターン配置
のものであり、パターンの寸法は０．２８μｍ×０．７
６μｍ、隣接するパターン間の間隔は０．２４μｍであ
る。また、使用した露光装置は、波長０．２４８μｍの
ＫｒＦが光源のステッパーである。このようなレチクル
と露光装置を使用し、レジストパターンの間隔がマスク
のパターン間隔と等しくなる露光量が２４ｍＪであるの
に対して、露光量を５０ｍＪに設定してオーバー露光を
行った。なお、ここで用いたステッパーは、露光条件を
露光時間「秒」で設定するのではなく、露光量「Ｊ（ジ
ュール）」で設定するタイプのものである。
有の形状のレジストパターンが実際に形成可能であるか
どうかを検証する実験を行った。使用したレチクルのパ
ターンは、図９（ａ）に示すような長方形パターン配置
のものであり、パターンの寸法は０．２８μｍ×０．７
６μｍ、隣接するパターン間の間隔は０．２４μｍであ
る。また、使用した露光装置は、波長０．２４８μｍの
ＫｒＦが光源のステッパーである。このようなレチクル
と露光装置を使用し、レジストパターンの間隔がマスク
のパターン間隔と等しくなる露光量が２４ｍＪであるの
に対して、露光量を５０ｍＪに設定してオーバー露光を
行った。なお、ここで用いたステッパーは、露光条件を
露光時間「秒」で設定するのではなく、露光量「Ｊ（ジ
ュール）」で設定するタイプのものである。
【００３６】現像後、形成されたレジストパターンの外
観をＳＥＭにより観察したところ、図８のような写真が
得られた。図８に示す通り、オーバー露光によって元々
のマスクパターンが円状に拡大し、パターン内側に向け
て凸状の６本の湾曲した辺で囲まれた６個の角を持つ、
孤立したレジストパターンが形成されたのを確認するこ
とができた。
観をＳＥＭにより観察したところ、図８のような写真が
得られた。図８に示す通り、オーバー露光によって元々
のマスクパターンが円状に拡大し、パターン内側に向け
て凸状の６本の湾曲した辺で囲まれた６個の角を持つ、
孤立したレジストパターンが形成されたのを確認するこ
とができた。
【００３７】
【発明の効果】以上、詳細に説明したように、本発明を
例えばＤＲＡＭに適用した場合、湾曲した辺で囲まれた
複数の角を有する蓄積電極を形成することができ、従来
のＤＲＡＭキャパシタに比べて占有面積を特に大きくす
ることなく、キャパシタの容量値を増大することができ
る。したがって、今後のＤＲＡＭのさらなる微細化にと
って好適な製造方法を提供することができる。
例えばＤＲＡＭに適用した場合、湾曲した辺で囲まれた
複数の角を有する蓄積電極を形成することができ、従来
のＤＲＡＭキャパシタに比べて占有面積を特に大きくす
ることなく、キャパシタの容量値を増大することができ
る。したがって、今後のＤＲＡＭのさらなる微細化にと
って好適な製造方法を提供することができる。
【図１】 本発明の一実施の形態のＤＲＡＭのメモリセ
ルを示す断面図（図２のＡ−Ａ線に沿う断面図）であ
る。
ルを示す断面図（図２のＡ−Ａ線に沿う断面図）であ
る。
【図２】 同メモリセルを示す平面図である。
【図３】 同ＤＲＡＭのメモリセルアレイ全体を示す平
面図である。
面図である。
【図４】 同メモリセルアレイにおいて蓄積電極形成の
フォトリソグラフィー工程で用いるマスクパターンを示
す平面図である。
フォトリソグラフィー工程で用いるマスクパターンを示
す平面図である。
【図５】 本発明の一実施の形態のＤＲＡＭの製造方法
を工程順を追って示す断面図である。
を工程順を追って示す断面図である。
【図６】 同工程断面図の続きである。
【図７】 同工程断面図の続きである。
【図８】 本発明の実施例において実際に形成したレジ
ストパターンの形状を示す顕微鏡（ＳＥＭ）写真であ
る。
ストパターンの形状を示す顕微鏡（ＳＥＭ）写真であ
る。
【図９】 本発明のパターン形成の原理を説明するため
の図であり、（ａ）マスクパターン、（ｂ）ジャスト露
光時のレジスト形状、（ｃ）オーバー露光時のレジスト
形状をそれぞれ示す図である。
の図であり、（ａ）マスクパターン、（ｂ）ジャスト露
光時のレジスト形状、（ｃ）オーバー露光時のレジスト
形状をそれぞれ示す図である。
【図１０】 従来のパターン形成の様子を説明するため
の図であり、（ａ）マスクパターン、（ｂ）ジャスト露
光時のレジスト形状、（ｃ）オーバー露光時のレジスト
形状をそれぞれ示す図である。
の図であり、（ａ）マスクパターン、（ｂ）ジャスト露
光時のレジスト形状、（ｃ）オーバー露光時のレジスト
形状をそれぞれ示す図である。
１，２９ａ 白抜きパターン ４，３３ 角を有するレジストパターン １０ メモリセル １１ シリコン基板 １２ トランジスタ １４ スタック型キャパシタ １６ ビット線 ２１ 蓄積電極 ２１ａ 角 ２１ｂ 湾曲した辺 ２７ レジストの感光領域 ２８ マスクパターン ２９ｂ 遮光領域 ３１ ｎ−ポリシリコン膜（導電膜） ３２ レチクル（フォトマスク）
Claims (9)
- 【請求項１】 複数の湾曲した辺で囲まれたパターンを
有することを特徴とする半導体装置。 - 【請求項２】 前記パターンが、内側に向けて凸状に湾
曲した複数の辺で囲まれた複数の角を持つパターンであ
ることを特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記パターンが、キャパシタの蓄積電極
パターンであることを特徴とする請求項１または２に記
載の半導体装置。 - 【請求項４】 前記キャパシタが、ＤＲＡＭのメモリセ
ルを構成するとともにビット線の下方に配置されたこと
を特徴とする請求項３に記載の半導体装置。 - 【請求項５】 前記蓄積電極パターンの前記湾曲した辺
をビットコンタクトに対向させて配置したことを特徴と
する請求項４に記載の半導体装置。 - 【請求項６】 ポジ型レジストを用いるフォトリソグラ
フィー工程において実際に形成しようとするパターンの
外方の光透過領域がパターンとなった複数の反転パター
ンを有するフォトマスクを使用し、オーバー露光を行う
ことにより、内側に凸状の複数の湾曲した辺で囲まれた
複数の角を有するレジストパターンを形成するフォトリ
ソグラフィー工程を含むことを特徴とする半導体装置の
製造方法。 - 【請求項７】 前記フォトリソグラフィー工程におい
て、露光時間または露光量の調整によってオーバー露光
の程度を変え、形成するレジストパターンの寸法を調整
することを特徴とする請求項６に記載の半導体装置の製
造方法。 - 【請求項８】 前記レジストパターンをマスクとして導
電膜をエッチングすることによって、複数の湾曲した辺
で囲まれた複数の角を持つキャパシタの蓄積電極を形成
することを特徴とする請求項６または７に記載の半導体
装置の製造方法。 - 【請求項９】 請求項６ないし８のいずれかに記載の半
導体装置の製造方法における前記フォトリソグラフィー
工程で使用するフォトマスクであって、実際に形成しよ
うとするパターンの外方の光透過領域がパターンとなっ
た複数の反転パターンを有することを特徴とするフォト
マスク。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336399A JP3367460B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の製造方法およびこれに用いるフォトマスク |
| US09/546,528 US6573029B1 (en) | 1999-04-09 | 2000-04-10 | Semiconductor device and method of forming the same as well as a photo-mask used therein |
| US10/384,746 US6974992B2 (en) | 1999-04-09 | 2003-03-11 | Semiconductor device having a non-straight line pattern with plural interconnected arched lines |
| US10/938,567 US7022440B2 (en) | 1999-04-09 | 2004-09-13 | Resist pattern defined by inwardly arched lines |
| US10/938,504 US7118835B2 (en) | 1999-04-09 | 2004-09-13 | Semiconductor device and method of forming the same as well as a photo-mask used therein |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10336399A JP3367460B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の製造方法およびこれに用いるフォトマスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294502A true JP2000294502A (ja) | 2000-10-20 |
| JP3367460B2 JP3367460B2 (ja) | 2003-01-14 |
Family
ID=14352055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10336399A Expired - Fee Related JP3367460B2 (ja) | 1999-04-09 | 1999-04-09 | 半導体装置の製造方法およびこれに用いるフォトマスク |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6573029B1 (ja) |
| JP (1) | JP3367460B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475074B1 (ko) * | 2002-05-16 | 2005-03-10 | 삼성전자주식회사 | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 |
| JP2008300740A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP2010156994A (ja) * | 2004-08-11 | 2010-07-15 | Spansion Llc | 狭い間隔のフラッシュメモリコンタクト開口部を形成する方法 |
| CN111584487A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 半导体结构 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW548718B (en) * | 2002-07-18 | 2003-08-21 | Macronix Int Co Ltd | Hole forming by cross-shape image exposure |
| TW200414424A (en) * | 2003-01-30 | 2004-08-01 | Au Optronics Corp | Mask of a contact process and contact process thereof |
| US7096452B2 (en) * | 2003-06-24 | 2006-08-22 | Micron Technology, Inc. | Method and device for checking lithography data |
| DE102004031688B4 (de) * | 2004-06-30 | 2006-06-14 | Infineon Technologies Ag | Verfahren zur Anpassung von Strukturabmessungen bei der photolithographischen Projektion eines Musters von Strukturelementen auf einen Halbleiterwafer |
| KR100670396B1 (ko) * | 2004-12-30 | 2007-01-16 | 동부일렉트로닉스 주식회사 | 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법 |
| EP1934317A2 (en) | 2005-07-01 | 2008-06-25 | Dow Gloval Technologies Inc. | Low viscosity functional fluid |
| JP5684168B2 (ja) * | 2012-02-15 | 2015-03-11 | 株式会社東芝 | フレア計測方法、反射型マスクおよび露光装置 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3857689A (en) * | 1971-12-28 | 1974-12-31 | Nippon Selfoc Co Ltd | Ion exchange process for manufacturing integrated optical circuits |
| US4525448A (en) * | 1984-01-06 | 1985-06-25 | International Telephone And Telegraph Corporation | Method of fabricating sub-half-micron-size gates on semiconductor substrates |
| JPH0616476B2 (ja) * | 1984-05-11 | 1994-03-02 | 株式会社ニコン | パターン露光方法 |
| JPS61270823A (ja) | 1985-05-24 | 1986-12-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5298365A (en) * | 1990-03-20 | 1994-03-29 | Hitachi, Ltd. | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process |
| US5578402A (en) * | 1990-06-21 | 1996-11-26 | Matsushita Electronics Corporation | Photomask used by photolithography and a process of producing same |
| JP3179520B2 (ja) * | 1991-07-11 | 2001-06-25 | 株式会社日立製作所 | 半導体装置の製造方法 |
| KR960005246B1 (ko) * | 1992-10-21 | 1996-04-23 | 현대전자산업주식회사 | 캐패시터의 저장전극 제조방법 |
| JPH07134395A (ja) * | 1993-04-22 | 1995-05-23 | Samsung Electron Co Ltd | マスクパターン及びこれを使用した微細パターンの形成方法 |
| KR0138297B1 (ko) * | 1994-02-07 | 1998-06-01 | 김광호 | 포토 마스크 및 그 제조 방법 |
| KR0179552B1 (ko) * | 1995-10-04 | 1999-04-01 | 김주용 | 콘택홀 제조용 위상반전 마스크 |
| JPH1092714A (ja) * | 1996-09-11 | 1998-04-10 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW381191B (en) * | 1997-11-25 | 2000-02-01 | United Microelectronics Corp | Double alternating phase shifting mask |
| US6369432B1 (en) * | 1998-02-23 | 2002-04-09 | Micron Technology, Inc. | Enhanced capacitor shape |
| US6015641A (en) * | 1998-07-08 | 2000-01-18 | Worldwide Semiconductor Manufacturing Corporation | Reduction of optical proximity effect of bit line pattern in DRAM devices |
| JP2000208394A (ja) * | 1999-01-12 | 2000-07-28 | Mitsubishi Electric Corp | 半導体装置、半導体装置の製造方法およびそれに用いるレジストパタ―ン形成方法と露光装置 |
| US6511791B1 (en) * | 2000-04-28 | 2003-01-28 | International Business Machines Corporation | Multiple exposure process for formation of dense rectangular arrays |
| JP2005064075A (ja) * | 2003-08-20 | 2005-03-10 | Toshiba Corp | 磁気記憶装置及びその製造方法 |
-
1999
- 1999-04-09 JP JP10336399A patent/JP3367460B2/ja not_active Expired - Fee Related
-
2000
- 2000-04-10 US US09/546,528 patent/US6573029B1/en not_active Expired - Fee Related
-
2003
- 2003-03-11 US US10/384,746 patent/US6974992B2/en not_active Expired - Fee Related
-
2004
- 2004-09-13 US US10/938,567 patent/US7022440B2/en not_active Expired - Fee Related
- 2004-09-13 US US10/938,504 patent/US7118835B2/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475074B1 (ko) * | 2002-05-16 | 2005-03-10 | 삼성전자주식회사 | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 |
| JP2010156994A (ja) * | 2004-08-11 | 2010-07-15 | Spansion Llc | 狭い間隔のフラッシュメモリコンタクト開口部を形成する方法 |
| JP2008300740A (ja) * | 2007-06-01 | 2008-12-11 | Toshiba Corp | 半導体装置の製造方法 |
| JP4551913B2 (ja) * | 2007-06-01 | 2010-09-29 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100993405B1 (ko) | 2007-06-01 | 2010-11-09 | 가부시끼가이샤 도시바 | 반도체장치의 제조방법 |
| US8343874B2 (en) | 2007-06-01 | 2013-01-01 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US8664120B2 (en) | 2007-06-01 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US9142419B2 (en) | 2007-06-01 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| US9601343B2 (en) | 2007-06-01 | 2017-03-21 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| CN111584487A (zh) * | 2020-05-28 | 2020-08-25 | 福建省晋华集成电路有限公司 | 半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030148195A1 (en) | 2003-08-07 |
| US20050031999A1 (en) | 2005-02-10 |
| US20050048381A1 (en) | 2005-03-03 |
| JP3367460B2 (ja) | 2003-01-14 |
| US6573029B1 (en) | 2003-06-03 |
| US6974992B2 (en) | 2005-12-13 |
| US7118835B2 (en) | 2006-10-10 |
| US7022440B2 (en) | 2006-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7273780B2 (en) | Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof | |
| US6743693B2 (en) | Method of manufacturing semiconductor memory | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| JP3367460B2 (ja) | 半導体装置の製造方法およびこれに用いるフォトマスク | |
| JP2803712B2 (ja) | 半導体記憶装置 | |
| KR100464860B1 (ko) | 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터 | |
| US5985711A (en) | Method of fabricating semiconductor device | |
| US6093641A (en) | Method for fabricating semiconductor device with an increased process tolerance | |
| CN111653563B (zh) | 动态随机存取存储器之版图结构及光掩模的制作方法 | |
| CN110707044B (zh) | 形成半导体装置布局的方法 | |
| JP4159624B2 (ja) | 微細コンタクトホールを有する半導体メモリ装置の製造方法 | |
| CN212135137U (zh) | 动态随机存取存储器之版图结构 | |
| US5937290A (en) | Method of manufacturing semiconductor integrated circuit devices using phase shifting mask | |
| US6166408A (en) | Hexagonally symmetric integrated circuit cell | |
| JP2938859B2 (ja) | 位相シフトマスクおよびこのマスクを用いた電子装置の製造方法 | |
| US20090170329A1 (en) | Photo mask | |
| JP3203776B2 (ja) | 半導体装置の製造方法 | |
| KR100368321B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3519545B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3152195B2 (ja) | 導電体の作製方法および電極パターン | |
| KR100330716B1 (ko) | 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조 | |
| KR100344822B1 (ko) | 반도체 소자의 커패시터 전극 형성방법 | |
| KR100244305B1 (ko) | 반도체 메모리장치의 제조방법 | |
| JPH10303297A (ja) | 半導体装置およびその製造方法 | |
| KR100401513B1 (ko) | 반도체 소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091108 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101108 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111108 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121108 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131108 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |