CN109392313A - 一种通过使用荫罩来制造纳米结构化的器件的方法 - Google Patents

一种通过使用荫罩来制造纳米结构化的器件的方法 Download PDF

Info

Publication number
CN109392313A
CN109392313A CN201780015770.5A CN201780015770A CN109392313A CN 109392313 A CN109392313 A CN 109392313A CN 201780015770 A CN201780015770 A CN 201780015770A CN 109392313 A CN109392313 A CN 109392313A
Authority
CN
China
Prior art keywords
nanostructure
shade
elongated
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780015770.5A
Other languages
English (en)
Other versions
CN109392313B (zh
Inventor
P·克罗格斯拉普
C·马卡斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koebenhavns University
Original Assignee
Koebenhavns University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koebenhavns University filed Critical Koebenhavns University
Publication of CN109392313A publication Critical patent/CN109392313A/zh
Application granted granted Critical
Publication of CN109392313B publication Critical patent/CN109392313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C30B11/04—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt
    • C30B11/08—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method adding crystallising materials or reactants forming it in situ to the melt every component of the crystal composition being added during the crystallisation
    • C30B11/12—Vaporous components, e.g. vapour-liquid-solid-growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/62—Whiskers or needles
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)

Abstract

本公开涉及用于形成有效的量子器件，特别是在非原位工艺中未被污染的量子器件的器件和方法。特别地，本公开的方法可用于制造作为可调谐超导量子位中的元件的约瑟夫逊结。一个实施方案涉及在细长纳米结构的表面层中原位制造势垒/间隙的方法，该方法包括以下步骤：在具有至少一个沉积源的真空室中在基底上提供至少一个细长器件纳米结构，在所述真空室中提供至少一个细长阴影纳米结构；和通过所述沉积源在器件纳米结构和阴影纳米结构的至少一部分上沉积至少第一刻面层，其中在沉积过程中设置该沉积源、该器件纳米结构和该阴影纳米结构，使得该阴影纳米结构覆盖并在该器件纳米结构的至少一部分上形成荫罩，由此在沉积在该器件纳米结构上的第一刻面层中形成间隙。

Description

一种通过使用荫罩来制造纳米结构化的器件的方法
技术领域
本公开涉及用于形成有效的量子器件，特别是在非原位工艺中未被污染的量子器件的器件和方法。特别地，本公开的方法可用于制造作为可调谐超导量子位(qubit)中的元件的约瑟夫逊结。
发明背景
量子计算机的基本元件是量子比特——也称为“量子位”。与表示0和1的经典比特相反，量子位也能表示两种状态的量子叠加。因此，该状态可以在量子物理定律中以一定的概率形式化。因此，可以在量子物理定律中操纵和观察该状态。
已经提出了许多物理对象作为量子位的潜在实现。但是，固态电路，特别是超导电路，因为它们提供可扩展性(制造具有大量相互作用的量子位的电路的可能性)而意义重大。超导量子位通常基于约瑟夫逊结(JJ)。约瑟夫逊结基本上是由弱连接耦合的两个超导体。该弱连接例如可以是薄的绝缘势垒、非超导金属的短节段、或在接触点处削弱超导性的物理收缩区。
在WO 2016/000836中公开了一种克服了已知问题的可调谐量子位，其涉及调谐量子位，特别是使用外部磁场调谐约瑟夫逊耦合能量，其中提出了不需要外部磁场来调谐量子位的完全不同的设置。WO 2016/000836特别公开了包含细长的杂化纳米结构的约瑟夫逊结，所述纳米结构包含超导体和半导体材料以及弱连接，其中弱连接由细长的杂化纳米结构的半导体区段形成，并且其中已经移除超导体材料以提供半导体弱连接，也就是说，将作为超导体-绝缘体- 超导体(SIS)JJ的典型JJ改性为超导体-常规-超导体(SNS)JJ，即通过用常规元件(N)替换绝缘体(I)，其中常规元件是半导体材料。
WO 2016/000836中公开的可调谐量子位基于WO 2016/001365中提出的发现，其中公开了纳米级(或纳米尺度)器件，其包含细长晶体半导体纳米结构如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，且外延界面在半导体与金属之间。WO 2016/001365展示了在半导体与金属形式的超导体之间实现了几乎完美的(外延)界面，特别是具有InAs和Al的杂化纳米结构。 WO 2016/000836和WO 2016/001365在此通过引用全文并入本文。
在WO 2016/000836中，通过标准光刻技术以非原位方式提供了约瑟夫逊结，例如蚀刻半导体纳米线的超导刻面层以提供间隙。采用非原位加工的一个问题是杂质和量子点形成，以及可由此产生的不受控制的电子环境。制造约瑟夫逊结的另一种常用技术涉及通过偏移掩模进行Al的双角度遮罩蒸镀，并通过Al基层的扩散氧化形成隧道势垒。但是，这些荫罩通常掩蔽简单的基板表面，由此仅提供简单的器件，它们通常包括与外延膜生长所需的超高真空 (UHV)环境和高基底温度不相容的常规有机双层。为了解决UHV不相容荫罩的问题，已经开发了复杂的无机荫罩以便能够在简单器件中原位形成约瑟夫逊结。但是，尚不存在在更先进的器件中形成约瑟夫逊结的已知方法。
发明概述
本公开通过在另一纳米结构上沉积层的过程中使用纳米结构(例如纳米线)作为荫罩(shadow mask，或掩模)解决了上述非原位处理的问题。在最广泛的意义上，本公开因此涉及纳米结构的原位加工，其中至少第一纳米结构用作至少第二纳米结构的至少一个荫罩。这可用于原位制造纳米级结。
在第一方面，本公开涉及在细长纳米结构的表面层中原位制造势垒/间隙的方法，该方法包括以下步骤：
-在具有至少一个沉积源的真空室中的基底上提供至少一个细长器件纳米结构，
-在所述真空室中提供至少一个细长阴影纳米结构，并
-通过所述沉积源在该器件纳米结构和阴影纳米结构的至少一部分上沉积至少第一刻面层，
其中在沉积过程中排列该沉积源、该器件纳米结构和该阴影纳米结构，使得该阴影纳米结构覆盖该器件纳米结构的至少一部分并在该器件纳米结构的至少一部分上形成荫罩，由此在沉积在该器件纳米结构上的第一刻面层中形成间隙。
但是主要优点在于，所有工艺步骤均可以原位提供，因为器件纳米结构与阴影纳米结构均可以例如通过在真空室中生长的VLS来提供。最终结果是在真空室中原位提供刻面层中的间隙，也就是说，没有任何非原位的后处理步骤。这特别意味着如果在沉积在细长器件纳米结构上的超导材料中提供该第一刻面层的话，在该超导材料中的小的间隙由该细长阴影纳米结构所形成的荫罩来提供。这种小的间隙因此可以构成原位制造的约瑟夫逊结，其将具有尽可能高的品质，因为其不受任何自上而下的非原位工艺的影响，也就是说，其是100％清洁的。如果该器件纳米结构还是半导体并且沉积该超导体第一刻面层以便在半导体与超导体之间提供外延匹配，则提供半导体弱连接以形成原位制造的基于半导体的约瑟夫逊结，其将具有尽可能高的品质，也就是说，其是100％清洁的。采用WO 2016/000836的公开内容中的术语，可以通过本公开方法提供约瑟夫逊结。约瑟夫逊结包含含有超导体和半导体材料以及弱连接的细长杂化纳米结构，其中所述弱连接由该细长杂化纳米结构的半导体区段形成，其中该超导体材料已经通过该阴影纳米结构除去以提供半导体弱连接。
附图说明
图1A是在根据本公开方法原位制造的外延杂化纳米结构中的约瑟夫逊结的一个实例的SEM图像。该约瑟夫逊结不受任何生长后蚀刻工艺的影响，并且该杂化纳米结构是完全原位工艺的结果。已经通过在沉积刻面层之前在另一扭结器件纳米线上扭结阴影纳米线来提供该约瑟夫逊结。也就是说，两条线已经在不同高度处扭结，使得顶部纳米线在下面的纳米线上形成阴影。
图1B是图1A的中心的放大图，显示了由上面的荫罩所形成的表面层中的间隙。
图1C是本公开的原理的示意图，其中位于上部的阴影纳米线在表面层的定向沉积过程中充当位于下部的器件纳米线的荫罩。
图1D是图1A和1B的约瑟夫逊结的侧面的SEM图像。
图2A显示了利用纳米线在[111]B方向上生长的倾向性在(100)基底上生长的[111]B纳米线的SEM图像，该方向不垂直于(100)基底——两个箭头指示了两个[111]B方向。如果使用(111)基底，该[111]B纳米线将由该基底垂直生长。通过使用(100)基底，该[111]B纳米线相对于该基底以倾斜角度生长，但是两个可能的[111]方向相对于彼此也均垂直，使得多个[111]B纳米线将互相交叉。
图2B显示了在(100)基底上生长的图2A中的四根[111]B纳米线。交叉处在表面层沉积过程中充当荫罩，在沉积的表面层中产生两个间隙，如箭头所示。
图3是形成上部阴影纳米线和下部器件纳米线的扭结的纳米线的SEM图像，在表面层中具有间隙。
图4A-C是一系列三个SEM图像，其中InAs纳米线的放大倍数逐渐提高，所述纳米线沿着被遮蔽的扭结纳米线在30nm厚的外延Al层中具有遮蔽的结。图4A仅显示了可以由单一基底生长的多组纳米线的一小部分。因此，本公开方法可用于在一个原位生长过程中形成多个结，其中该纳米线的初始生长位置可以通过光刻法限定的催化剂图案来控制。
发明详述
如前所述，本公开方法涉及在细长纳米结构的表面层中原位产生间隙。该间隙可以在细长纳米结构的表面层中在纵向方向上形成势垒，例如隧道势垒，并可以形成结的基础。在超导材料中提供表面层的情况下，即在适当的条件下，该结可以成为约瑟夫逊结。在该纳米结构是半导体的情况下，表面层中的间隙可以构成半导体弱连接，并由此成为基于半导体-超导体界面的约瑟夫逊结。
该细长纳米结构例如可以是细长结晶(杂化)纳米结构，例如为纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)的形式。其可以设置有一个或多个基本平的侧刻面。术语“纳米线”和“纳米线晶体”在本文中可以互换使用，因为可以隐含地理解本文中提及的纳米线为结晶结构。
本公开方法原则上适用于一个器件纳米结构和一个阴影纳米结构以提供一个结。但是，在实践中，可以在一个工艺运行期间在同一基底上提供大量的结，因为可以从相同基底上同时生长多个细长纳米结构。
在一个实施方案中，通过由所述基底生长所述细长器件纳米结构来提供所述至少一个细长器件纳米结构。类似地，可以通过由所述基底生长所述细长阴影纳米结构来提供至少一个细长阴影纳米结构。阴影纳米结构与器件纳米结构可以是相同的，并因此可以在同一生长过程中同时生长。然后，仅相对于表面层沉积的方向的位置和取向限定了单个纳米结构是成为器件纳米结构还是成为阴影纳米结构。
器件纳米结构和/或阴影纳米结构在基底上的初始生长位置可以通过一个或多个催化剂图案(如在生长过程之前在基底表面上所限定，优选通过光刻法)、生长图案(如器件纳米结构图案和阴影纳米结构图案)来确定。该催化剂图案可以通过光刻法，有可能通过CAD软件辅助，来非常精确地限定。当使用VLS生长时，该催化剂图案可以由金属催化剂如金液滴/粒子来限定，在基底上限定有序的位置。
催化剂位置决定了细长纳米结构的生长位置。但是，单个催化剂的构造至少部分决定了结构，且相应的纳米结构，例如由催化剂生长的纳米结构的厚度 /直径至少部分由催化剂粒子的尺寸来决定。发明人已经进一步认识到，纳米结构的生长速度取决于纳米线的厚度。因此，纳米线的生长速度可以至少部分由相应的催化剂粒子的尺寸来控制。由催化剂粒子生长的纳米结构的直径大致上对应于所述催化剂粒子的直径。这可用于控制阴影纳米结构和器件纳米结构相对于彼此的垂直位置。阴影纳米结构例如可以通过小于那些用于限定器件纳米结构的催化剂粒子的催化剂粒子来限定。该阴影纳米结构随后比器件纳米结构更快地生长，如果阴影纳米结构和器件纳米结构的生长方向同时扭结，使得阴影纳米结构和器件纳米结构均平行于基底生长，该阴影纳米结构将在扭结前生长地更高，并在扭结后位于器件纳米结构上方，使得它们可以在表面层沉积过程中形成位于下部的器件纳米结构的荫罩。因此，在生长纳米结构之前合适地设置催化剂图案可以有助于在水平和垂直方向上相对于彼此对齐阴影纳米线和器件纳米线。
或者，催化剂可以随机布置，这提供了在随机位置上的纳米结构。由此提供了阴影纳米结构、器件纳米结构和在后者表面层中所得间隙的随机分布。但是，由于可以在一个生长与沉积过程中由基底上生长大量纳米结构，由此获得的可用结的数量可能是足够的。
纳米结构可以在没有催化剂的情况下生长。控制初始生长位置的替代方法是如果从氧化物中的空穴(其是在生长前在基底中湿法蚀刻或干法蚀刻的)生长纳米结构。后者也被称为选定区域生长。
本公开方法的另一实施方案因此包括排列催化剂粒子形式的催化剂图案的步骤，所述催化剂粒子排列在该基底上，限定了纳米结构的初始生长位置，其中限定至少一部分阴影纳米结构的阴影催化剂粒子的尺寸和/或直径和/或体积不同于，优选小于限定至少一部分器件纳米结构的器件催化剂粒子的尺寸和 /或直径和/或体积。
该基底例如是具有结晶取向(111)的标准基底。通常在[111]方向上生长的细长纳米结构将随后由该基底垂直生长。在另一实施方案中，该基底具有100- 取向。由(100)基底上生长的[111]纳米结构将相对于该基底表面以倾斜角度生长。该基底可以是标准加工晶片，如基于Si/SiO2、Si/BN、InAs/SiO2、InAs/BN 或GaAs的晶片。
MBE系统和真空系统近来的发展也使得能够在生长后原位排列细长纳米结构，如纳米线。因此，初始从基底生长多个细长纳米结构，并例如通过微机器人原位系统在生长后灵巧地原位排列该纳米结构使得一些纳米结构可以是在随后沉积一个或多个表面层的过程中在器件纳米结构上形成荫罩的阴影纳米结构。
该沉积源可以是本领域已知的蒸汽沉积源，真空室与沉积源可以相应地配置为在沉积一个或多个表面层的过程中由该沉积源提供定向束流(directional beam flux)。可以存在超过一个沉积源以便提供例如两个或更多个不同材料的表面层。
在进一步的实施方案中，设置器件纳米结构和阴影纳米结构，使得在沉积过程中在第一细长纳米结构上形成的荫罩基本上对应于第二细长纳米结构的宽度，即相应的阴影纳米结构与器件纳米结构基本彼此垂直地排列，使得它们在来自表面层沉积的束流取向上交叉。
在一个实施方案中，器件纳米结构和阴影纳米结构从相同的平的晶体表面，例如标准基底，如标准结晶基底，即单晶基底上生长。由基底生长的细长纳米结构优选(例如沿基底的法线)具有与基底相同或更高的对称性。
在一个实施方案中，本公开方法进一步包括在所述纳米结构的生长过程中扭结器件纳米结构和/或阴影纳米结构的生长方向的步骤。如果该纳米结构初始基本平行地生长，例如垂直于基底表面，生长方向上的扭结，例如使得扭结的纳米结构平行于基底表面的平面生长，可以导致一部分纳米结构彼此交叉，使得至少一个(阴影)纳米结构在至少一个(器件)纳米结构上形成荫罩。在细长纳米结构生长过程中扭结生长方向在本领域中是已知的。
扭结生长方向的一种替代方法是选择其中该细长纳米结构可以在不同方向上生长的基底。例如，一些类型的纳米线已知优选[111]b方向，并通过选择 (100)基底作为生长表面，[111]b纳米线将在两个基本垂直的方向上生长，使得多个纳米线可以彼此交叉以形成阴影纳米线和器件纳米线，如图2A和2B中例举的那样。
另一种替代方法是加工平的结晶基底，使得例如通过选择性蚀刻该表面形成具有非平行表面和/或具有不同结晶取向的区域。可以排列这些不同的区域，使得由这些区域生长的细长纳米结构在非平行方向上生长，例如朝向彼此生长。例如，可以在基底表面中形成V形的谷(沟槽)。如果细长纳米结构基本垂直于该谷的各侧面生长，该纳米结构将朝向彼此生长以便形成基本上在该谷的中部交叉的线。因此，在进一步的实施方案中，至少一部分器件纳米结构由第一表面生长，所述第一表面与由此生长一部分阴影纳米结构的第二表面不平行但相邻，排列该第一和第二表面，使得在生长过程中，至少一个由第二表面生长的阴影纳米结构在至少一个由第一表面生长的器件纳米结构上形成荫罩。杂化纳米结构
集成超导体与半导体技术时的一个关键方面是在半导体与金属形式的超导体(特别是具有InAs与Al的杂化纳米结构)之间实现几乎完美的界面。到目前为止，半导体/金属(SE/M)界面在原子尺度上仍不受控制。但是，已经公开了包含在半导体与金属之间具有外延界面的细长结晶半导体纳米结构，如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)的纳米级器件(或纳米尺度)。
已经借助通过VLS和分子束外延(MBE)的组合进行的半导体/金属核- 壳型纳米线晶体的自底向上生长实现和例示了这些纳米级器件。一个实例使用 InAs用于纳米线晶体，并用外延匹配的单个平的界面生长Al，这可以被认为是无序自由接触的最终极限。在某些条件下，常规的超导体可以在半导体纳米线中诱发拓扑非平凡超导状态。基于具有强自旋轨道的半导体纳米线中的邻近效应的提议是吸引人的，因为关键成分在本领域中是已知的。但是，所有先前的邻近半导体实例都显示处在超导间隙下方的显著隧穿电导，表明了使拓扑保护失效的连续亚间隙状态——一种称为“软间隙问题”的未解决问题。此类软间隙将诱发Majorana量子位的退相干，并已经被认为是此类器件中拓扑量子信息的未来的主要障碍。但是事实证明，诱发的超导性的硬度关键取决于半导体 /超导体(SE/SU)界面的质量和均匀性。这种情况类似于传统半导体器件，其中涉及的界面的质量是决定性能的主要参数。因此，半导体技术通过异质结构的外延生长的发明发生了革命，使得半导体界面的原子级设计和电子能带结构、掺杂水平和应变的定制性质成为可能。但是，迄今为止，半导体外延的世界与超导性的世界毫不相干。
但是随着具有外延Al的InAs纳米线的出现，已经证明，对于低于超导转变温度的温度，铝变为超导的，并且Al壳因邻近效应在InAs中诱发超导间隙。但是，与所有先前的研究相反，诱发的间隙仍然坚硬，即不具有亚间隙状态，可能是由于完全均匀的InAs//Al界面。因此解决了软间隙问题，因为通过使用外延Al-InAs超导体-半导体杂化纳米线证实了由半导体中的邻近效应诱发的硬超导间隙。
在本文中用于约瑟夫逊结的杂化纳米结构通常沿该纳米结构的纵向方向是超导的，例如像超导线，并且通过由阴影纳米结构限定的荫罩从杂化纳米结构的区段中除去超导材料，从而在该纳米结构的小区段(表面层中的间隙)中破坏超导性质，由此生成用于JJ的弱连接。
在一个实施方案中，该细长杂化纳米结构包含具有至少一个基本上为平的侧刻面的细长结晶半导体纳米结构，以及沿该结晶半导体纳米结构的长度的至少一部分沉积在至少一个侧刻面上的结晶超导体第一刻面层，其中该半导体纳米结构的结晶结构在该半导体纳米结构与结晶超导体之间形成的界面上与该第一刻面层的结晶结构外延匹配。由该细长杂化纳米结构的半导体区段形成弱连接，其中已经通过在表面层沉积过程中提供的荫罩除去该第一刻面表面层以提供半导体弱连接。
在进一步的实施方案中，该细长杂化纳米结构包含具有多个基本上为平的侧刻面的细长结晶半导体纳米结构，以及覆盖该结晶半导体纳米结构的至少部分长度的一个或多个所述平的侧刻面的结晶超导体第一刻面层，其中该半导体纳米结构的结晶结构在至少一个侧刻面的界面上与该第一刻面层的结晶结构外延匹配，并且其中通过细长杂化纳米结构的半导体区段形成弱连接，其中已经通过在表面层沉积过程中提供的纳米结构荫罩除去该第一刻面层以提供半导体弱连接。
该细长结晶纳米结构可以在半导体材料中提供，例如选自III-V族组合(如 InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs)、或第IV族元素(如Si或 Ge)或II-VI组合(如ZnO、ZnSe和CdSe)或I-VII组合的半导体材料。该刻面层可以天然地为金属，但也可以是多种类型的材料。此外，该刻面层可以以在低于临界温度Tc下具有半导体性质的材料提供。优选的结晶半导体纳米结构可以是InAs，特别是由于InAs纳米结构因高度透明的肖特基(Schottky) 无势垒SN界面能够获得高质量场效应JJ。
该细长半导体纳米结构是结晶的，即其为单晶，或其由形成结晶结构的多个晶体(例如大的单晶元件)组成。在一些实施方案中，该细长结晶纳米结构可以视为基本上一维的结晶结构。在具有晶体取向为纤锌矿(WZ)/FCC或闪锌矿(ZB)/FCC的Al刻面层的InAs中已经证明，其可以形成均匀的晶体形貌和在半导体(SE，例如InAs)与金属(M，例如Al)之间的高度有序且界限清楚的外延SE/M界面。但是，用具有类似结构和晶格间距的其它材料组合也可以实现该外延匹配。对于相关的FCC金属，这例如可以为Au和Ag，并且对于半导体，这例如是“族”的其它成员：GaSb和AlSb。因此，可以由此用多种材料组合实现对细长结晶纳米结构的触点的高质量外延生长。
在半导体与超导体之间具有外延匹配具有至少一种主要效果。该超导体第一刻面层形成原子级精确的SN界面，在半导体纳米结构中导致邻近诱发间隙，其具有在超导间隙下方的低密度状态。换句话说，该外延匹配生成硬间隙。
在本发明的一个实施方案中，在细长结晶纳米结构的侧刻面与第一刻面层之间的各二维界面在至少一个维度上，可能在两个维度上是晶格匹配的和/或域匹配的。
自然地，该第一刻面层可以是结晶的。结晶纳米结构的侧刻面与第一刻面层之间的二维界面可以是外延的。更进一步地，该结晶纳米结构的各侧刻面与第一刻面层之间的二维界面可以是外延的，如同时外延匹配的。由此，该纳米结构的结晶结构可以与该第一刻面层的结晶结构外延匹配。如前文所述，该结晶纳米结构的侧刻面与第一刻面层之间的各二维界面可以是在至少一个维度上，优选在两个维度上域匹配和/或晶格匹配的。由此，在一个实施方案中，该结晶纳米结构的侧刻面与第一刻面层之间的各二维界面同时在两个维度上外延匹配、域匹配和晶格匹配。
如果两个结晶层的晶体结构是相等的，在两个结晶层之间的界面中的外延匹配可能并非完全不寻常的。但是，已经证明，即使当细长结晶纳米结构的晶体结构(和/或晶相)不同于该第一刻面层的晶体结构(和/或晶相)时，例如当细长结晶纳米结构的晶体结构(和/或晶相)与第一刻面层的晶体结构(和/ 或晶相)属于不同的晶格体系时和/或如果该细长结晶纳米结构的布拉维 (Bravais)晶格不同于该第一刻面层的布拉维晶格，也可以实现外延界面。如果例如该细长结晶纳米结构的晶体结构是闪锌矿(ZB)，那么该第一刻面层的晶体结构则不是闪锌矿，即晶体结构不同。相应地，如果例如该细长结晶纳米结构的晶体结构是纤锌矿，那么该第一刻面层的晶体结构则不是纤锌矿，即晶体结构不同。例如，该细长结晶纳米结构的晶体结构可以是闪锌矿(ZB)或纤锌矿(WZ)，该刻面层的晶体结构属于立方晶系，如单纯立方、BCC或FCC，如本文中用具有外延匹配第一刻面层的Al(FCC)的InAs纳米线(ZB或WZ) 所展示的那样。
在进一步的实施方案中，该第一刻面层包含一个或多个大的单晶区段，其中该细长结晶纳米结构与所述单晶区段之间的界面是外延匹配的，如在所有侧刻面上同时外延匹配。
该细长结晶纳米结构可以是均匀的，例如在纵向/轴向方向上和/或在径向方向上由相同的化合物材料形成。但是，该细长结晶纳米结构本身可以是异质结构，例如异质结构化的纳米线晶体。例如，该结晶纳米结构可以是在轴向和 /或径向上由不同化合物组成的异质结构化纳米线晶体。
如前所述，不寻常的是在具有不同晶体结构的层之间提供外延界面并且这对半导体(其通常为纤锌矿或闪锌矿)与金属(其通常为BCC或FCC)之间的外延界面开放。在一个实施方案中，该刻面层因此是选自由Al、Ca、Ni、 Cu、Kr、Sr、Rh、Pd、Ag、Ce、Yb、Ir、Pt、Au、Pb、Ac、Th、Li、Na、K、 V、Cr、Fe、Rb、Nb、Mo、Cs、Ba、Eu、Ta和W组成的组中的金属。这些金属的一部分在临界温度以下变成超导的。但是，也可以提供其它材料的刻面层，其中可以实现对该细长结晶纳米结构的外延界面，例如选自高温陶瓷超导体，如氧化铜或铜酸盐超导体，其通常具有钙钛矿晶体结构。
该细长结晶纳米结构的横截面可以例如是方形、六角形或八角形，分别提供总计四个、六个或八个侧刻面。因此，该刻面层可以覆盖1、2、3、4、5、6、7、8或更多个侧刻面层的至少一部分。
该第一刻面层的厚度可以小于300nm、或小于250nm、或小于200nm、或小于150nm、或小于100nm、或小于90nm、或小于80nm、或小于70nm、或小于60nm、或小于50nm、或小于45nm、或小于40nm、或小于35nm、或小于30nm、或小于25nm、或小于20nm、或小于19nm、或小于18nm、或小于17nm、或小于16nm、或小于15nm、或小于14nm、或小于13nm、或小于12nm、或小于11nm、或小于10nm、或小于9nm、或小于8nm、或小于7nm、或小于6nm、或小于5nm。
在生长第一刻面层的初始阶段，可以在细长结晶纳米结构表面处形成岛。在该生长过程中，基底的温度可能对岛之间的间距起到重要的作用。如果温度足够低，该间距太小以至于岛将在第一刻面层的非常薄的厚度处合并。如下文中进一步讨论的那样，这会导致表面驱动的晶粒生长。如果刻面层的生长/沉积过程中的温度低于-20℃、或低于-25℃、或甚至低于-30℃，可能仅获得低于15nm的第一刻面层厚度。
该细长结晶纳米结构的直径可以为10至200nm，如10至20nm、或20 至30nm、或30至40nm、或40至50nm、或50至60nm、或60至70nm、或70至80nm、或80至90nm、或90至100nm、或100至110nm、或110 至120nm、或120至140nm、或140至160nm、或160至180nm、或180 至200nm。
该细长结晶纳米结构的长度可以为1至20μm、或1至2μm、或2至3μm、或3至4μm、或4至5μm、或5至6μm、或6至7μm、或7至8μm、或8 至9μm、或9至10μm、或10至12μm、或12至14μm、或14至16μm、或16至18μm、或18至20μm。
在本发明的一个实施方案中，该半导体区段的长度为10至500nm、或20 至400nm、或40至300nm，更优选100至250nm，最优选150至200nm。
在本发明的又一实施方案中，该结晶半导体纳米结构的横截面为方形(由此提供总计四个侧刻面)或六角形(由此提供总计六个侧刻面)。
在本发明的一些实施方案中，该结晶半导体纳米结构的直径为10至200 nm，如10至20nm、或20至30nm、或30至40nm、或40至50nm、或50 至60nm、或60至70nm、或70至80nm、或80至90nm、或90至100nm、或100至110nm、或110至120nm、或120至140nm、或140至160nm、或160至180nm、或180至200nm。
在本发明的其它实施方案中，该结晶半导体纳米结构的长度为1至20μm、或1至2μm、或2至3μm、或3至4μm、或4至5μm、或5至6μm、或6 至7μm、或7至8μm、或8至9μm、或9至10μm、或10至12μm、或12 至14μm、或14至16μm、或16至18μm、或18至20μm。
扭结
有几种技术可以导致纳米线生长方向改变，即在生长过程中扭结纳米线。典型的方法来自于气-液-固(VLS)生长条件的变化。本公开方法也来自于气- 液-固(VLS)生长条件的变化。扭结本身是公知的，但是提供了新的与使用某些纳米结构作为荫罩结合的方法和器件。下面描述用于扭结纳米线的三种已知方法。
改变晶体生长方向(即扭结)可以通过以下方法来实现：改变进入通量或分压，使得液相的尺寸改变，这使得液体移动到另一晶体刻面上。作为III-V 纳米线的情况的一个实例：突然关闭V族源将通过提高III族原子数量来提高液相体积。
通过以下方法可以进一步实现晶体生长方向的改变：改变基底温度，使得液相因热力学驱动力的变化而改变尺寸。这也使得液体移动到另一晶体刻面上。作为III-V纳米线的情况的一个实例：突然关闭III族材料并同时降低温度将改变生长条件。当提高温度时，润湿条件对另一方向将改变。
还可以通过引入不同材料的短脉冲来实现晶体生长方向的改变。组成的变化可改变润湿条件，并促进新的生长方向。作为一个实例，将镓(Ga)脉冲引入到向上生长的纳米线上，例如通过金晶种催化的纳米线。结果，由于表面动力学，即为了尽量降低界面能量，金晶种被迫移动至向上生长的纳米线的一个侧刻面上，由此扭结该纳米线。
关于本文中公开的方法，优选通过改变基底温度来扭结至少一部分纳米结构的生长方向。但是，扭结生长方向也可以通过本文中提及的任何方法。
第二刻面层
各种类型的超导体具有不同的有利性质，如所提供的与铝相比更高的临界温度，特别是更高的临界磁场。作为超导体，铝具有大约1.3开尔文的临界转变温度Tc和低临界磁场Bc。对于许多应用，需要具有更高Tc和Bc的其它超导体。例如，铌具有～9开尔文的Tc，钒的Tc为～5开尔文；因此，使用这些元素作为超导体将能够获得在高于液氦温度(4开尔文)的温度下运行的超导器件，这令它们对各种超导应用更具有吸引力。铌和钒还具有高Bc，使得能够在例如具有Majorana费米子(Fermion)束缚状态的拓扑量子信息所需要的相当大的(order Tesla)场尺度的存在下运行超导器件。其它超导体和合金具有甚至更高的Tc和Bc。
但是，可能难以找到其中可以获得与这些其它类型的超导体外延匹配的半导体材料。另一巧妙的选择是使用第一刻面层(例如为外延匹配的铝的形式) 作为用于将第二刻面层与杂化纳米结构连接的耦合层，例如在低于Tc的温度下变成超导的另一类型的材料、合金或金属形式的第二刻面层。在进一步的实施方案中，本公开方法因此包括沉积位于第一刻面层的外部或覆盖至少一部分第一刻面层的的第二刻面层的另一步骤。但是，在沉积所述第二刻面层的过程中仍排列该器件纳米结构与该阴影纳米结构，使得阴影纳米结构覆盖器件纳米结构并在至少一部分器件纳米结构上形成荫罩，由此在沉积在器件纳米结构上的第二刻面层中形成间隙，即在第一和第二刻面层中均提供间隙。
该第一刻面层可以具有与该纳米结构的结晶结构外延匹配的结晶结构。在这种情况下，第二刻面层的结构不一定重要，即第二刻面层可以具有与该纳米结构的结晶结构外延匹配或不匹配的结晶结构。该第二刻面层甚至可以具有非晶结构。但是，在该半导体纳米结构与第一刻面层的结晶结构之间的外延匹配优选配置为在具有第二刻面层的超导性质的半导体纳米结构中诱发超导体硬间隙。这是第二刻面层的主要优点。
该结晶纳米结构可以在半导体材料中提供，该第一刻面层可以在低于第一临界温度的温度下具有超导性质的第一材料中提供，该第二刻面层可以在低于第二临界温度的温度下具有超导性质的第二材料中提供。
第二刻面层的材料可以在低于临界温度的温度下变成超导的材料名单中选择，此类名单在本领域中是已知的，例如，其可以选自超导陶瓷材料，特别是铜酸盐如YBCO(YBa2Cu3O7-x)，或超导合金。存在本领域中已知的许多类型的超导合金，其可在本文中使用，如MgB2，铌合金如含有各种分数的Ti 和N的NiTi和NbTiN，以及Zr100-xMx，其中x是0至100的任何数字，并且 M是选自由Fe、Co、Ni、Cu、Ru、Rh、Pd、Os、Ir、Pt和Au组成的组中的金属。
该结晶纳米结构优选在半导体材料中提供，如选自第III-V族组合的集合，如InAs、InP、InSb、GaAs、GaSb、AlSb和InGaAs，或第IV族元素如Si或 Ge，或第IV族组合，如SiGe，或第II-VI族组合，如ZnO、ZnSe和CdSe，或第I-VII族组合。
第一和第二刻面层解决方案的主要优点在于通过邻近效应，组合的第一和第二刻面层可以有效地表现为具有第二刻面层的超导性质但是具有第一刻面层的外延匹配性质的超导体。例如，在具有Al的外延匹配的第一刻面层和在第一刻面层顶部的钒的非外延匹配的第二刻面层的InAs纳米线的情况下，因 InAs和Al之间的外延匹配由Al诱发的硬间隙也可以通过钒-铝-InAs邻近效应而由钒层诱发，由此获得具有硬间隙和对应于钒的Tc的大约5开尔文的Tc的超导器件。该第一刻面层仅需要具有几纳米的厚度，而第二刻面层可能厚得多。此外，该第一+第二刻面层方法适用于许多类型的杂化纳米结构，例如全充满壳层和半充满壳层杂化体。此外，例如如果使用金属的话，在第一和第二刻面层之间制造超导接触相对简单。
如果第一刻面层的厚度远低于第二刻面层的厚度，并且也远低于第一刻面层中的相干长度(其对铝例如为微米级)，那么第一和第二刻面层的所得组合将是表现出具有接近第二刻面层的Tc和Bc并同时具有第一刻面层的外延性质的超导体，由此能够在半导体中获得诱发的硬间隙。第二刻面层的厚度易于控制，可以为几纳米到适于特定应用的尺寸，例如为5至500nm、或10至200nm、或20至100nm。
对于一些化合物，在第一和第二刻面层之间形成良好接触可能是成问题的。例如，陶瓷高Tc超导体当作为第二刻面层沉积时需要氧，这在例如铝的情况下将不可避免地氧化第一刻面层。在此类情况下，期望添加惰性材料(如金或另一惰性金属，如铂、铱、钯、锇、银、钌或铑)的薄(大约0.3至10 纳米)层以便在第一和第二刻面层之间形成间隔，由此保护第一刻面层的表面。在进一步的实施方案中，本公开方法因此包括沉积位于第一刻面层与第二刻面层之间的第三刻面层(或中间层或界面层)的步骤。但是，在沉积所述第三刻面层的过程中仍排列该器件纳米结构与该阴影纳米结构，使得阴影纳米结构覆盖器件纳米结构并在至少一部分器件纳米结构上形成荫罩，由此在沉积在器件纳米结构上的第三刻面层中也形成间隙，即在第一、第二和第三刻面层中均提供间隙。
该第三刻面层优选为惰性材料，如贵金属，如金或铂或铱或钯或锇或银或钌或铑。此外，该第三刻面层的厚度优选小于10nm、或小于5nm、或小于4 nm、或小于3nm、或小于2nm、或小于1nm、或小于0.5nm。在例如金的情况下，其可以直接在MBE中添加，或随后通过蒸镀来添加。如果第三刻面层的厚度足够薄，三重层(第一、第三和第二刻面层)的性质将保持由较厚的第二刻面层为主。
网络
细长纳米结构的交叉还可用于形成所述细长纳米结构的网络，如果所述细长纳米结构在相同平面中彼此交叉的话，所述网络通过所述纳米结构之间的互连形成。在适当的生长条件下，交叉的纳米结构可以在它们的交叉处共价键合，并可能在它们之间提供外延交叉。因此，这些网络也可以与所述结一起原位形成。这也描述在题为“Network ofnanostructures as grown on a substrate”的2015 年6月26日提交的未决申请EP15174142中。EP 15174142在此通过引用全文并入本文。
在进一步的实施方案中，本公开方法因此进一步包括形成器件纳米结构的至少一部分的互连网络的步骤。如上文解释的那样，存在多种方法来提供纳米结构的原位交叉，例如在生长期间或之后。如EP 15174142中例示的那样，该器件纳米结构的生长方向可以在生长过程中扭结，使得至少一部分扭结的器件纳米结构在平行于该基底的网络平面中生长。互连的扭结器件纳米结构的一个或多个网络随后可以在网络平面中生成，并可以在网络平面下方提供电介质支撑层以支撑所述互连纳米结构的网络。如前文所述，扭结的阴影纳米结构可以在网络平面中的器件纳米结构上方提供，例如通过使用用于阴影纳米结构的更小的催化剂粒子，使得它们初始比器件纳米结构更快生长。
如果该器件纳米结构的至少第一部分由第一表面生长，所述第一表面与由此生长器件纳米结构的至少第二部分的第二表面不平行但相邻，排列该第一和第二表面，使得在生长过程中，至少一个由第二表面垂直生长的器件纳米结构与至少一个由第一表面垂直生长的器件纳米结构形成连接，由此也可以形成器件纳米结构之间的网络。
用外延刻面层生长纳米线
细长纳米结构，特别是细长结晶半导体纳米结构，可以在提高的温度(例如高于300℃、高于350℃、或高于400℃)下在平面基底上以法线方向生长。重要的是，第一刻面层直接在结晶半导体纳米结构的至少一个平面表面上在与先前尝试过的温度相比低得多的温度(例如低于50℃或低于20℃)下生长/ 沉积。为了提供薄的第一刻面层，例如10nm量级，该温度可以甚至进一步降低，即低于0℃、或低于-5℃、或低于-10℃、或低于-15℃、或低于-20℃、或低于-25℃、或低于-30℃。温度的降低也有助于防止任何材料在沉积第一刻面层之前粘附在半导体表面处。由此获得了在半导体的表面与第一刻面层之间的无氧化物界面，也就是说可以获得半导体纳米结构和金属/超导体之间的无氧化物的外延界面/接触。如所示那样，在常规[0001]WZ/[111]ZB方向上生长的纳米线具有立方金属相形式的刻面层，而[11-2]垂直于纳米线侧刻面，[111]沿纳米线轴。这确实是独特的，因为对称性能够获得具有在该纳米线的所有刻面上同时外延匹配的大的单晶区段。
如前所示：如果第一刻面层在非常低的温度下沉积，有可能生长第一刻面层，使得该刻面层与细长结晶纳米结构之间的二维界面外延匹配，即使纳米结构与第一刻面层具有根本不同的晶体结构。这为杂化纳米结构(如纳米线)的平的表面上半导体与金属之间的外延匹配打开了大门。生长方法中的关键问题是沉积第一刻面层时的低温，以提供刻面层的小晶粒的初始表面驱动生长。由此，在该细长纳米结构已经生长之后，所有源(例如在MBE室中)必须关闭，使得生长室排空，并随后降低温度，如果使用类似液氮的外部冷却源的话，其可以在几秒或几分钟内降低至低于0℃或更低。
在提供第一刻面层之前也可以降低背景压力。如果该过程在真空室中进行，该背景压力可能降低。这也可能有助于防止任何材料在沉积第一刻面层之前粘附在纳米线表面处。
因此，可以通过气液固(VLS)生长和分子束外延(MBE)在真空室中通过以下制造杂化纳米结构，
a)通过气液固(VLS)生长在高于400℃的提高的温度下在平的基底上在法线方向上生长一个或多个细长结晶纳米结构，如纳米线(晶体)，
b)关闭所有生长材料的源并降低温度，由此将具有该结晶纳米结构的基底冷却至低于-30℃的温度，和
c)直接在该结晶纳米结构的至少一个平的表面(例如侧刻面)上沉积结晶的第一刻面层，优选通过MBE。
如本文中所示，可以排列阴影纳米结构以便在第一刻面层中提供间隙。
为了在生长第一刻面层时击中细长结晶纳米结构的平的表面，例如侧刻面，该刻面层的源可以在沉积刻面层的过程中以有限的角度，例如对基底的法线方向小于10°或小于5°，如2-3°(例如在MBE真空室内部)进行定位。为了覆盖该细长结晶纳米结构的附加侧刻面，该基底在沉积刻面层的过程中可以旋转。也可以提供该旋转以确保当提供荫罩时在第一刻面层中提供间隙。
如前所述，沉积刻面层之前该基底的温度可以优选降低至低于10℃、或低于0℃、或低于-5℃、或低于-10℃、或低于-15℃、或低于-20℃，如低于-25℃，更优选低于-30℃的温度。通过降低背景压力并等待数小时在标准MBE室中实现了这些低温。但是，通过施加外部冷却源(例如液氮)以冷却该基底，由此可以更快地降低该温度。随后可以实现用于沉积/生长该刻面层的甚至更低的温度。但是，最重要的是，达到该低温的时间可以大大减少。
用于其它材料组合的外延域匹配
可能难以预测将形成外延界面的材料组合。例如，金属在半导体上的表面扩散长度通常无法在文献中获得，并且对于给定的金属，大量可能的平面和表面取向使得难以预测域匹配。但是，在厚壳极限中，当应变和晶界驱动的生长占主导地位时，当具有类似的对称群(ZB或WZ和FCC)的SE和M晶体沿着相同类型的对称类型取向时，尤其是如果双晶匹配不大的话，最低能量配置是最有可能的。对于在常规的[0001]WZ/[111]ZB方向上生长的纳米线，具有垂直于该刻面的[11-2]和沿纳米线轴线的[111]立方金属相是独特的，因为其对称性能够获得具有在该纳米线的所有刻面上同时外延匹配的大的单晶区段。由此，很自然地预期，对于特定金属而言，如果该取向匹配该半导体，其有可能在厚膜极限中形成。因此，搜索立方体金属用于该取向中的匹配是引人注意的。表 1、2和3列举了在InAs、InSb和GaAs的重要案例上生长的一系列金属的域应变。在一般表述中，我们区分组分中的界面单元的界面匹配与沿长度和沿着NW的横向的相应应变，如由松弛体积值所预期的那样。
如果ZB和FCC取向沿着相同类型的对称类型，这两个数字在平行和垂直方向上是相同的。下表是可能的可行材料组合的建议——不具有该表中的匹配的组合可以在其它取向中形成外延界面。
表1.在[11-2]平面外取向中具有不同的立方金属的InAs的域匹配
表2.在[11-2]平面外取向中具有不同的立方金属的InSb的域匹配
表3.在[11-2]平面外取向中具有不同的立方金属的GaAs的域匹配
纳米级器件
本公开进一步涉及根据本文中公开的方法制造的纳米级器件。更具体而言，例如，通过本公开方法形成了纳米级器件，其包含在表面层中具有间隙的细长器件纳米结构，该间隙在超导刻面层的情况下形成隧道势垒，即约瑟夫逊结。因此，本公开进一步涉及根据本公开方法原位制造的约瑟夫逊结，例如包含细长杂化纳米结构的约瑟夫逊结，所述细长杂化纳米结构包含超导体和半导体材料和弱连接，其中弱连接由该细长杂化纳米结构的半导体区段形成，其中已经除去超导体材料以提供半导体弱连接，即等效于由超导体材料中的间隙形成的半导体弱连接，所述间隙通过相邻的细长纳米结构形成的荫罩来提供。
在另一实施方案中，本公开进一步涉及可调谐的约瑟夫逊器件，其包含上述约瑟夫逊结和与该约瑟夫逊结的弱连接相邻定位并配置为施加和控制穿过该弱连接的电压的静电侧门(或门电路，gate)。该静电侧门可以配置为通过调谐静电侧栅极的电压来控制半导体弱连接中的电子密度。该静电侧门可以进一步配置为通过调谐静电侧门的电压，经由半导体弱连接中的耗尽(depletion) 来控制约瑟夫逊能量。
另一实施方案涉及侧门控制的电荷量子位，其包括：
-超导岛，
-超导电极，
-互连所述岛与电极的根据本公开的方法原位制造的约瑟夫逊结，该约瑟夫逊结包含半导体弱连接和静电侧门，和
-通过主门电容耦合超导岛和超导电极的主门电压，
其中配置电荷量子位以便通过调谐静电侧门的电压来控制半导体弱连接中的电子密度。
另一实施方案涉及侧门控制的传输子(transmon)量子位，包含：
-超导岛，
-超导电极，
-互连所述岛与电极的根据本公开的方法原位制造的约瑟夫逊结，该约瑟夫逊结包含半导体弱连接和静电侧门，
-将超导岛分流到地面的分流电容，和
-通过主门电容耦合超导岛和超导电极的主门电压，
其中配置电荷量子位以便通过调谐静电侧门的电压来控制半导体弱连接中的电子密度。
侧门控制的传输子量子位可以耦合至超导传输线腔，如λ/2，该传输线腔可以具有例如1至10GHz、例如大约6GHz的裸共振频率。此外，该传输线可以具有1000至2000，如1500的品质因数。该腔可用于通过检测(如零差检测)分散读取量子位。

Claims (15)

1.一种用于在细长纳米结构的表面层中原位制造间隙的方法，所述方法包括以下步骤：
-在具有至少一个沉积源的真空室中在基底上提供至少一个细长器件纳米结构，
-在所述真空室中提供至少一个细长阴影纳米结构，和
-通过所述沉积源在所述器件纳米结构和阴影纳米结构的至少一部分上沉积至少第一刻面层，
其中在沉积过程中布置所述沉积源、所述器件纳米结构和所述阴影纳米结构，使得所述阴影纳米结构覆盖所述器件纳米结构的至少一部分并在所述器件纳米结构的至少一部分上形成荫罩，由此在沉积在所述器件纳米结构上的所述第一刻面层中形成间隙。
2.如前述权利要求任一项所述的方法，其中所述器件纳米结构和/或所述阴影纳米结构是细长结晶半导体纳米结构，如纳米线(晶体)或纳米晶须(晶体)或纳米棒(晶体)，其中所述器件纳米结构和/或阴影纳米结构包括多个基本平的侧刻面，并且其中所述至少第一刻面层是覆盖一个或多个所述侧刻面的至少一部分的超导体材料的结晶结构化的第一刻面层。
3.如前述权利要求任一项所述的方法，其中布置所述器件纳米结构与所述阴影纳米结构，使得在沉积过程中在第一细长纳米结构上形成的荫罩基本对应于第二细长纳米结构的宽度。
4.如前述权利要求任一项所述的方法，其中通过从所述基底同时生长至少一个细长器件纳米结构和至少一个细长阴影纳米结构来提供至少一个细长器件纳米结构和至少一个细长阴影纳米结构。
5.如前述权利要求任一项所述的方法，其中通过一个或多个催化剂图案，生长图案来确定所述器件纳米结构和/或阴影纳米结构在所述基底上的生长位置，所述催化剂图案如在所述基底的表面上优选通过光刻法所限定，所述生长图案如器件纳米结构图案和阴影纳米结构图案。
6.如前述权利要求5任一项所述的方法，其中催化剂粒子限定所述催化剂图案，并且其中限定所述阴影纳米结构图案的催化剂粒子具有不同于，如小于限定所述器件纳米结构图案的粒子的尺寸。
7.如前述权利要求任一项所述的方法，其中所述沉积源是蒸汽沉积源，并且其中配置所述真空室与所述沉积源以在沉积过程中由所述沉积源提供定向束流。
8.如前述权利要求任一项所述的方法，其中所述器件纳米结构与所述阴影纳米结构由相同基底以平行方向生长。
9.如前述权利要求任一项所述的方法，其进一步包括在所述纳米结构的生长过程中扭结所述器件纳米结构和/或所述阴影纳米结构的生长方向的步骤，使得至少一个阴影纳米结构在至少一个器件纳米结构上形成荫罩。
10.如前述权利要求任一项所述的方法，其进一步包括如通过在所述器件纳米结构的生长过程中扭结生长方向来形成至少一部分器件纳米结构的互连网络的步骤。
11.如前述权利要求任一项所述的方法，其中所述器件纳米结构与所述阴影纳米结构由相同的平的结晶表面生长。
12.如前述权利要求任一项所述的方法，其中至少一部分器件纳米结构由所述基底的第一表面生长，部分阴影纳米结构由所述基底的第二表面生长，所述第一表面与所述第二表面不平行但相邻；布置所述第一和第二表面，使得在生长过程中，至少一个由第二表面垂直生长的阴影纳米结构在由所述第一表面垂直生长的至少一个器件纳米结构上形成荫罩。
13.如前述权利要求任一项所述的方法，其中由所述基底的结晶第一表面生长至少一部分器件纳米结构，并且其中由所述基底的结晶第二表面生长至少一部分阴影纳米结构，并且其中第一表面的结晶取向不同于第二表面的结晶取向，使得相应的器件纳米结构和阴影纳米结构分别由所述第一和第二表面以非平行方向生长。
14.如前述权利要求任一项所述的方法，其中所述器件纳米结构和所述阴影纳米结构由相同的平的结晶表面主要在两个非平行方向上生长，所述两个非平行方向由所述基底和所述纳米结构的结晶取向来限定。
15.一种纳米级器件，其包括通过前述权利要求任一项所述的方法形成的隧道势垒/约瑟夫逊结。
CN201780015770.5A 2016-03-07 2017-03-07 一种通过使用荫罩来制造纳米结构化的器件的方法 Active CN109392313B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP16158877 2016-03-07
EP16158877.7 2016-03-07
PCT/EP2017/055291 WO2017153388A1 (en) 2016-03-07 2017-03-07 A manufacturing method for a nanostructured device using a shadow mask

Publications (2)

Publication Number Publication Date
CN109392313A true CN109392313A (zh) 2019-02-26
CN109392313B CN109392313B (zh) 2023-06-09

Family

ID=55642219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780015770.5A Active CN109392313B (zh) 2016-03-07 2017-03-07 一种通过使用荫罩来制造纳米结构化的器件的方法

Country Status (5)

Country Link
US (1) US10403809B2 (zh)
EP (1) EP3427311B1 (zh)
CN (1) CN109392313B (zh)
DK (1) DK3427311T3 (zh)
WO (1) WO2017153388A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256407A (zh) * 2020-09-25 2022-03-29 合肥本源量子计算科技有限责任公司 相互并联的两个约瑟夫森结及量子比特装置的制备方法
CN114611440A (zh) * 2020-11-23 2022-06-10 Iqm芬兰有限公司 三维超导量子比特以及用于制造其的方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017002616A1 (de) * 2017-03-20 2018-09-20 Forschungszentrum Jülich GmbH Verfahren zur in-situ Herstellung von "Majorana-Materialien - Supraleiter" Hybridnetzwerken, sowie eine durch das Verfahren hergestellte Hybridstruktur
GB201718897D0 (en) 2017-11-15 2017-12-27 Microsoft Technology Licensing Llc Superconductor-semiconductor fabrication
WO2019180267A1 (en) 2018-03-23 2019-09-26 University Of Copenhagen Method and substrate for patterned growth on nanoscale structures
WO2020008076A1 (en) 2018-07-06 2020-01-09 University Of Copenhagen Method for manufacture of nanostructure electrical devices
US11024792B2 (en) 2019-01-25 2021-06-01 Microsoft Technology Licensing, Llc Fabrication methods
US10978631B2 (en) 2019-09-11 2021-04-13 International Business Machines Corporation Combined dolan bridge and quantum dot josephson junction in series
WO2021053235A1 (en) 2019-09-19 2021-03-25 University Of Copenhagen Method for controllable growth of elongated nanostructures
US11793089B2 (en) 2019-09-20 2023-10-17 Microsoft Technology Licensing, Llc Durable hybrid heterostructures and methods for manufacturing the same
US12082512B2 (en) * 2019-10-24 2024-09-03 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device
US11107966B2 (en) 2019-11-11 2021-08-31 International Business Machines Corporation Two-sided Majorana fermion quantum computing devices fabricated with ion implant methods
US11011375B1 (en) 2019-11-14 2021-05-18 International Business Machines Corporation Hybrid template area selective epitaxy (HTASE)
US11316022B2 (en) * 2019-11-19 2022-04-26 International Business Machines Corporation Ion implant defined nanorod in a suspended Majorana fermion device
US11563162B2 (en) * 2020-01-09 2023-01-24 International Business Machines Corporation Epitaxial Josephson junction transmon device
US11177427B2 (en) 2020-02-14 2021-11-16 International Business Machines Corporation Fabrication of magnetic nanowire for Majorana qubits
US11765985B2 (en) 2020-06-22 2023-09-19 International Business Machines Corporation Spurious junction prevention via in-situ ion milling
US11678591B2 (en) 2020-09-29 2023-06-13 International Business Machines Corporation Vacuum encapsulated Josephson junction
EP4352664A1 (en) 2021-06-11 2024-04-17 Seeqc Inc. System and method of flux bias for superconducting quantum circuits

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050031783A1 (en) * 2002-09-26 2005-02-10 Advantech Global, Ltd System for and method of manufacturing a large-area backplane by use of a small-area shadow mask
WO2006000790A1 (en) * 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
CN101009214A (zh) * 2001-03-30 2007-08-01 加利福尼亚大学董事会 纳米结构和纳米线的制造方法及由其制造的器件
US20140220340A1 (en) * 2012-11-27 2014-08-07 The Governors Of The University Of Alberta Branched Nanowires and Method of Fabrication
CN104145340A (zh) * 2012-01-10 2014-11-12 挪威科技大学 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
CN104221126A (zh) * 2012-01-04 2014-12-17 道达尔销售服务公司 径向结半导体纳米结构的低温制造方法、径向结器件以及包括径向结纳米结构的太阳能电池
WO2016000836A1 (en) * 2014-07-02 2016-01-07 University Of Copenhagen A semiconductor josephson junction and a transmon qubit related thereto

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057485A (en) 1987-05-15 1991-10-15 Hitachi, Ltd. Light detecting superconducting Josephson device
US7084507B2 (en) 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
US6580102B2 (en) 2001-06-05 2003-06-17 D-Wave Systems, Inc. Four-terminal system for reading the state of a phase qubit
AU2002322942A1 (en) 2001-08-29 2003-03-10 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US7202173B2 (en) 2004-12-20 2007-04-10 Palo Alto Research Corporation Incorporated Systems and methods for electrical contacts to arrays of vertically aligned nanorods
WO2007136412A2 (en) 2005-12-29 2007-11-29 Nanosys, Inc. Methods for oriented growth of nanowires on patterned substrates
WO2008073529A2 (en) 2006-07-31 2008-06-19 Drexel University Integrated semiconductor and transition-metal oxide nanostructures and methods for preparing same
US20140342236A1 (en) 2009-08-04 2014-11-20 Ut-Battelle, Llc Scalable fabrication of one-dimensional and three-dimensional, conducting, nanostructured templates for diverse applications such as battery electrodes for next generation batteries
US20140077161A1 (en) 2011-03-02 2014-03-20 The Regents Of The University Of California High performance graphene transistors and fabrication processes thereof
US9536737B2 (en) 2012-01-01 2017-01-03 Tracense Systems Ltd. Nanostructure and process of fabricating same
WO2014105569A1 (en) 2012-12-28 2014-07-03 Bandgap Engineering, Inc. Metal backed nanowire arrays
WO2014165634A2 (en) 2013-04-05 2014-10-09 President And Fellows Of Harvard College Three-dimensional networks comprising nanoelectronics
WO2014189769A1 (en) 2013-05-21 2014-11-27 The Regents Of The University Of California Metals-semiconductor nanowire composites
FR3011677A1 (fr) 2013-10-04 2015-04-10 Commissariat Energie Atomique Realisation d'une structure semi-conductrice a branches ramifiees ayant une localisation controlee
CA2989727C (en) 2015-06-26 2024-01-23 University Of Copenhagen Network of nanostructures as grown on a substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101009214A (zh) * 2001-03-30 2007-08-01 加利福尼亚大学董事会 纳米结构和纳米线的制造方法及由其制造的器件
US20050031783A1 (en) * 2002-09-26 2005-02-10 Advantech Global, Ltd System for and method of manufacturing a large-area backplane by use of a small-area shadow mask
WO2006000790A1 (en) * 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
CN104221126A (zh) * 2012-01-04 2014-12-17 道达尔销售服务公司 径向结半导体纳米结构的低温制造方法、径向结器件以及包括径向结纳米结构的太阳能电池
CN104145340A (zh) * 2012-01-10 2014-11-12 挪威科技大学 具有石墨烯顶部电极和底部电极的纳米线装置以及制造该装置的方法
US20140220340A1 (en) * 2012-11-27 2014-08-07 The Governors Of The University Of Alberta Branched Nanowires and Method of Fabrication
WO2016000836A1 (en) * 2014-07-02 2016-01-07 University Of Copenhagen A semiconductor josephson junction and a transmon qubit related thereto

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
R. JIN等: "Observation of anomalous temperature dependence of the critical current in Pb/Sr2RuO4 /Pb junctions", 《PHYSICAL REVIEW B》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256407A (zh) * 2020-09-25 2022-03-29 合肥本源量子计算科技有限责任公司 相互并联的两个约瑟夫森结及量子比特装置的制备方法
CN114256407B (zh) * 2020-09-25 2023-08-08 本源量子计算科技（合肥）股份有限公司 相互并联的两个约瑟夫森结及量子比特装置的制备方法
CN114611440A (zh) * 2020-11-23 2022-06-10 Iqm芬兰有限公司 三维超导量子比特以及用于制造其的方法

Also Published As

Publication number Publication date
US10403809B2 (en) 2019-09-03
EP3427311B1 (en) 2020-07-22
US20190131513A1 (en) 2019-05-02
WO2017153388A1 (en) 2017-09-14
EP3427311A1 (en) 2019-01-16
CN109392313B (zh) 2023-06-09
DK3427311T3 (da) 2020-10-26

Similar Documents

Publication Publication Date Title
CN109392313A (zh) 一种通过使用荫罩来制造纳米结构化的器件的方法
CN106575667B (zh) 半导体约瑟夫森结及其相关的传输子量子位
US11950516B2 (en) Method and substrate for patterned growth on nanoscale structures
CN107849727A (zh) 生长在衬底上的纳米结构的网络
CN105984840A (zh) 用于纳米桥弱链接的硅化纳米线
EP4032132B1 (en) Durable hybrid heterostructures and methods for manufacturing the same
US20220157932A1 (en) Method for manufacture of nanostructure electrical devices
KR102674372B1 (ko) 반도체-강자성 절연체-초전도체 하이브리드 디바이스
JP7350363B2 (ja) スピン軌道トルクベースの磁気トンネル接合及びその製造方法
US12041857B2 (en) Method of fabricating gates
US20210083166A1 (en) Semiconductor-superconductor heterostructure
US11177427B2 (en) Fabrication of magnetic nanowire for Majorana qubits
Stornaiuolo et al. High Critical Temperature Superconductor Josephson Junctions and Other Exotic Structures
KR20220069798A (ko) 스핀궤도 토크(spin-orbit torque, SOT) 기반 자기 터널 접합 및 이의 제조 방법
Gao et al. High-T c ramp-type Josephson junctions with a continually graded Y 1− x Pr x Ba 2 Cu 3 O y barrier
KR20030005600A (ko) 조셉슨 접합 소자 및 그의 제조 방법
JPH0461177A (ja) 超伝導トンネル接合

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant