CN111864048A - 基于超导桥结的串联超导量子干涉器阵列制备方法及结构 - Google Patents

基于超导桥结的串联超导量子干涉器阵列制备方法及结构 Download PDF

Info

Publication number
CN111864048A
CN111864048A CN202010505137.8A CN202010505137A CN111864048A CN 111864048 A CN111864048 A CN 111864048A CN 202010505137 A CN202010505137 A CN 202010505137A CN 111864048 A CN111864048 A CN 111864048A
Authority
CN
China
Prior art keywords
superconducting
thin film
superconducting thin
etching
quantum interferometer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010505137.8A
Other languages
English (en)
Inventor
钟青
王雪深
李劲劲
钟源
徐骁龙
曹文会
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Metrology
Original Assignee
National Institute of Metrology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Metrology filed Critical National Institute of Metrology
Priority to CN202010505137.8A priority Critical patent/CN111864048A/zh
Publication of CN111864048A publication Critical patent/CN111864048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H10N60/805Constructional details for Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本申请提供一种基于超导桥结的串联超导量子干涉器阵列制备方法及结构。基于超导桥结的串联超导量子干涉器阵列结构具有纳米桥结构,形成了多个串联的SQUID阵列。从而,具有结电流密度高、寄生电容小的特点。通过具有纳米结的串联超导量子干涉器阵列结构可以缩小到纳米级,具有更高的抗外界磁场干扰的能力。通过串联的SQUID阵列,使得基于超导桥结的串联超导量子干涉器阵列结构的整个系统具有更大的带宽,避免阻抗匹配问题,工作频率范围大大增加。从而,使得制备获得的基于超导桥结的串联超导量子干涉器阵列结构具有更强的抗干扰能力、更高的带宽和更好的输出信噪比。

Description

基于超导桥结的串联超导量子干涉器阵列制备方法及结构
技术领域
本申请涉及电子器件技术领域,特别是涉及一种基于超导桥结的串联超导量子干涉器阵列制备方法及结构。
背景技术
超导量子干涉器件(Superconducting Quantum Interference Device,SQUID)是目前最灵敏的磁通-电压传感器,能够精密测量磁场(梯度)、电流、电压、位移等通过自感和互感能够转换为磁通量的物理量,在精密测量、航空航天、地球物理、海洋探测、生物和医学等方面具有广泛的应用。
传统的超导量子干涉器制备方法与超导量子干涉器,采用并联的约瑟夫森结构成,约瑟夫森结采用超导体-超薄绝缘体超导体-超导体的三层结构。此时,传统的超导量子干涉器制备方法与超导量子干涉器,约瑟夫森结电流密度低、寄生电容大,且工艺制备流程复杂。
发明内容
基于此,有必要针对上述问题,提供一种基于超导桥结的串联超导量子干涉器阵列制备方法及结构。
本申请提供一种基于超导桥结的串联超导量子干涉器阵列制备方法,包括:
S10,提供衬底,并在所述衬底表面制备超导薄膜;
S20,在所述超导薄膜远离所述衬底的表面制备第一掩膜层,根据所述第一掩膜层对所述超导薄膜进行刻蚀,形成超导薄膜结构,并将所述第一掩膜层去除;
S30,在所述超导薄膜结构远离所述衬底的表面制备绝缘层;
S40,在所述绝缘层远离所述超导薄膜结构的表面制备第二掩膜层,根据所述第二掩膜层对所述绝缘层进行刻蚀,形成绝缘结构,并将所述第二掩膜层去除;
S50,在所述绝缘结构远离所述衬底的表面和所述超导薄膜结构远离所述衬底的表面,制备超导薄膜引线层;
S60,在所述超导薄膜引线层远离所述衬底的表面制备第三掩膜层,根据所述第三掩膜层对所述超导薄膜引线层进行刻蚀,形成第一超导薄膜引线结构与第二超导薄膜引线结构,并将所述第三掩膜层去除;
S70,在靠近所述绝缘结构与所述第一超导薄膜引线结构位置制备终端电阻;
S80,对所述第二超导薄膜引线结构进行刻蚀,刻蚀至所述绝缘结构,制备纳米环孔与纳米桥,获得基于超导桥结的串联超导量子干涉器阵列结构。
在一个实施例中,在所述S80中,采用聚焦离子束刻蚀方法,制备所述纳米环孔与所述纳米桥。
在一个实施例中,在所述S80中,采用电子束光刻结合干法刻蚀方法,制备所述纳米环孔与所述纳米桥。
在一个实施例中,采用聚焦离子束刻蚀方法时,电压设置为28keV~31keV,束流设置为4.7nm~5nm。
在一个实施例中,在所述S20中,采用反应离子刻蚀结合终点探测的方法,对所述超导薄膜进行刻蚀,形成所述超导薄膜结构。
在一个实施例中,在所述S10中,采用磁控溅射方法,控制氩气溅射气压或/和调控超导材料溅射功率,在所述衬底表面制备所述超导薄膜。
在一个实施例中,在所述S30中,在100度以下,采用低温等离子体辅助化学气相沉积方法,调控硅烷在30sccm~70sccm范围内,氧气在40sccm~60sccm范围内,在所述超导薄膜结构远离所述衬底的表面制备所述绝缘层。
在一个实施例中,在所述S40中,根据所述第二掩膜层,调控刻蚀气体CHF3范围为70sccm~100sccm范围内,O2范围为100sccm~150sccm范围内,对所述绝缘层进行刻蚀,形成所述绝缘结构。
在一个实施例中,在所述S60中,根据所述第三掩膜层,调控刻蚀气体SF6范围为7sccm~30sccm,C4F8范围为15sccm~45sccm,对所述超导薄膜引线层进行刻蚀,形成所述第一超导薄膜引线结构与所述第二超导薄膜引线结构。
在一个实施例中,本申请提供一种基于超导桥结的串联超导量子干涉器阵列结构,采用如上述实施例中任一项所述的基于超导桥结的串联超导量子干涉器阵列制备方法制备。
在一个实施例中,所述基于超导桥结的串联超导量子干涉器阵列结构包括衬底、多个超导薄膜结构、多个绝缘结构、多个第二超导薄膜引线子结构以及多个纳米桥。所述多个第二超导薄膜引线子结构,位于相邻两个所述超导薄膜结构之间的所述绝缘结构表面。所述多个纳米桥位于相邻两个所述超导薄膜结构之间的所述绝缘结构的表面,且将所述多个第二超导薄膜引线子结构依次连接;
所述多个第二超导薄膜引线子结构包围形成至少一个纳米环孔。
本申请提供上述基于超导桥结的串联超导量子干涉器阵列制备方法及结构。通过所述基于超导桥结的串联超导量子干涉器阵列制备方法使得制备获得的超导量子干涉器具有纳米桥结构,形成了多个串联的SQUID阵列。从而,与传统的超导量子干涉器相比,纳米桥结构的超导量子干涉器具有结电流密度高、寄生电容小的特点。并且,通过基于超导桥结的串联超导量子干涉器阵列结构可以缩小到纳米级,具有更高的抗外界磁场干扰的能力。
同时,通过串联的SQUID阵列,使得基于超导桥结的串联超导量子干涉器阵列结构的整个系统具有更大的带宽、包括阻抗匹配和磁通锁定环路。为了达到最佳的灵敏度,通过基于超导桥结的串联超导量子干涉器阵列结构,解决了单个SQUID通过交流调制和变压器才能到达室温电子线路的问题。此时,通过基于超导桥结的串联超导量子干涉器阵列结构,可以使得峰峰振幅的幅度是10mV,输出可直接馈送至低噪声室温前置放大器而不损失灵敏度。基于超导桥结的串联超导量子干涉器阵列结构通过避免阻抗匹配问题,工作频率范围大大增加。
因此,通过所述基于超导桥结的串联超导量子干涉器阵列制备方法,工艺制备流程简单,使得制备获得的基于超导桥结的串联超导量子干涉器阵列结构具有更强的抗干扰能力、更高的带宽和更好的输出信噪比。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请提供的基于超导桥结的串联超导量子干涉器阵列制备方法的工艺流程示意图。
图2为本申请提供的衬底与超导薄膜的结构示意图。
图3为本申请提供的第一掩膜层的结构示意图。
图4为本申请提供的超导薄膜结构的结构示意图。
图5为本申请提供的绝缘层与超导薄膜结构的结构示意图。
图6为本申请提供的第二掩膜层与绝缘层的结构示意图。
图7为本申请提供的绝缘结构与超导薄膜结构的结构示意图。
图8为本申请提供的超导薄膜引线层与绝缘结构、超导薄膜结构的结构示意图。
图9为本申请提供的第三掩膜层与超导薄膜引线层的结构示意图。
图10为本申请提供的第一超导薄膜引线结构与第二超导薄膜引线结构的结构示意图。
图11为本申请提供的第一超导薄膜引线结构、第二超导薄膜引线结构与终端电阻、绝缘结构的结构示意图。
图12为本申请提供的刻蚀区域图形的图形示意图。
图13为本申请提供的根据刻蚀区域图形刻蚀示意图。
图14为本申请提供的基于超导桥结的串联超导量子干涉器阵列结构的俯视示意图。
图15为本申请提供的图14所示的局部俯视示意图。
附图标记说明
衬底10、超导薄膜20、第一掩膜层30、超导薄膜结构210、绝缘层40、第二掩膜层50、绝缘结构410、通孔结构411、超导薄膜引线层60、第三掩膜层70、第一超导薄膜引线结构610、第二超导薄膜引线结构620、第二超导薄膜引线子结构621、终端电阻80、纳米环孔910、纳米桥920、刻蚀区域图形930、隔离槽940。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下通过实施例,并结合附图,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅用以解释本申请,并不用于限定本申请。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
请参见图1,本申请提供一种基于超导桥结的串联超导量子干涉器阵列制备方法,包括:
S10,提供衬底10,并在所述衬底10表面制备超导薄膜20;
S20,在所述超导薄膜20远离所述衬底10的表面制备第一掩膜层30,根据所述第一掩膜层30对所述超导薄膜20进行刻蚀,形成超导薄膜结构210,并将所述第一掩膜层30去除;
S30,在所述超导薄膜结构210远离所述衬底10的表面制备绝缘层40;
S40,在所述绝缘层40远离所述超导薄膜结构210的表面制备第二掩膜层50,根据所述第二掩膜层50对所述绝缘层40进行刻蚀,形成绝缘结构410,并将所述第二掩膜层50去除;
S50,在所述绝缘结构410远离所述衬底10的表面和所述超导薄膜结构210远离所述衬底10的表面,制备超导薄膜引线层60;
S60,在所述超导薄膜引线层60远离所述衬底10的表面制备第三掩膜层70,根据所述第三掩膜层70对所述超导薄膜引线层60进行刻蚀,形成第一超导薄膜引线结构610与第二超导薄膜引线结构620,并将所述第三掩膜层70去除;
S70,在靠近所述绝缘结构410与所述第一超导薄膜引线结构610位置制备终端电阻80;
S80,对所述第二超导薄膜引线结构620进行刻蚀,刻蚀至所述绝缘结构410,制备纳米环孔910与纳米桥920,获得基于超导桥结的串联超导量子干涉器阵列结构。
请参见图2,在所述S10中,所述衬底10为具有高电阻率、粗糙度小、平整、具有氧化层的硅基底。所述超导薄膜20为Nb薄膜。
请参见图3-4,在所述S20中,所述第一掩膜层30为光刻胶层。其中,所述第一掩膜层30为图案化结构。根据所述第一掩膜层30对所述超导薄膜20进行刻蚀,形成所述超导薄膜结构210。所述超导薄膜结构210包括电感和电容结构的底层。
请参见图5,在所述S30中,所述绝缘层40为SiO2或/和SiNx
请参见图6-7,在所述S40中,所述第二掩膜层50为光刻胶层。其中,所述第二掩膜层50为图案化结构。根据所述第二掩膜层50对所述绝缘层40进行刻蚀,形成所述绝缘结构410。相邻的所述绝缘结构410形成多个通孔结构411,用于将部分所述超导薄膜结构210露出。
请参见图8,在所述S50中,所述超导薄膜引线层60将所述绝缘结构410与所述超导薄膜结构210完全覆盖住。此时,所述超导薄膜引线层60通过沉积在所述多个通孔结构411中,使得所述超导薄膜引线层60与所述超导薄膜结构210连接。
请参见图9-10,在所述S60中,所述第三掩膜层70为光刻胶层。其中,所述第三掩膜层70为图案化结构。所述超导薄膜引线层60为电感和电容结构的上层Nb结构。所述超导薄膜引线层60的材料为Nb材料。根据所述第三掩膜层70对所述超导薄膜引线层60进行刻蚀,形成所述第一超导薄膜引线结构610与所述第二超导薄膜引线结构620。靠近所述第一超导薄膜引线结构610一侧位置露出部分所述绝缘结构410,用以制备终端电阻80。
请参见图11,在所述S70中,所述终端电阻80制备于靠近所述绝缘结构410与所述第一超导薄膜引线结构610位置,将所述绝缘结构410的边缘位置与所述第一超导薄膜引线结构610的边缘位置覆盖。
请参见图12-13,在所述S80中,根据刻蚀区域图形930,在所述第二超导薄膜引线结构620远离所述绝缘结构410的表面进行纳米微加工处理,将刻蚀区域图形930的刻蚀区域对应的所述第二超导薄膜引线结构620进行刻蚀,刻蚀至所述绝缘结构410,形成所述纳米环孔910与所述纳米桥920。此时,对所述第二超导薄膜引线结构620刻蚀后剩余的结构为第二超导薄膜引线子结构621。通过所述多个纳米桥920可以使得所述多个第二超导薄膜引线子结构621之间实现弱连接,存在约瑟夫森效应,形成超导桥结阵列。并且,通过所述多个第二超导薄膜引线子结构621包围形成纳米环孔910。此时,通过所述基于超导桥结的串联超导量子干涉器阵列制备方法使得制备获得的超导量子干涉器具有纳米桥结构,且形成了多个串联的SQUID阵列。同时,通过在所述超导桥结阵列之间设置有至少一个所述纳米环孔910,可以实现对基于超导桥结的串联超导量子干涉器阵列结构的非滞后温度、临界电流、传输系数以及偏置电流进行调节。从而,与传统的超导量子干涉器相比,纳米桥结构的超导量子干涉器具有结电流密度高、寄生电容小的特点。并且,通过基于超导桥结的串联超导量子干涉器阵列结构可以缩小到纳米级,具有更高的抗外界磁场干扰的能力。
同时,通过串联的SQUID阵列,使得基于超导桥结的串联超导量子干涉器阵列结构的整个系统具有更大的带宽、包括阻抗匹配和磁通锁定环路。为了达到最佳的灵敏度,通过基于超导桥结的串联超导量子干涉器阵列结构,解决了单个SQUID通过交流调制和变压器才能到达室温电子线路的问题。此时,通过基于超导桥结的串联超导量子干涉器阵列结构,可以使得峰峰振幅的幅度是10mV,输出可直接馈送至低噪声室温前置放大器而不损失灵敏度。基于超导桥结的串联超导量子干涉器阵列结构通过避免阻抗匹配问题,工作频率范围大大增加。
因此,通过所述基于超导桥结的串联超导量子干涉器阵列制备方法,工艺制备流程简单,使得制备获得的基于超导桥结的串联超导量子干涉器阵列结构具有更强的抗干扰能力、更高的带宽和更好的输出信噪比。
在一个实施例中,在所述S80中,采用聚焦离子束刻蚀方法,制备所述纳米环孔910与所述纳米桥920。
本实施例中,通过聚焦离子束刻蚀方法对所述第二超导薄膜引线结构620进行微加工处理,进而实现对桥结进行精修,以形成纳米级的纳米桥结构。通过聚焦离子束刻蚀方法使得制备获得的纳米桥结构更加精准,提高了基于超导桥结的串联超导量子干涉器阵列结构的性能。
在一个实施例中,根据刻蚀区域图形930(可参阅图12),通过设置聚焦离子束刻蚀方法中的电压范围为20KV至40kV加速镓离子,可以在低维度、小尺寸下对所述第二超导薄膜引线结构620进行刻蚀,形成所述纳米环孔910与所述纳米桥920。此时,根据刻蚀区域图形930,通过加速镓离子撞击图13中刻蚀区域图形930(黑色区域)所示的刻蚀区域,刻蚀至所述衬底10,形成所述纳米环孔910与所述纳米桥920(可参阅图14与图15)。
通过设置聚焦离子束刻蚀方法中的电压和束流参数,工艺可控稳定,使得制备获得的基于超导桥结的串联超导量子干涉器阵列结构的性能更好,在制备的过程中更容易进行控制。
其中,采用30kV电压,加速Ga离子,轰击需要去除的区域,以留下纳米尺度的结构,制备形成所述纳米环孔910与所述纳米桥920。通过所述纳米桥920可以使得所述多个第二超导薄膜引线子结构621之间实现弱连接,存在约瑟夫森效应。
在一个实施例中,在所述S80中,采用电子束光刻结合干法刻蚀方法,制备所述纳米环孔910与所述纳米桥920。
本实施例中,根据刻蚀区域图形930(可参阅图12),采用电子束光刻方法,在所述第二超导薄膜引线结构620远离所述绝缘结构410的表面制备光刻胶结构。根据光刻胶结构,采用反应离子刻蚀方法,设置刻蚀气压范围为10mTorr至20mTorr,设置功率范围为40W至100W,设置刻蚀气体SF6范围为20sccm至40sccm,进行刻蚀,经过所述第二超导薄膜引线结构620,刻蚀至所述绝缘结构410,形成所述纳米环孔910与所述纳米桥920,进而形成所述基于超导桥结的串联超导量子干涉器阵列结构。
通过采用电子束光刻方法和反应离子刻蚀方法相结合,设置刻蚀气压范围、功率范围、刻蚀气体SF6范围进行刻蚀可以避免刻蚀误差的发生,可以确保将不需要部位刻蚀干净的情况下,不会把所述绝缘结构410刻蚀掉。从而,可以实现对刻蚀进程进行精确稳定的控制,提高线条的精度、改进了制备器件的性能。
具体地,采用ZEP520胶,进行匀胶、烘烤和曝光后,用干法刻蚀机刻蚀。设置刻蚀气压为15mT,反应离子刻蚀的功率为50W,SF6气体流量为30sccm进行刻蚀,刻蚀至所述绝缘结构410,露出部分所述绝缘结构410,形成所述纳米环孔910与所述纳米桥920。
在一个实施例中,在所述S20中,采用反应离子刻蚀结合终点探测的方法,对所述超导薄膜20进行刻蚀,形成所述超导薄膜结构210。
本实施例中,光学终点探测方法根据可见光和反射光的光程差来判别刻蚀位置。并且,由于不同薄膜交界面时的光学反射强度不同,可以监测到刻蚀位置的动态。在通过反应离子刻蚀对所述超导薄膜20进行刻蚀的过程中,通过结合光学终点探测方法,可以实现对所述超导薄膜20的刻蚀进程进行精确稳定控制,避免刻蚀误差发生,将多余的超导材料去除干净。
在一个实施例中,在所述S10中,采用磁控溅射方法,控制氩气溅射气压或/和调控超导材料溅射功率,在所述衬底10表面制备所述超导薄膜20。
本实施例中,在采用磁控溅射方法制备过程中,调控氩气溅射气压,或者调控超导材料溅射功率,或者同时调控氩气溅射气压和超导材料溅射功率,可以改变所述超导薄膜20的应力。此时,通过根据氩气溅射气压或/和超导材料溅射功率,可以实现对所述超导薄膜20的应力调节,以使得所述超导薄膜20的整体应力减小,有利于提高薄膜性能。从而,形成超导薄膜,能够有效提高超导电路器件的性能及其稳定性。
在一个实施例中,在所述S60中,采用磁控溅射方法,控制氩气溅射气压或/和调控超导材料溅射功率,制备所述超导薄膜引线层60。通过氩气溅射气压或/和超导材料溅射功率,可以实现对所述超导薄膜引线层60的应力调节,以使得所述超导薄膜引线层60的整体应力减小,有利于提高薄膜性能。从而,能够有效提高超导电路器件的性能及其稳定性。
在一个实施例中,在所述S30中,在100度以下,采用低温等离子体辅助化学气相沉积方法,调控硅烷在30sccm~70sccm范围内,氧气在40sccm~60sccm范围内,在所述超导薄膜结构210远离所述衬底10的表面制备所述绝缘层40。
所述绝缘层40可以为SiO2或者SiNx或者SiO2和SiNx双层结构等。在100度以下,所述绝缘层40生长过程中,不会使得所述超导薄膜结构210被氧化,进而确保所述超导薄膜结构210的性能。同时,采用低温等离子体辅助化学气相沉积方法,调控硅烷在30sccm~70sccm范围内,氧气在40sccm~60sccm范围内,可以实现对所述绝缘层40的应力调节,以使得所述绝缘层40的整体应力减小,不会影响所述超导薄膜结构210的超导特性,能够有效提高超导电路器件的性能及其稳定性。
在一个实施例中,在所述S40中,根据所述第二掩膜层50,调控刻蚀气体CHF3范围为70sccm~100sccm范围内,O2范围为100sccm~150sccm范围内,对所述绝缘层40进行刻蚀,形成所述绝缘结构410。
本实施例中,通过调控刻蚀气体CHF3范围为70sccm~100sccm范围内,O2范围为100sccm~150sccm范围内,实现比例调节。其中,采用反应离子刻蚀或者采用电感耦合等离子体刻蚀,设置气压范围为10mTorr至17mTorr,CHF3范围为70sccm~100sccm范围内,O2范围为100sccm~150sccm范围内,功率设置为100W至400W。通过调控刻蚀气体CHF3和O2,可以避免刻蚀误差的发生,可以确保将所述绝缘层40的不需要部位刻蚀干净的情况下,不会把所述超导薄膜结构210刻蚀掉。从而,可以实现对所述绝缘层40的刻蚀进程进行精确稳定的控制。
在一个实施例中,在所述S60中,根据所述第三掩膜层70,调控刻蚀气体SF6范围为7sccm~30sccm,C4F8范围为15sccm~45sccm,对所述超导薄膜引线层60进行刻蚀,形成所述第一超导薄膜引线结构610与第二超导薄膜引线结构620。
本实施例中,采用反应离子刻蚀或者电感耦合等离子体刻蚀,设置气压范围为10mTorr至18mTorr,功率设置为100W~300W,调控刻蚀气体SF6范围为7sccm~30sccm,C4F8范围为15sccm~45sccm,实现对刻蚀气体SF6和C4F8的比例调节。从而,可以确保将所述超导薄膜引线层60的不需要部位刻蚀干净的情况下,不会把所述绝缘结构410刻蚀掉。从而,可以实现对所述绝缘结构410的刻蚀进程进行精确稳定的控制。
在一个实施例中,在所述S70中,在靠近所述绝缘结构410与所述第一超导薄膜引线结构610位置制备所述终端电阻80。
本实施例中,制备所述终端电阻80时,可以采用磁控溅射或者电子束蒸镀方法,进行光刻和剥离。
在一个实施例中,上述实施例中光刻是采用紫外接触式曝光技术,结合干法刻蚀技术,制备最小是2μm以上结构。
在一个实施例中,本申请提供一种基于超导桥结的串联超导量子干涉器阵列结构,采用上述实施例中任一项所述的基于超导桥结的串联超导量子干涉器阵列制备方法制备。所述基于超导桥结的串联超导量子干涉器阵列结构包括衬底10、多个超导薄膜结构210、多个绝缘结构410、多个第二超导薄膜引线子结构621以及多个纳米桥920。所述多个第二超导薄膜引线子结构621位于相邻两个所述超导薄膜结构210之间的所述绝缘结构410表面。所述多个纳米桥920位于相邻两个所述超导薄膜结构210之间的所述绝缘结构410的表面,且将所述多个第二超导薄膜引线子结构621依次连接。所述多个第二超导薄膜引线子结构621包围形成至少一个纳米环孔910。
本实施例中,所述多个超导薄膜结构210间隔设置于所述衬底10表面。所述多个绝缘结构410设置于所述衬底10的部分表面,用以将所述多个超导薄膜结构210间隔开,在所述多个超导薄膜结构210之间起到绝缘作用。
通过所述多个纳米桥920将所述多个第二超导薄膜引线子结构621进行连接,使得所述多个第二超导薄膜引线子结构621串联连接。同时,所述多个第二超导薄膜引线子结构621包围形成至少一个所述纳米环孔910。从而形成了多个串联的SQUID阵列,与传统的超导量子干涉器相比,纳米桥结构的超导量子干涉器具有结电流密度高、寄生电容小的特点。并且,通过基于超导桥结的串联超导量子干涉器阵列结构可以缩小到纳米级,具有更高的抗外界磁场干扰的能力。
同时,通过串联的SQUID阵列,使得基于超导桥结的串联超导量子干涉器阵列结构的整个系统具有更大的带宽、包括阻抗匹配和磁通锁定环路。为了达到最佳的灵敏度,通过基于超导桥结的串联超导量子干涉器阵列结构,解决了单个SQUID通过交流调制和变压器才能到达室温电子线路的问题。
并且,通过基于超导桥结的串联超导量子干涉器阵列结构,可以使得峰峰振幅的幅度是10mV,输出可直接馈送至低噪声室温前置放大器而不损失灵敏度。基于超导桥结的串联超导量子干涉器阵列结构通过避免阻抗匹配问题,工作频率范围大大增加。因此,所述基于超导桥结的串联超导量子干涉器阵列结构具有更强的抗干扰能力、更高的带宽和更好的输出信噪比。
通过所述多个纳米桥920实现所述多个第二超导薄膜引线子结构621之间的连接,形成了单一超导薄膜的超导桥结阵列,获得约瑟夫森结阵列结构。此时,由于约瑟夫森结阵列结构通过单一超导薄膜形成,可以对单一超导薄膜的尺寸进行调控。
在一个实施例中,基于超导桥结的串联超导量子干涉器阵列结构还包括隔离槽940,所述隔离槽940的尺寸为纳米级别。通过设置所述隔离槽940,使得相邻超导线不连接在一起,且又彼此靠近,以提高彼此之间的电耦合性。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,包括:
S10,提供衬底(10),并在所述衬底(10)表面制备超导薄膜(20);
S20,在所述超导薄膜(20)远离所述衬底(10)的表面制备第一掩膜层(30),根据所述第一掩膜层(30)对所述超导薄膜(20)进行刻蚀,形成超导薄膜结构(210),并将所述第一掩膜层(30)去除;
S30,在所述超导薄膜结构(210)远离所述衬底(10)的表面制备绝缘层(40);
S40,在所述绝缘层(40)远离所述超导薄膜结构(210)的表面制备第二掩膜层(50),根据所述第二掩膜层(50)对所述绝缘层(40)进行刻蚀,形成绝缘结构(410),并将所述第二掩膜层(50)去除;
S50,在所述绝缘结构(410)远离所述衬底(10)的表面和所述超导薄膜结构(210)远离所述衬底(10)的表面,制备超导薄膜引线层(60);
S60,在所述超导薄膜引线层(60)远离所述衬底(10)的表面制备第三掩膜层(70),根据所述第三掩膜层(70)对所述超导薄膜引线层(60)进行刻蚀,形成第一超导薄膜引线结构(610)与第二超导薄膜引线结构(620),并将所述第三掩膜层(70)去除;
S70,在靠近所述绝缘结构(410)与所述第一超导薄膜引线结构(610)位置制备终端电阻(80);
S80,对所述第二超导薄膜引线结构(620)进行刻蚀,刻蚀至所述绝缘结构(410),制备纳米环孔(910)与纳米桥(920),获得基于超导桥结的串联超导量子干涉器阵列结构。
2.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S80中,采用聚焦离子束刻蚀方法,制备所述纳米环孔(910)与所述纳米桥(920)。
3.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S80中,采用电子束光刻结合干法刻蚀方法,制备所述纳米环孔(910)与所述纳米桥(920)。
4.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S20中,采用反应离子刻蚀结合终点探测的方法,对所述超导薄膜(20)进行刻蚀,形成所述超导薄膜结构(210)。
5.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S10中,采用磁控溅射方法,控制氩气溅射气压或/和调控超导材料溅射功率,在所述衬底(10)表面制备所述超导薄膜(20)。
6.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S30中,在100度以下,采用低温等离子体辅助化学气相沉积方法,调控硅烷在30sccm~70sccm范围内,氧气在40sccm~60sccm范围内,在所述超导薄膜结构(210)远离所述衬底(10)的表面制备所述绝缘层(40)。
7.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S40中,根据所述第二掩膜层(50),调控刻蚀气体CHF3范围为70sccm~100sccm范围内,O2范围为100sccm~150sccm范围内,对所述绝缘层(40)进行刻蚀,形成所述绝缘结构(410)。
8.如权利要求1所述的基于超导桥结的串联超导量子干涉器阵列制备方法,其特征在于,在所述S60中,根据所述第三掩膜层(70),调控刻蚀气体SF6范围为7sccm~30sccm,C4F8范围为15sccm~45sccm,对所述超导薄膜引线层(60)进行刻蚀,形成所述第一超导薄膜引线结构(610)与所述第二超导薄膜引线结构(620)。
9.一种基于超导桥结的串联超导量子干涉器阵列结构,其特征在于,采用如权利要求1至8中任一项所述的基于超导桥结的串联超导量子干涉器阵列制备方法制备。
10.根据权利要求9所述的基于超导桥结的串联超导量子干涉器阵列结构,其特征在于,包括:
衬底(10);
多个超导薄膜结构(210),间隔位于所述衬底(10)的表面;
多个绝缘结构(410),间隔位于所述衬底(10)的表面,且所述绝缘结构(410)设置于相邻的两个所述超导薄膜结构(210)之间;
多个第二超导薄膜引线子结构(621),位于相邻两个所述超导薄膜结构(210)之间的所述绝缘结构(410)表面;
多个纳米桥(920),位于相邻两个所述超导薄膜结构(210)之间的所述绝缘结构(410)的表面,且将所述多个第二超导薄膜引线子结构(621)依次连接;
所述多个第二超导薄膜引线子结构(621)包围形成至少一个纳米环孔(910)。
CN202010505137.8A 2020-06-05 2020-06-05 基于超导桥结的串联超导量子干涉器阵列制备方法及结构 Pending CN111864048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010505137.8A CN111864048A (zh) 2020-06-05 2020-06-05 基于超导桥结的串联超导量子干涉器阵列制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010505137.8A CN111864048A (zh) 2020-06-05 2020-06-05 基于超导桥结的串联超导量子干涉器阵列制备方法及结构

Publications (1)

Publication Number Publication Date
CN111864048A true CN111864048A (zh) 2020-10-30

Family

ID=72985012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010505137.8A Pending CN111864048A (zh) 2020-06-05 2020-06-05 基于超导桥结的串联超导量子干涉器阵列制备方法及结构

Country Status (1)

Country Link
CN (1) CN111864048A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038989A (zh) * 2021-10-14 2022-02-11 网络通信与安全紫金山实验室 用于超导量子电路的约瑟夫森结的制备方法
CN115697029A (zh) * 2022-12-30 2023-02-03 量子科技长三角产业创新中心 一种超导量子芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256980A (ja) * 1988-03-25 1990-02-26 Sanyo Electric Co Ltd マイクロブリッジの製造方法及びdc−squidの製造方法
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN111200057A (zh) * 2020-01-09 2020-05-26 中国计量科学研究院 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0256980A (ja) * 1988-03-25 1990-02-26 Sanyo Electric Co Ltd マイクロブリッジの製造方法及びdc−squidの製造方法
CN104377299A (zh) * 2014-08-21 2015-02-25 中国科学院上海微系统与信息技术研究所 无磁屏蔽环境下抑制磁场干扰的squid器件的结构
CN111200057A (zh) * 2020-01-09 2020-05-26 中国计量科学研究院 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114038989A (zh) * 2021-10-14 2022-02-11 网络通信与安全紫金山实验室 用于超导量子电路的约瑟夫森结的制备方法
CN115697029A (zh) * 2022-12-30 2023-02-03 量子科技长三角产业创新中心 一种超导量子芯片及其制备方法
CN115697029B (zh) * 2022-12-30 2023-06-20 量子科技长三角产业创新中心 一种超导量子芯片及其制备方法

Similar Documents

Publication Publication Date Title
US6734036B2 (en) Semiconductor device and method of fabrication
CN111200057B (zh) 约瑟夫森结阵列制备方法、约瑟夫森结阵列以及电子器件
CN112885952B (zh) 约瑟夫森参量放大器及其制备方法
US9741918B2 (en) Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN112670401B (zh) 约瑟夫森结及其超导器件与制备方法
WO2022179418A1 (zh) 一种超导电路制备方法及一种超导量子芯片
CN104701451A (zh) 一种原位三层膜边缘覆盖超导约瑟夫森结制备工艺
CN111864048A (zh) 基于超导桥结的串联超导量子干涉器阵列制备方法及结构
CN111969100B (zh) 基于TaN的约瑟夫森结及其制备方法
CN111969101A (zh) 基于NbN的约瑟夫森结及其制备方法
CN115411172A (zh) 一种约瑟夫森结器件及其制备方法
EP0501220B1 (en) Process for manufacturing DC superconducting quantum interference device
JPS59138390A (ja) 超電導スイツチング装置
CN111850555A (zh) 高耦合效率的感应式超导边缘探测器制备方法及结构
CN111463342B (zh) 一种纳米超导量子干涉器件及其制备方法
TW407310B (en) Adjustment mark for aligning the location of a semiconductor device and manufacture method thereof
CN111864049A (zh) 基于超导桥结的约瑟夫森结阵列制备方法及结构
CN111682096A (zh) 一种平面超导纳米桥结的制备方法
CN112038479A (zh) 电感可调的超导量子器件及其制备方法
JP2008211082A (ja) 超伝導素子、超伝導集積回路及び超伝導素子の製造方法
CN115433905B (zh) 约瑟夫森结及其制备方法
JP2526402B2 (ja) 超伝導ジョセフソン素子の製造方法
JPS5979585A (ja) ジヨセフソン接合素子とその製造方法
CN118584405A (zh) 一种集成额外正反馈电路的分立式重叠耦合squid阵列及制备方法
Hagedorn et al. An SNS technology process for ramp junction based digital superconducting circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination