JPS62162326A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62162326A JPS62162326A JP347386A JP347386A JPS62162326A JP S62162326 A JPS62162326 A JP S62162326A JP 347386 A JP347386 A JP 347386A JP 347386 A JP347386 A JP 347386A JP S62162326 A JPS62162326 A JP S62162326A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- substrate
- mask
- layer
- rie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ｉ−Ｖ族化合物半導体装置の製造法に係る。
近年のｌ−Ｖ族化合物半導体のエピタキシャル成長、特
にＭＢＥやＭＯＣＶＤの進歩により、これらのエピタキ
シャル層を用いて、半絶縁性基板上にＨ Ｅ ＭＴやＨ
ＢＴ 等の素子を集積化する試みが行なわれている。こ
の様な集積回路を実現する上で、従来より問題視されて
いる点として、如何にして素子分離を行うかという点が
ある。メサ分離法は最っとも簡便であるが、表面に生じ
る凹凸のため、集積化に適さない。したがって、今日イ
オン注入により高抵抗層を素子間に形成する方法が有力
とナッテイル。例エハ、ＱａＡｓは、２００Ｋｅ■、５
×１ ０” ｃｒｒＦ のプロトン照射により、抵抗率
１０６Ω（３）以上の高抵抗層となるので、分離法とし
て、実用に耐えつる。また表面は平担なままなので集積
化にも適している。しかし、逆にプロトン照射から素子
領を保護するマスク材に問題点が生じている。
にＭＢＥやＭＯＣＶＤの進歩により、これらのエピタキ
シャル層を用いて、半絶縁性基板上にＨ Ｅ ＭＴやＨ
ＢＴ 等の素子を集積化する試みが行なわれている。こ
の様な集積回路を実現する上で、従来より問題視されて
いる点として、如何にして素子分離を行うかという点が
ある。メサ分離法は最っとも簡便であるが、表面に生じ
る凹凸のため、集積化に適さない。したがって、今日イ
オン注入により高抵抗層を素子間に形成する方法が有力
とナッテイル。例エハ、ＱａＡｓは、２００Ｋｅ■、５
×１ ０” ｃｒｒＦ のプロトン照射により、抵抗率
１０６Ω（３）以上の高抵抗層となるので、分離法とし
て、実用に耐えつる。また表面は平担なままなので集積
化にも適している。しかし、逆にプロトン照射から素子
領を保護するマスク材に問題点が生じている。
例えば、２００Ｋｅ■のプロトン照射を阻止するために
は、ホトレジストでは、１０μｍ以上の厚さが必要で、
実用的ではない。このため、マスク材として、重金属の
適用が検討され、現在では、金の使用が一般的である。
は、ホトレジストでは、１０μｍ以上の厚さが必要で、
実用的ではない。このため、マスク材として、重金属の
適用が検討され、現在では、金の使用が一般的である。
しかし、金は価格が高く、また除去も困難であり、産業
的見地からは、安価で量産性にすぐれたマスク材の開発
が要請されている。
的見地からは、安価で量産性にすぐれたマスク材の開発
が要請されている。
本発明は特にＩ−Ｖ族半導体に適用可能な金にかわる阻
止機能の大きなマスク材を用いてイオン注入を行う半導
体装置の製造方法を提供する。
止機能の大きなマスク材を用いてイオン注入を行う半導
体装置の製造方法を提供する。
本発明では、半導体基体上に例えばレジストを塗布し、
そののち、Ｉｎ又は、Ｓｎを蒸着し、レジストパターン
形成後、Ｉｎ又は、ＳｎをＲＩＨによりエツチングし、
Ｉｎ又は８ｎをマスクに下層レジストをエツチングしイ
オン注入を行う。イオン注入後下層レジストを溶解し、
マスクを除去する。
そののち、Ｉｎ又は、Ｓｎを蒸着し、レジストパターン
形成後、Ｉｎ又は、ＳｎをＲＩＨによりエツチングし、
Ｉｎ又は８ｎをマスクに下層レジストをエツチングしイ
オン注入を行う。イオン注入後下層レジストを溶解し、
マスクを除去する。
本発明によれば、金を用いないため、従来法に比べ、著
しく安価である。またＲＩＢを用いて加工を行えるため
微細パターン形成が可能である。レジスト塗布後金属蒸
着を行うため、基板に段差があっても、良好なマスクパ
ターンを形成できる。
しく安価である。またＲＩＢを用いて加工を行えるため
微細パターン形成が可能である。レジスト塗布後金属蒸
着を行うため、基板に段差があっても、良好なマスクパ
ターンを形成できる。
〔発明の実施例〕
以下、Ｇ ａ Ａ ｓエピタキシャル層の分離に、本発
明を適用した実施例について説明する。第２図は、半絶
縁性ＧａＡｓ基板圓上に、１．５μｍのエピタキシャル
層０２が形成された半導体基体αυを示す。この基体に
ＡＺ１３５０Ｊ （商品名）レジスト（１３を１．２μ
ｍの厚さに塗布し、１５０°Ｃでベーキングする。しか
る後、Ｓｎを蒸着して厚さ２μｍのイオン注入マスクと
なる５ｎＪｉｌα滲を形成し、その上に、ＡＺＩ ３５
０Ｊ（商品名）レジス） Ｏ５１を塗布し、パターン現
像を行う。この状態を第３図に示す。
明を適用した実施例について説明する。第２図は、半絶
縁性ＧａＡｓ基板圓上に、１．５μｍのエピタキシャル
層０２が形成された半導体基体αυを示す。この基体に
ＡＺ１３５０Ｊ （商品名）レジスト（１３を１．２μ
ｍの厚さに塗布し、１５０°Ｃでベーキングする。しか
る後、Ｓｎを蒸着して厚さ２μｍのイオン注入マスクと
なる５ｎＪｉｌα滲を形成し、その上に、ＡＺＩ ３５
０Ｊ（商品名）レジス） Ｏ５１を塗布し、パターン現
像を行う。この状態を第３図に示す。
次にＳｎをＣＣ１！ｔＦ、 を含むガスでＲＩＥによ
りエツチングする。この実施例ではＣ（Ｊ、Ｆ２を４０
ｓｅｃＭＯ，０４ｔｏｒｒとし、２００ ｎｍ／ｍ ｉ
ｎの速度でエツチングを行なった。この状態を第４図
に示す。さらにＯ７を用いて、レジストをＲＩＥによっ
てエツチングすれば、第１図の様な構造が得られる。こ
こで、８ｎをマスクニフロトンを２００ Ｋ ｅ Ｖ
、５Ｘ１０Ｉ４０ｆｒｌの条件で照射した。２００Ｋｅ
Ｖのプロトンに対し、Ｓｎは充分なマスク材として機能
する。イオン照射後、レジストをＪ−１００（商品名）
にて溶解すると、第５図の様に、ＧａＡｓエピタキシャ
ル層を分離する事が可能となる。本発明によれば、第６
図の様に基板に段差がある場合もレジスト塗布により表
面が平担となるので、マスク形成が容易に行なわれる。
りエツチングする。この実施例ではＣ（Ｊ、Ｆ２を４０
ｓｅｃＭＯ，０４ｔｏｒｒとし、２００ ｎｍ／ｍ ｉ
ｎの速度でエツチングを行なった。この状態を第４図
に示す。さらにＯ７を用いて、レジストをＲＩＥによっ
てエツチングすれば、第１図の様な構造が得られる。こ
こで、８ｎをマスクニフロトンを２００ Ｋ ｅ Ｖ
、５Ｘ１０Ｉ４０ｆｒｌの条件で照射した。２００Ｋｅ
Ｖのプロトンに対し、Ｓｎは充分なマスク材として機能
する。イオン照射後、レジストをＪ−１００（商品名）
にて溶解すると、第５図の様に、ＧａＡｓエピタキシャ
ル層を分離する事が可能となる。本発明によれば、第６
図の様に基板に段差がある場合もレジスト塗布により表
面が平担となるので、マスク形成が容易に行なわれる。
上記実施例では、Ｓｎをマスクとして用いたか、ＲＩＥ
が可能な定金属では、全て同様の効果を期待できる。特
に、Ｉｎは、本実施例と同じガスでエツチング可能であ
る。
が可能な定金属では、全て同様の効果を期待できる。特
に、Ｉｎは、本実施例と同じガスでエツチング可能であ
る。
第１図〜第５図は本発明の一実施例を説明するための工
程断面図、第６図は本発明の応用例を示した構成断面図
である。 １１・・・半絶縁性ＧａＡｓ基板、■・・・半導体基体
、１２・・・エピタキシャル層、 １３．１５・・・レジスト、１４・・・５ｎＪｉ。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第１図 第２図 第３図 第４図
程断面図、第６図は本発明の応用例を示した構成断面図
である。 １１・・・半絶縁性ＧａＡｓ基板、■・・・半導体基体
、１２・・・エピタキシャル層、 １３．１５・・・レジスト、１４・・・５ｎＪｉ。 代理人 弁理士 則 近 憲 佑 同 竹 花 喜久男 第１図 第２図 第３図 第４図
Claims (2)
- （１）インジウム又は、スズをマスクとして半導体基体
にイオン注入を行うことを特徴とする半導体装置の製造
方法。 - （２）インジウム又は、スズとホトレジストの２層構造
をマスクとして半導体基体にイオン注入を行うことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP347386A JPS62162326A (ja) | 1986-01-13 | 1986-01-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP347386A JPS62162326A (ja) | 1986-01-13 | 1986-01-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62162326A true JPS62162326A (ja) | 1987-07-18 |
Family
ID=11558298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP347386A Pending JPS62162326A (ja) | 1986-01-13 | 1986-01-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62162326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8048323B2 (en) * | 2006-11-27 | 2011-11-01 | Showa Denko K.K. | Method for manufacturing magnetic recording medium and magnetic recording and reproducing apparatus |
| US8389048B2 (en) | 2006-02-10 | 2013-03-05 | Showa Denko K.K. | Magnetic recording medium, method for production thereof and magnetic recording and reproducing device |
-
1986
- 1986-01-13 JP JP347386A patent/JPS62162326A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8389048B2 (en) | 2006-02-10 | 2013-03-05 | Showa Denko K.K. | Magnetic recording medium, method for production thereof and magnetic recording and reproducing device |
| US8048323B2 (en) * | 2006-11-27 | 2011-11-01 | Showa Denko K.K. | Method for manufacturing magnetic recording medium and magnetic recording and reproducing apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4533624A (en) | Method of forming a low temperature multilayer photoresist lift-off pattern | |
| US4337115A (en) | Method of forming electrodes on the surface of a semiconductor substrate | |
| US4145459A (en) | Method of making a short gate field effect transistor | |
| US4029562A (en) | Forming feedthrough connections for multi-level interconnections metallurgy systems | |
| US4451554A (en) | Method of forming thin-film pattern | |
| GB2059679A (en) | Method of making composite bodies | |
| JPS62162326A (ja) | 半導体装置の製造方法 | |
| JPS6222463B2 (ja) | ||
| JPS5910059B2 (ja) | 半導体装置の製法 | |
| JPS5921193B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS6289324A (ja) | 半導体装置の製造方法 | |
| JPH02199825A (ja) | 電極の製造方法 | |
| JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0281441A (ja) | 半導体装置の製造方法 | |
| JPH0228333A (ja) | 半導体装置の製造方法 | |
| JPS63254728A (ja) | レジストパタ−ンの形成方法 | |
| JPS63304646A (ja) | 超電導体薄膜パタ−ンの形成方法 | |
| JPH04147631A (ja) | 半導体装置の製造方法 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| KR960013140B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH02138751A (ja) | 半導体装置の製造方法 | |
| JPS60217645A (ja) | 半導体装置の製造方法 | |
| JPS62250674A (ja) | 半導体装置の製造方法 | |
| JPS61113260A (ja) | 半導体装置の製造方法 | |
| JPS63164338A (ja) | 半導体装置の製造方法 |