JPS6147680A - ジヨセフソン接合素子の作製方法 - Google Patents

ジヨセフソン接合素子の作製方法

Info

Publication number
JPS6147680A
JPS6147680A JP59170222A JP17022284A JPS6147680A JP S6147680 A JPS6147680 A JP S6147680A JP 59170222 A JP59170222 A JP 59170222A JP 17022284 A JP17022284 A JP 17022284A JP S6147680 A JPS6147680 A JP S6147680A
Authority
JP
Japan
Prior art keywords
layer
resist mask
superconductor electrode
electrode
tunnel junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59170222A
Other languages
English (en)
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59170222A priority Critical patent/JPS6147680A/ja
Publication of JPS6147680A publication Critical patent/JPS6147680A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0912Manufacture or treatment of Josephson-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はジョセフソン接合素子の作製方法に関し、特に
1μm前後のトンネル接合部を有するジョセフソン接合
素子の作製方法に関するものである。
〔従来技術〕
ジョセフソン集積回路の高密度化、高速化に伴ない微細
パター/形成技術が非常に重要となってきた。特に、ジ
ョセフソン接合素子ではトンネル接合部の寸法値および
寸法精度が素子特性に大きく影響する。
従来、ジョセフソン接合素子の微細加工法としてはリフ
トオフ法が一般的であった。このリフトオフ法を用いた
素子作製プロセスについては、J。
H,Greiner等によって1980年3月に米国雑
誌11BM Journal of Re5earch
 and Development”の第24巻 第2
号 195〜205頁に発表された論文などがある・こ
のプロセスの概略を第2図(a)〜(f)の断面図を用
いて工程順に説明する・ まず、第2図(a)゛に示すように、表面に絶縁体層を
有する基板U上に、鉛−インジウムー金(Pb−In−
Au)を蒸着し、第1の超伝導体電極ルを形成する。次
に1.第2図(b)に示すように、第1の超伝導体電極
し上のトンネル接合部となる箇所にアンダーカット形状
のレジストマスク13を形成し、第2図(e)に示すよ
うに基板表面に一酸化ケイ素SiOからなる絶縁体層1
4を蒸着し、引き続きリフトオンすると第2図(d)に
示すような開口部りをもつトンネル接合部が形成される
。アンダーカット形状のレジストマスク13は通常のホ
トレジスト工程に加え、露光前にクロロベンゼンなどの
有機溶剤に浸すことによって得られる。次に第2図(e
)に示すようにプラズマ酸化法でトンネル接合部に数1
0人の酸化膜からなるトンネル障壁層15を形成する。
この後、第2図(f) K示すように蒸着法およびリフ
トオフ法で鉛−ビスマス(Pb−Bi )からなる第2
の超伝導体電極を形成する。
〔発明が解決しようとする問題点〕
このプロセスで用いられたリフトオフ法では、アンダー
カット形状のレジストマスク13が使われるが、このマ
スク13の寸法や形状はレジストのプリベーク条件や有
機溶剤の液温、ディップ時間などのレジスト処理条件の
影響を受は易い、特に、トンネル接合部の有効面積を規
定するレジストマスク13の下部寸法を精度よく得るこ
とは非常に難しい。
また、一方では上記問題の解決策として、エツチング除
去 が提案されている。−例として、A、5hoji等によ
って1982年2月に米国雑誌’Applied Pb
ysicsLetters”の第41巻 第11号 1
097−1099頁に発表された論文がある。この論文
による方法は、表面に絶縁体層をもつ基板上に被着され
た第1の超伝導体電極、トンネル障壁層、第2の超伝導
体電極の3層膜上のトンネル接合部となる箇所にレジス
トマスクを形成し、反応性エツチング法を用いて第2の
超伝導体電極、トンネル障壁層をエツチング除去してト
ンネル接合部を形成する方法である。この方法では、リ
フトオフ法で用いられるアンダーカット形状のレジスト
マスクが不必要なため、レジストマスクの形状に起因す
る問題点は除かれる。しかしながら、トンネル接合部の
寸法精度はレジストマスクの精度に依存するため、エツ
チング耐性のあるレジストマスクを用いて1μm前後の
高精度なトンネル接合部を形成することは難しい。
本発明の目的は、このような従来の欠点を取除き、寸法
精度よくトンネル接合部を形成できるジョセフソン接合
素子の作製方法を提供することKある。
〔問題点を解決するための手段〕
本発明は基板上に第1の超伝導体電極を形成する工程と
、この第1の超伝導体電極を第1の絶縁体層と補助層か
らなる2層膜で被覆する工程と、この2層膜上のトンネ
ル接合部となる箇所にレジストマスクの窓を形成した後
、この窓を通して前記2層膜をイオンエツチングし、引
き続きレジストマスクおよび補助層を除去する工程と、
前記第1の超伝導体電極の露出部にトンネル障壁層を形
成する工程と、このトンネル障壁層と接触する箇所を含
むように第2の超伝導体電極を形成する工程とを行うこ
とを特徴とするジョセフソン接合素子の作製方法である
以下、本発明を図面により詳細に説明する。
第1図(a)〜(h)は本発明の実施例を工程順に説明
する断面図である。第2図と同一構成部分には同一番号
を付して説明する。まず、第1図(a)に示すように、
絶縁体基板あるいは表面に絶縁体層を有する基板ll上
に、超伝導体材料を被着、パターニングして第1の超伝
導体材料臣を形成する0次に、第1図(b)に示すよう
に、第1の超伝導体電極12をSiOやSin、等から
なる絶縁体層14で被覆し、引き続き第1図(C)に示
すように、有機膜や金楓膜からなる補助層21を被着す
る。次に、第1図(d)に示すように補助層21上のト
ンネル接合部となる箇所に通常のレジスト工程でレジス
トマスク13の窓りを形成する。その上からアルゴン(
Ar )等の不活性イオンビームを全面にシャワー状に
照射し、補助層21と絶縁体層14をエツチングして、
第1図(6)に示すような再付着層22をもつトンネル
接合部を形成する。その後、エツチング等によりレジス
トマスク13と補助層21を除去すると第1図(f)の
ような構造が得られる。次K、第1図(g)に示すよう
に第1の超伝導体電極12の露出部に熱酸化法やプラズ
マ酸化法によりトンネル障壁層15を形成し、引き続き
第1図(h)に示すように第1の超伝導体電極化と同様
な方法で第2の超伝導体電極16を形成する。
第1図(、)の工程において、絶縁体層14と補助層2
1との膜厚をそれぞれjI + jSとし、レジストf
f7゜り13の窓りの幅を鼓とすれば、トンネル障壁層
となるべき箇所の幅dBは、 dB=dM−2η(t 1 + t s)  −−・=
 (1)で与えられる。ここで、ηはイオンエツチング
条件およびエツチング材料に依存してη=0.3〜0.
5程度の値である。(1)式から明らかなように、レジ
ストマスク13の窓の幅dMを減少させてトンネル障壁
層となるべき箇所の幅dBに転写でき、しかも補助層2
1の膜厚tsを選択することによりdBを微細に制御す
ることができる。レジストマスク13の寸法精度、絶縁
体層14と補助層21との実用的な膜厚を考慮すれば、
本発明は1μm前後のトンネル接合部を有する素子に特
に有効である。
〔発明の効果〕
以上説明したように、本発明によれば、イオンエツチン
グ法により生じる再付着層を利用してレジストマスク幅
を減少させてトンネル障壁層幅に転写できるため、1μ
m前後で寸法精度の良いトンネル接合部を有するジョセ
フソン接合素子を作製することができる効果を有するも
のである。
【図面の簡単な説明】
第1図(a)〜(h)は本発明のジョセフソン接合素子
の作製方法を説明するための主要工程における素子の断
面図、第2図(a)〜(f)は従来のジョセフソン接合
素子の作製方向を工程順に説明する断面図である。 図において、11は基板、12は第1の超伝導体電極、
13はレジストマスク、14は絶縁体層、15はトンネ
ル障壁層、16は第2の超伝導体電極、21は補助層、
22は再付着層である。 特許出願人  日本電気株式会社 第1図 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に第1の超伝導体電極を形成する工程と、
    この第1の超伝導体電極を絶縁体層と補助層とからなる
    2層膜で被覆する工程と、この2層膜上のトンネル接合
    部となる箇所にレジストマスクの窓を形成した後、この
    窓を通して前記2層膜をイオンエッチングし、引き続き
    レジストマスクおよび補助層を除去する工程と、前記第
    1の超伝導体電極の露出部にトンネル障壁層を形成する
    工程と、このトンネル障壁層と接触する箇所を含むよう
    に第2の超伝導体電極を形成する工程とを行うことを特
    徴とするジョセフソン接合素子の作製方法。
JP59170222A 1984-08-15 1984-08-15 ジヨセフソン接合素子の作製方法 Pending JPS6147680A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59170222A JPS6147680A (ja) 1984-08-15 1984-08-15 ジヨセフソン接合素子の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59170222A JPS6147680A (ja) 1984-08-15 1984-08-15 ジヨセフソン接合素子の作製方法

Publications (1)

Publication Number Publication Date
JPS6147680A true JPS6147680A (ja) 1986-03-08

Family

ID=15900930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59170222A Pending JPS6147680A (ja) 1984-08-15 1984-08-15 ジヨセフソン接合素子の作製方法

Country Status (1)

Country Link
JP (1) JPS6147680A (ja)

Similar Documents

Publication Publication Date Title
JPS6161280B2 (ja)
GB2059679A (en) Method of making composite bodies
JPS6147680A (ja) ジヨセフソン接合素子の作製方法
JPS6147679A (ja) ジヨセフソン接合素子の作製方法
JPS60208873A (ja) ジヨセフソン接合素子の製造方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPS58209183A (ja) ジヨセフソン接合素子の製造方法
JPH0234195B2 (ja)
JP2809274B2 (ja) 半導体装置の製造方法
JPS60231331A (ja) リフトオフ・パタ−ンの形成方法
JPS6257114B2 (ja)
JPS6226843A (ja) 電極金属配線パタ−ンの形成方法
JPH02189923A (ja) 半導体集積回路装置の製造方法
JPS60210887A (ja) ジヨセフソン接合素子の製造方法
JPH0567611A (ja) 半導体装置及びその製造方法
JPS58209184A (ja) ジヨセフソン接合素子の製造方法
JPH023926A (ja) 配線の形成方法
JPS59117134A (ja) 半導体装置の製造方法
JPH05218212A (ja) 半導体装置の製造方法
JPH05283429A (ja) 薄膜トランジスタ装置の製造方法
JPH01209726A (ja) 半導体装置の電極形成方法
JPS6167975A (ja) ジヨセフソン接合素子の製造方法
JPS6334928A (ja) スル−ホ−ルの形成方法
JPS6030118B2 (ja) 混成薄膜集積回路のパタ−ン形成方法
JPS63219141A (ja) 半導体素子の多層配線形成方法