JP3084045B2 - ジョセフソン素子 - Google Patents
ジョセフソン素子Info
- Publication number
- JP3084045B2 JP3084045B2 JP02144073A JP14407390A JP3084045B2 JP 3084045 B2 JP3084045 B2 JP 3084045B2 JP 02144073 A JP02144073 A JP 02144073A JP 14407390 A JP14407390 A JP 14407390A JP 3084045 B2 JP3084045 B2 JP 3084045B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- side wall
- substrate
- superconducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ジヨセフソン素子およびその製造方法に関
し、もつと詳しくは、非常に弱い磁界を計測するセンサ
として利用される超電導量子干渉素子などのようなジヨ
セフソン素子およびその製造方法に関する。
し、もつと詳しくは、非常に弱い磁界を計測するセンサ
として利用される超電導量子干渉素子などのようなジヨ
セフソン素子およびその製造方法に関する。
従来の技術 超電導量子干渉素子は、超電導リングに１つまたは２
つのジヨセフソン接合を組合わせて構成され、人間の
脳、腕、眼球および心臓などの生体から発生される磁界
を計測するために用いられ、SQUID（Superconductive Q
uantum Interfernce Device）素子と略称される。この
ような超電導量子干渉素子を製造する典型的な先行技術
は、第３図に示されている。まず第３図（１）で示され
るように基板30の全面にわたつて薄膜31を成膜し、その
薄膜31を第３図（２）で示されるように台31aに示され
るようにステツプ状に細長く加工し、次に第３図（３）
で示されるように超電導材料を矢符32で示されるよう
に、真上から蒸着して超電導材料から成る層33を形成
し、その後、第３図（４）に示されるように矢符34の方
向から超電導材料から成る層35を形成し、次に矢符36か
ら層37を蒸着し、このようにしていわば斜め蒸着法によ
つて層35,37を形成する。こうして層33の一部の薄膜領
域33aが露出し、ここにジヨセフソン接合が得られる。
つのジヨセフソン接合を組合わせて構成され、人間の
脳、腕、眼球および心臓などの生体から発生される磁界
を計測するために用いられ、SQUID（Superconductive Q
uantum Interfernce Device）素子と略称される。この
ような超電導量子干渉素子を製造する典型的な先行技術
は、第３図に示されている。まず第３図（１）で示され
るように基板30の全面にわたつて薄膜31を成膜し、その
薄膜31を第３図（２）で示されるように台31aに示され
るようにステツプ状に細長く加工し、次に第３図（３）
で示されるように超電導材料を矢符32で示されるよう
に、真上から蒸着して超電導材料から成る層33を形成
し、その後、第３図（４）に示されるように矢符34の方
向から超電導材料から成る層35を形成し、次に矢符36か
ら層37を蒸着し、このようにしていわば斜め蒸着法によ
つて層35,37を形成する。こうして層33の一部の薄膜領
域33aが露出し、ここにジヨセフソン接合が得られる。
発明が解決しようとする課題 このような第３図に示される先行技術では、基板30上
に薄膜31を蒸着またはスパツタによつて形成し、この薄
膜31の材料としては、たとえば常電導材料であるCrまた
はTaが用いられ、その後、超電導材料から成る膜33,35,
37が形成され、このようにして成膜工程が２度にわたる
ので、製造が煩雑であるという問題がある。
に薄膜31を蒸着またはスパツタによつて形成し、この薄
膜31の材料としては、たとえば常電導材料であるCrまた
はTaが用いられ、その後、超電導材料から成る膜33,35,
37が形成され、このようにして成膜工程が２度にわたる
ので、製造が煩雑であるという問題がある。
またこの先行技術の他の問題は、基板30上に薄膜31を
形成した後に、その薄膜31を部分的に削除してステツプ
状の台31aを加工する必要があり、このとき第３図
（２）で示される台31aから露出している基板30の表面
が汚染されるという問題がある。このような汚染された
基板30上に超電導材料から成る膜33,35,37が形成される
ことによつて、ジヨセフソン接合の特性が劣ることにな
る。
形成した後に、その薄膜31を部分的に削除してステツプ
状の台31aを加工する必要があり、このとき第３図
（２）で示される台31aから露出している基板30の表面
が汚染されるという問題がある。このような汚染された
基板30上に超電導材料から成る膜33,35,37が形成される
ことによつて、ジヨセフソン接合の特性が劣ることにな
る。
本発明の目的は、製造が容易であり、しかもジヨセフ
ソン接合の特性を向上することができるようにしたジヨ
セフソン素子およびその製造方法を提供することであ
る。
ソン接合の特性を向上することができるようにしたジヨ
セフソン素子およびその製造方法を提供することであ
る。
課題を解決するための手段 本発明は、断面形状が矩形の凹溝を有する基板と、 超電導材料で構成され、前記凹溝の一方の側壁に近接
して凹溝の底面上に形成される薄膜領域であって、 凹溝の底面上に形成される第１層と、 前記凹溝の一方の側壁から凹溝の幅より小さい第１の
間隔を除いて、第１層上に形成される第２層と、 第２層の端部から前記凹溝の一方の側壁に向かって、
第１の間隔より小さい第２の間隔を除いて第１層上およ
び第２層上に形成される第３層とから成り、第２層およ
び第３層で覆われていない薄膜領域を形成してジョセフ
ソン接合を得ることを特徴とするジョセフソン素子であ
る。
して凹溝の底面上に形成される薄膜領域であって、 凹溝の底面上に形成される第１層と、 前記凹溝の一方の側壁から凹溝の幅より小さい第１の
間隔を除いて、第１層上に形成される第２層と、 第２層の端部から前記凹溝の一方の側壁に向かって、
第１の間隔より小さい第２の間隔を除いて第１層上およ
び第２層上に形成される第３層とから成り、第２層およ
び第３層で覆われていない薄膜領域を形成してジョセフ
ソン接合を得ることを特徴とするジョセフソン素子であ
る。
また本発明は、基板上に断面形状が矩形状の凹溝を形
成し、 基板上および前記凹溝の底面上に、基板に垂直に超電
導材料を蒸着して第１層を形成し、 第１層上に前記凹溝の一方の側壁から遠ざかる斜め方
向に超電導材料を蒸着して、凹溝の一方の側壁から凹溝
の幅より小さい第１の間隔を除いて第２層を形成し、 前記凹溝の一方の側壁に近づく斜め方向に超電導材料
を蒸着して、第２層の端部から前記凹溝の一方の側壁に
向かって第１の間隔より小さい第２の間隔を除いて第１
層および第２層上に第３層を形成し、前記第１層を露出
した薄膜領域を凹溝の底面上に形成してジョセフソン接
合を得ることを特徴とするジョセフソン素子である。
成し、 基板上および前記凹溝の底面上に、基板に垂直に超電
導材料を蒸着して第１層を形成し、 第１層上に前記凹溝の一方の側壁から遠ざかる斜め方
向に超電導材料を蒸着して、凹溝の一方の側壁から凹溝
の幅より小さい第１の間隔を除いて第２層を形成し、 前記凹溝の一方の側壁に近づく斜め方向に超電導材料
を蒸着して、第２層の端部から前記凹溝の一方の側壁に
向かって第１の間隔より小さい第２の間隔を除いて第１
層および第２層上に第３層を形成し、前記第１層を露出
した薄膜領域を凹溝の底面上に形成してジョセフソン接
合を得ることを特徴とするジョセフソン素子である。
また、本発明は、前記超電導材料がニオブであること
を特徴とする。
を特徴とする。
作 用 請求項１に記載の本発明に従えば、基板上に断面形状
が矩形の凹溝が清浄に形成され、その凹溝の一方の側壁
に近接して、超電導材料で構成され、第１層が露出した
薄膜領域が細長く形成されてジョセフソン接合を得てい
るので、清浄な凹溝の底面上に薄膜領域が形成されるこ
とになり、ジョセフソン効果の特性が確実に達成され
る。
が矩形の凹溝が清浄に形成され、その凹溝の一方の側壁
に近接して、超電導材料で構成され、第１層が露出した
薄膜領域が細長く形成されてジョセフソン接合を得てい
るので、清浄な凹溝の底面上に薄膜領域が形成されるこ
とになり、ジョセフソン効果の特性が確実に達成され
る。
また請求項２に記載の本発明に従えば、基板上に、た
とえばエッチングなどの手法によって断面形状が矩形の
凹溝が形成され、第１層は基板に垂直に、第２層は前記
凹溝の一方の側壁から遠ざかる斜め方向に、第３層は前
記凹溝の一方の側壁に近づく斜め方向にそれぞれ超電導
材料を蒸着する。これによって、第１層は凹溝の底面上
全面に形成され、第２層は前記凹溝の一方の側壁から第
１の間隔を除いて、第３層は第２層の端部から前記凹溝
の一方の側壁に向かって第２の間隔を除いて形成され、
凹溝の底面上に第２層と第３層に覆われない第１層のみ
の薄膜領域が容易に形成される。
とえばエッチングなどの手法によって断面形状が矩形の
凹溝が形成され、第１層は基板に垂直に、第２層は前記
凹溝の一方の側壁から遠ざかる斜め方向に、第３層は前
記凹溝の一方の側壁に近づく斜め方向にそれぞれ超電導
材料を蒸着する。これによって、第１層は凹溝の底面上
全面に形成され、第２層は前記凹溝の一方の側壁から第
１の間隔を除いて、第３層は第２層の端部から前記凹溝
の一方の側壁に向かって第２の間隔を除いて形成され、
凹溝の底面上に第２層と第３層に覆われない第１層のみ
の薄膜領域が容易に形成される。
こうして第３図に関連して説明した先行技術よりも少
ない製造工程で、ジョセフソン素子を製造することがで
きる。
ない製造工程で、ジョセフソン素子を製造することがで
きる。
また請求項３に記載の本発明に従えば、超電導材料と
しては、ニオブ（Nb）が好ましい。
しては、ニオブ（Nb）が好ましい。
実施例 第１図は本発明の一実施例の超電導量子干渉素子の一
部を示す断面図であり、第２図はその製造工程を示す断
面図である。基板１は、たとえば石英、サフアイアおよ
びSiなどの半導体材料などから成る。このような基板１
を、第２図（１）で示されるように準備する。
部を示す断面図であり、第２図はその製造工程を示す断
面図である。基板１は、たとえば石英、サフアイアおよ
びSiなどの半導体材料などから成る。このような基板１
を、第２図（１）で示されるように準備する。
次に、第２図（２）で示されるように基板１上に断面
形状が矩形の凹溝12を形成する。この凹溝12は、底13と
両側壁14,15とを有する。凹溝12の側壁14,15は、底13に
垂直である。このような凹溝12は、たとえばドライエツ
チングなどの手法で形成することができる。溝12の深さ
d1はたとえば4000〜5000Åであり、その幅W1はたとえば
１μｍであり、第２図（２）の紙面に垂直方向の長さは
たとえば１〜５μｍであつてもよい。
形状が矩形の凹溝12を形成する。この凹溝12は、底13と
両側壁14,15とを有する。凹溝12の側壁14,15は、底13に
垂直である。このような凹溝12は、たとえばドライエツ
チングなどの手法で形成することができる。溝12の深さ
d1はたとえば4000〜5000Åであり、その幅W1はたとえば
１μｍであり、第２図（２）の紙面に垂直方向の長さは
たとえば１〜５μｍであつてもよい。
ドライエツチングというのは、たとえば、基板１の表
面に溝12に対応した透孔を有するレジスト層を形成し、
プラズマ雰囲気中でアルゴンイオンAr+を衝突させるス
パツタ法などであつてもよい。
面に溝12に対応した透孔を有するレジスト層を形成し、
プラズマ雰囲気中でアルゴンイオンAr+を衝突させるス
パツタ法などであつてもよい。
次に、第２図（３）で示されるように凹溝12に矢符３
で示されるように真上から、すなわち凹溝12の底13に垂
直方向に、超電導材料、たとえばNbを蒸着して、第１層
４を形成する。この第１層４は、基板１の凹溝12外の基
板１の表面にもまた形成される。第１層４の厚みd2は80
〜200Åであり、好ましくは80〜150Åであり、さらに好
ましくは100Åである。第２図（４）に示されるように
第１層４上に、矢符６の方向に超電導材料Nbから成る第
２層５を形成する。一方の側壁14の働きによって、矢符
６の方向から蒸着される超電導材料Nbは、一方の側壁14
から凹溝の幅W1より小さい第１の間隔W2を除いて第１層
４上に部分的に形成される。矢符６の底13と為す角度θ
１は、たとえば25〜70度であり、好ましくは25〜50度で
ある。第２層５の厚みd3は、たとえば1000Åである、 その後、第２図（５）で示されるように、矢符７の方
向から超電導材料Nbを蒸着して第２層５の厚みd3を利用
して第３層８を形成する。第３層８は、第２層５の端部
から一方の側壁に向かって、第１の間隔W2よりも小さい
第２の間隔W3を除いて、第１層４上および第２層５上に
部分的に形成される。この第３層８の厚みd4は、たとえ
ば500Åであり、d3＋d4＝200〜2000Åに選ばれる。矢符
７の底13と成す角度θ２は、25〜70度であり、好ましく
は25〜50度である、こうして底13の第１層４には、第２
および第３層5,8から部分的に露出した薄膜領域4aが形
成され、ここにジヨセフソン接合が得られる。こうして
凹溝12の一方の側壁14および第２層の厚みd3を利用し
て、矢符6,7で示されるようにその凹溝12の両側からい
わば斜め蒸着を行い、ジヨセフソン接合を成す薄膜領域
4aが形成される。蒸着角度θ1,θ２を変化し、また凹溝
12の深さd1ならびに第２および第３層5,8の厚みd3,d4を
変化することによつて、ジヨセフソン接合の薄膜領域4a
の形状および特性を、自由に制御することができる。
で示されるように真上から、すなわち凹溝12の底13に垂
直方向に、超電導材料、たとえばNbを蒸着して、第１層
４を形成する。この第１層４は、基板１の凹溝12外の基
板１の表面にもまた形成される。第１層４の厚みd2は80
〜200Åであり、好ましくは80〜150Åであり、さらに好
ましくは100Åである。第２図（４）に示されるように
第１層４上に、矢符６の方向に超電導材料Nbから成る第
２層５を形成する。一方の側壁14の働きによって、矢符
６の方向から蒸着される超電導材料Nbは、一方の側壁14
から凹溝の幅W1より小さい第１の間隔W2を除いて第１層
４上に部分的に形成される。矢符６の底13と為す角度θ
１は、たとえば25〜70度であり、好ましくは25〜50度で
ある。第２層５の厚みd3は、たとえば1000Åである、 その後、第２図（５）で示されるように、矢符７の方
向から超電導材料Nbを蒸着して第２層５の厚みd3を利用
して第３層８を形成する。第３層８は、第２層５の端部
から一方の側壁に向かって、第１の間隔W2よりも小さい
第２の間隔W3を除いて、第１層４上および第２層５上に
部分的に形成される。この第３層８の厚みd4は、たとえ
ば500Åであり、d3＋d4＝200〜2000Åに選ばれる。矢符
７の底13と成す角度θ２は、25〜70度であり、好ましく
は25〜50度である、こうして底13の第１層４には、第２
および第３層5,8から部分的に露出した薄膜領域4aが形
成され、ここにジヨセフソン接合が得られる。こうして
凹溝12の一方の側壁14および第２層の厚みd3を利用し
て、矢符6,7で示されるようにその凹溝12の両側からい
わば斜め蒸着を行い、ジヨセフソン接合を成す薄膜領域
4aが形成される。蒸着角度θ1,θ２を変化し、また凹溝
12の深さd1ならびに第２および第３層5,8の厚みd3,d4を
変化することによつて、ジヨセフソン接合の薄膜領域4a
の形状および特性を、自由に制御することができる。
このような製造工程は、全て同一真空内で行うことが
でき、したがつて凹溝12を含む基板１の全表面が汚染さ
れるのを防ぐことができて製造が容易となり、都合がよ
い。
でき、したがつて凹溝12を含む基板１の全表面が汚染さ
れるのを防ぐことができて製造が容易となり、都合がよ
い。
本件発明者の実験によれば、Si基板１上に深さd1＝40
00Åの凹溝12を形成し、超電導材料としてNbを用い、第
１層４の厚みd2を100Åとし、第２層５の厚みd3を1000
Åとし、第３層８の厚みd4を500Åとし、蒸着角度θ1,
θ２を30〜70度に選んで超電導量子干渉素子を製造した
とき、臨界電流は10μＡ、出力電圧10μＶであり、適切
な特性が得られた。
00Åの凹溝12を形成し、超電導材料としてNbを用い、第
１層４の厚みd2を100Åとし、第２層５の厚みd3を1000
Åとし、第３層８の厚みd4を500Åとし、蒸着角度θ1,
θ２を30〜70度に選んで超電導量子干渉素子を製造した
とき、臨界電流は10μＡ、出力電圧10μＶであり、適切
な特性が得られた。
また第１層４の厚みd2を200Åとし、他の条件を上述
と同様としたとき、臨界電流18μＡ、出力電圧７μＶで
あつて、適切な特性が得られた。
と同様としたとき、臨界電流18μＡ、出力電圧７μＶで
あつて、適切な特性が得られた。
本発明は、超電導量子干渉素子だけでなく、その他の
ジヨセフソン素子に関連してもまた実施することができ
る。
ジヨセフソン素子に関連してもまた実施することができ
る。
発明の効果 以上のように請求項１に記載の本発明によれば、基板
に断面形状が矩形の凹溝に清浄な状態で形成し、この凹
溝の一方の側壁に近接してこの凹溝の底面上に超電導材
料で構成された第１層が露出した薄膜領域が細長く形成
されジョセフソン接合を得るようにしたので、ジョセフ
ソン効果の特性が優れたジョセフソン素子が得られる。
に断面形状が矩形の凹溝に清浄な状態で形成し、この凹
溝の一方の側壁に近接してこの凹溝の底面上に超電導材
料で構成された第１層が露出した薄膜領域が細長く形成
されジョセフソン接合を得るようにしたので、ジョセフ
ソン効果の特性が優れたジョセフソン素子が得られる。
また請求項２に記載の本発明によれば、基板に前記断
面形状が矩形の凹溝が形成され、第１層は基板に垂直
に、第２層は一方の側壁から遠ざかる斜め方向に、第３
層は一方の側壁に近づく斜め方向にそれぞれ超電導材料
を蒸着する。これによって第１層は凹溝の底面上全面に
形成され、第２層は一方の側壁から凹溝の幅より小さい
第１の間隔を除いて、第３層は第２層の端部から一方の
側壁に向かって第１の間隔より小さい第２の間隔を除い
て形成され、凹溝の底面上に、第１層が露出した薄膜領
域が、先行技術より簡略化された工程で製造され、さら
にまた全工程を同一真空内で行うことができるので、こ
のことによつてもまた製造が容易であり、また凹溝の底
を含む基板表面の汚染を防ぐことができる。
面形状が矩形の凹溝が形成され、第１層は基板に垂直
に、第２層は一方の側壁から遠ざかる斜め方向に、第３
層は一方の側壁に近づく斜め方向にそれぞれ超電導材料
を蒸着する。これによって第１層は凹溝の底面上全面に
形成され、第２層は一方の側壁から凹溝の幅より小さい
第１の間隔を除いて、第３層は第２層の端部から一方の
側壁に向かって第１の間隔より小さい第２の間隔を除い
て形成され、凹溝の底面上に、第１層が露出した薄膜領
域が、先行技術より簡略化された工程で製造され、さら
にまた全工程を同一真空内で行うことができるので、こ
のことによつてもまた製造が容易であり、また凹溝の底
を含む基板表面の汚染を防ぐことができる。
第１図は本発明の一実施例の超電導量子干渉素子の断面
図、第２図はその製造手順を示す断面図、第３図は先行
技術の製造手順を示す断面図である。 １……基板、４……第１層、５……第２層、８……第３
層、12……凹溝、13……底、14,15……側壁
図、第２図はその製造手順を示す断面図、第３図は先行
技術の製造手順を示す断面図である。 １……基板、４……第１層、５……第２層、８……第３
層、12……凹溝、13……底、14,15……側壁
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 智 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (72)発明者 和田 昌夫 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (56)参考文献 特開 昭60−65583（ＪＰ，Ａ) 特開 昭64−74777（ＪＰ，Ａ) 特開 昭60−43886（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 ZAA H01L 39/24 ZAA H01L 39/00 ZAA
Claims (3)
- 【請求項１】断面形状が矩形の凹溝を有する基板と、 超電導材料で構成され、前記凹溝の一方の側壁に近接し
て凹溝の底面上に形成される薄膜領域であって、 凹溝の底面上に形成される第１層と、 前記凹溝の一方の側壁から凹溝の幅より小さい第１の間
隔を除いて、第１層上に形成される第２層と、 第２層の端部から前記凹溝の一方の側壁に向かって、第
１の間隔より小さい第２の間隔を除いて第１層上および
第２層上に形成される第３層とから成り、第２層および
第３層で覆われていない薄膜領域を形成してジョセフソ
ン接合を得ることを特徴とするジョセフソン素子。 - 【請求項２】基板上に断面形状が矩形状の凹溝を形成
し、 基板上および前記凹溝の底面上に、基板に垂直に超電導
材料を蒸着して第１層を形成し、 第１層上に前記凹溝の一方の側壁から遠ざかる斜め方向
に超電導材料を蒸着して、凹溝の一方の側壁から凹溝の
幅より小さい第１の間隔を除いて第２層を形成し、 前記凹溝の一方の側壁に近づく斜め方向に超電導材料を
蒸着して、第２層の端部から前記凹溝の一方の側壁に向
かって第１の間隔より小さい第２の間隔を除いて第１層
および第２層上に第３層を形成し、前記第１層を露出し
た薄膜領域を凹溝の底面上に形成してジョセフソン接合
を得ることを特徴とするジョセフソン素子。 - 【請求項３】前記超電導材料がニオブであることを特徴
とする請求項１または２記載のジョセフソン素子。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144073A JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
| EP91203113A EP0544036B1 (en) | 1990-05-31 | 1991-11-27 | A Josephson device and a process for fabricating the same |
| EP96200713A EP0725449B1 (en) | 1990-05-31 | 1991-11-27 | A method for fabricating a Josephson device |
| DE69124697T DE69124697T2 (de) | 1990-05-31 | 1991-11-27 | Josephson-Einrichtung und Prozess zu deren Herstellung |
| US07/799,272 US5313074A (en) | 1990-05-31 | 1991-11-27 | Josephson device formed over a recess step with protective layer |
| CA002166817A CA2166817C (en) | 1990-05-31 | 1991-11-29 | Josephson device and a process for fabricating the same |
| CA002056634A CA2056634C (en) | 1990-05-31 | 1991-11-29 | Josephson device and a process for fabricating the same |
| US08/205,357 US5401530A (en) | 1990-05-31 | 1994-03-03 | Process for fabricating a Josephson device |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144073A JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
| US07/799,272 US5313074A (en) | 1990-05-31 | 1991-11-27 | Josephson device formed over a recess step with protective layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437074A JPH0437074A (ja) | 1992-02-07 |
| JP3084045B2 true JP3084045B2 (ja) | 2000-09-04 |
Family
ID=26475604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02144073A Expired - Fee Related JP3084045B2 (ja) | 1990-05-31 | 1990-05-31 | ジョセフソン素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084045B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020109153A1 (en) * | 2018-11-28 | 2020-06-04 | International Business Machines Corporation | Electrical leads for trenched qubits |
-
1990
- 1990-05-31 JP JP02144073A patent/JP3084045B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020109153A1 (en) * | 2018-11-28 | 2020-06-04 | International Business Machines Corporation | Electrical leads for trenched qubits |
| US10916690B2 (en) | 2018-11-28 | 2021-02-09 | International Business Machines Corporation | Electrical leads for trenched qubits |
| US11581474B2 (en) | 2018-11-28 | 2023-02-14 | International Business Machines Corporation | Electrical leads for trenched qubits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437074A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454522A (en) | Microbridge superconducting device having support with stepped parallel surfaces | |
| KR102241971B1 (ko) | 양자 비트 디페이징을 감소시키기 위한 선택적 캡핑 | |
| US5313074A (en) | Josephson device formed over a recess step with protective layer | |
| JPH01161881A (ja) | ジョセフソン素子およびその製造方法 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JP3084044B2 (ja) | ジヨセフソン素子 | |
| JP3084043B2 (ja) | 超電導を用いる素子 | |
| KR100416755B1 (ko) | 갈륨 도핑 ybco 격벽을 이용한 사면구조 고온 초전도 죠셉슨 접합 구조체 및 그 제조방법 | |
| JP2774576B2 (ja) | 超伝導体装置及びその製造方法 | |
| JPH03225974A (ja) | 超伝導素子の製造加工方法 | |
| KR950004595B1 (ko) | YBa₂Cu₃O_y 기판을 이용한 죠셉슨 터널접합(tunnel junction) 제조방법 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 | |
| JPH02213176A (ja) | 準平面型ジョセフソン接合素子 | |
| JPH05152625A (ja) | 超電導ジヨセフソン接合素子 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS6256676B2 (ja) | ||
| JPH11307831A (ja) | 酸化物超電導接合の製造方法 | |
| JPH0287585A (ja) | 強磁性体磁気抵抗素子の製造方法 | |
| JPH0474793A (ja) | 薄膜の製造方法 | |
| JPS61271877A (ja) | ジヨゼフソン素子の作成方法 | |
| JPS592390B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS6156876B2 (ja) | ||
| JPH0682610B2 (ja) | 半導体装置の製造法 | |
| JPH03124077A (ja) | 超電導素子の作製方法 | |
| JPS6396973A (ja) | ジヨセフソン接合素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |