JP3084043B2 - 超電導を用いる素子 - Google Patents
超電導を用いる素子Info
- Publication number
- JP3084043B2 JP3084043B2 JP02144071A JP14407190A JP3084043B2 JP 3084043 B2 JP3084043 B2 JP 3084043B2 JP 02144071 A JP02144071 A JP 02144071A JP 14407190 A JP14407190 A JP 14407190A JP 3084043 B2 JP3084043 B2 JP 3084043B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film layer
- side wall
- substrate
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導を用いる素子に関し、たとえば非常
に弱い磁界を計測するセンサとして利用される超電導量
子干渉素子などのような超電導を用いる素子に関する。
に弱い磁界を計測するセンサとして利用される超電導量
子干渉素子などのような超電導を用いる素子に関する。
従来の技術 超電導量子干渉素子は、超電導リングに１つまたは２
つのジヨセフソン接合を組合せた構成を有し、人体の
脳、腕、眼球および心臓などの生体から発生される磁界
を計測するためなどに用いられ、SQUID（Superconducti
ve Quantum Interference Device）素子と略称される。
つのジヨセフソン接合を組合せた構成を有し、人体の
脳、腕、眼球および心臓などの生体から発生される磁界
を計測するためなどに用いられ、SQUID（Superconducti
ve Quantum Interference Device）素子と略称される。
SQUID素子は、生体から発生するような非常に弱い磁
界を測定できるセンサであるが、ジヨセフソン接合を持
つ素子の製作は、微細加工技術を伴うものであり、セン
サとしての性能が、直接に成形後の形状の誤差に左右さ
れる。さらに、使用する超電導材料はNbまたはNbの酸化
物等のように使用中に時間の経過とともに酸化される物
質のため、接合部の形状が変化することと同じとなつ
て、製作当初の性能を維持するのは困難である。
界を測定できるセンサであるが、ジヨセフソン接合を持
つ素子の製作は、微細加工技術を伴うものであり、セン
サとしての性能が、直接に成形後の形状の誤差に左右さ
れる。さらに、使用する超電導材料はNbまたはNbの酸化
物等のように使用中に時間の経過とともに酸化される物
質のため、接合部の形状が変化することと同じとなつ
て、製作当初の性能を維持するのは困難である。
従来、この接合部を雰囲気から保護するために、表層
部を予め酸化し、酸化膜を形成する構成がとられてい
た。ところが、表層部に酸化物を形成した場合、超電導
材料、たとえばNbの薄膜層内に、時間経過とともに酸素
の拡散が進行するため、結果として、Nbの薄膜の厚さが
減少し、素子の特性が変化するという欠点を有してい
る。
部を予め酸化し、酸化膜を形成する構成がとられてい
た。ところが、表層部に酸化物を形成した場合、超電導
材料、たとえばNbの薄膜層内に、時間経過とともに酸素
の拡散が進行するため、結果として、Nbの薄膜の厚さが
減少し、素子の特性が変化するという欠点を有してい
る。
他の先行技術は、前記表層部を合成樹脂系材料で被覆
している。このような先行技術では、合成樹脂系材料の
熱膨張係数が超電導材料と大きく違うので、SQUID素子
が液体ヘリウム温度4.2Kから常温に熱履歴を受けると、
その合成樹脂系材料に微少なクラツクが発生して劣化し
てしまう。
している。このような先行技術では、合成樹脂系材料の
熱膨張係数が超電導材料と大きく違うので、SQUID素子
が液体ヘリウム温度4.2Kから常温に熱履歴を受けると、
その合成樹脂系材料に微少なクラツクが発生して劣化し
てしまう。
このような問題を解決して、SQUID素子を酸化雰囲気
から隔離するために、N2等の不活性ガスの雰囲気中で保
持する構成も考えられるが、リークの防止が難しく現実
的ではない。
から隔離するために、N2等の不活性ガスの雰囲気中で保
持する構成も考えられるが、リークの防止が難しく現実
的ではない。
発明が解決しようとする課題 本発明の目的は、超電導層の酸化および経年劣化を確
実に防止することができるようにした超電導を用いる素
子を提供することである。
実に防止することができるようにした超電導を用いる素
子を提供することである。
課題を解決するための手段 本発明は、基板と、 基板上に形成され、基板上に側壁を有する長方形の台
と、 超電導材料で構成され、側壁に近接して基板上に形成
される薄膜領域であって、 基板上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成さ
れる第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔よ
り小さい第２の間隔を除いて第１薄膜層上および第２薄
膜層上に形成される第３薄膜層とから成り、第２薄膜層
および第３薄膜層で覆われていない薄膜領域と、 薄膜領域と薄膜領域の近傍の上とに、常電導金属また
は半導体から成る被覆層を形成することを特徴とする超
電導を用いる素子である。
と、 超電導材料で構成され、側壁に近接して基板上に形成
される薄膜領域であって、 基板上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成さ
れる第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔よ
り小さい第２の間隔を除いて第１薄膜層上および第２薄
膜層上に形成される第３薄膜層とから成り、第２薄膜層
および第３薄膜層で覆われていない薄膜領域と、 薄膜領域と薄膜領域の近傍の上とに、常電導金属また
は半導体から成る被覆層を形成することを特徴とする超
電導を用いる素子である。
また本発明は、基板上に側壁がくるように長方形の台
を形成し、 基板上および台上に、基板に垂直に超電導材料を蒸着
して第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜方向に超電導材
料を蒸着して、側壁から第１の間隔を除いて第２薄膜層
を形成し、 第１薄膜層上および第２薄膜層上に、側壁に近づく斜
方向に超電導材料を蒸着して、第２薄膜層の端部から側
壁に向かって第１の間隔より小さい第２の間隔を除いて
第３薄膜層を形成して、第１薄膜層が露出した薄膜領域
を作り、 薄膜領域上と、第２薄膜層上および第３薄膜層上と
に、常電導金属または半導体から成る被覆層を形成する
ことを特徴とする超電導を用いる素子である。
を形成し、 基板上および台上に、基板に垂直に超電導材料を蒸着
して第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜方向に超電導材
料を蒸着して、側壁から第１の間隔を除いて第２薄膜層
を形成し、 第１薄膜層上および第２薄膜層上に、側壁に近づく斜
方向に超電導材料を蒸着して、第２薄膜層の端部から側
壁に向かって第１の間隔より小さい第２の間隔を除いて
第３薄膜層を形成して、第１薄膜層が露出した薄膜領域
を作り、 薄膜領域上と、第２薄膜層上および第３薄膜層上と
に、常電導金属または半導体から成る被覆層を形成する
ことを特徴とする超電導を用いる素子である。
また本発明は、前記超電導材料がニオブであることを
特徴とする。
特徴とする。
また本発明は、前記常電導金属がクロムまたはタンタ
ルであることを特徴とする。
ルであることを特徴とする。
また本発明は、前記半導体が珪素であることを特徴と
する。
する。
作 用 請求項１に記載の本発明に従えば、基板上に形成され
た長方形の台の側壁に近接して、超電導材料で構成さ
れ、第１薄膜層のみの薄膜領域が細長く形成され、たと
えばジヨセフソン接合に好適に用いられる。この薄膜領
域の上と薄膜領域の近傍の上とに、常電導金属または半
導体から成る被覆層を形成する。これによって、薄膜領
域が薄く、酸化雰囲気から隔離されて酸化することが防
止され、また液体ヘリウムなどの極低温から常温に熱履
歴を受けても、その被覆層にクラックが発生して劣化す
ることはない。したがって、長期間にわたって、薄膜領
域の保護が行われる。
た長方形の台の側壁に近接して、超電導材料で構成さ
れ、第１薄膜層のみの薄膜領域が細長く形成され、たと
えばジヨセフソン接合に好適に用いられる。この薄膜領
域の上と薄膜領域の近傍の上とに、常電導金属または半
導体から成る被覆層を形成する。これによって、薄膜領
域が薄く、酸化雰囲気から隔離されて酸化することが防
止され、また液体ヘリウムなどの極低温から常温に熱履
歴を受けても、その被覆層にクラックが発生して劣化す
ることはない。したがって、長期間にわたって、薄膜領
域の保護が行われる。
また請求項２に記載の本発明に従えば、基板上に側壁
がくるように台が形成され、第１薄膜層は基板に垂直
に、第２薄膜層は側壁から遠去かる斜め方向に、第３薄
膜層は側壁に近づく斜方向にそれぞれ超電導材料を蒸着
する。これによって、第１薄膜層は基板上全面に形成さ
れ、第２薄膜層は側壁から第１の間隔を除いて、第３薄
膜層は第２薄膜層の端部から側壁に向かって第２の間隔
を除いて形成され、基板上に第１薄膜層にのみ覆われ、
第２薄膜層と第３薄膜層に覆われない薄膜領域を形成す
る。最後に薄膜領域およびその近傍に被覆層を形成す
る。
がくるように台が形成され、第１薄膜層は基板に垂直
に、第２薄膜層は側壁から遠去かる斜め方向に、第３薄
膜層は側壁に近づく斜方向にそれぞれ超電導材料を蒸着
する。これによって、第１薄膜層は基板上全面に形成さ
れ、第２薄膜層は側壁から第１の間隔を除いて、第３薄
膜層は第２薄膜層の端部から側壁に向かって第２の間隔
を除いて形成され、基板上に第１薄膜層にのみ覆われ、
第２薄膜層と第３薄膜層に覆われない薄膜領域を形成す
る。最後に薄膜領域およびその近傍に被覆層を形成す
る。
また請求項３〜５に記載の本発明に従えば、超電導材
料としてはニオブ（Nb）が好ましく、被覆層として用い
られる常電導金属は、たとえばクロム（Cr）またはタン
タル（Ta）などが好ましく、被覆層として用いられる半
導体としては、たとえば珪素（Si）などが好ましい。
料としてはニオブ（Nb）が好ましく、被覆層として用い
られる常電導金属は、たとえばクロム（Cr）またはタン
タル（Ta）などが好ましく、被覆層として用いられる半
導体としては、たとえば珪素（Si）などが好ましい。
実施例 第１図は本発明の一実施例のジヨセフソン接合を有す
る超電導量子干渉素子の一部の断面図であり、第２図は
その製造手順を示す図である。これらの図面を参照し
て、基板１は、たとえば石英、サフアイア、および半導
体であるSiなどから成り、その上に第２図（１）で示さ
れるように、全面にわたって台となるべき薄膜層２を蒸
着またはスパツタなどの手法で形成する。薄膜の層２の
材料としては、たとえば超電導材料であるNbまたは常電
導材料であるCrおよびTaなどであつてもよく、あるいは
金属以外の材料であつてもよい。この薄膜層２の厚みd1
は、たとえば100〜200Åである。
る超電導量子干渉素子の一部の断面図であり、第２図は
その製造手順を示す図である。これらの図面を参照し
て、基板１は、たとえば石英、サフアイア、および半導
体であるSiなどから成り、その上に第２図（１）で示さ
れるように、全面にわたって台となるべき薄膜層２を蒸
着またはスパツタなどの手法で形成する。薄膜の層２の
材料としては、たとえば超電導材料であるNbまたは常電
導材料であるCrおよびTaなどであつてもよく、あるいは
金属以外の材料であつてもよい。この薄膜層２の厚みd1
は、たとえば100〜200Åである。
この薄膜層２は、次に、第２図（２）で示されるよう
に細長いステツプ状の台2aが形成されるようにエツチン
グなどによつて選択的に除去される。この台2aが形成さ
れた平面は、第２図（３）に示されているとおりであ
る。台2aの長さl1は、たとえば１〜５μｍである。
に細長いステツプ状の台2aが形成されるようにエツチン
グなどによつて選択的に除去される。この台2aが形成さ
れた平面は、第２図（３）に示されているとおりであ
る。台2aの長さl1は、たとえば１〜５μｍである。
次に第２図（４）で示されるように、基板１の表面に
垂直な方向３から、超電導材料、たとえばNbを蒸着によ
つて第１薄膜層４を基板１の表面と、台2aの表面とに亘
つて形成する。この第１薄膜層４の厚みd2は、たとえば
80〜200Åであり、好ましくは80〜150Åであり、もつと
好ましくは100Åである。
垂直な方向３から、超電導材料、たとえばNbを蒸着によ
つて第１薄膜層４を基板１の表面と、台2aの表面とに亘
つて形成する。この第１薄膜層４の厚みd2は、たとえば
80〜200Åであり、好ましくは80〜150Åであり、もつと
好ましくは100Åである。
その後、第２図（５）で示されるように、矢符６の方
向から、超電導材料Nbを蒸着して、第２薄膜層５を形成
する。この第２薄膜層５の厚みd3は、たとえば1000Åで
ある。蒸着の方向６は、基板１の表面に対して角度θ１
を有しており、この角度θ１はたとえば25〜70度であ
り、好ましくは25〜50度であり、台2a寄りから超電導材
料の粒子が供給される。
向から、超電導材料Nbを蒸着して、第２薄膜層５を形成
する。この第２薄膜層５の厚みd3は、たとえば1000Åで
ある。蒸着の方向６は、基板１の表面に対して角度θ１
を有しており、この角度θ１はたとえば25〜70度であ
り、好ましくは25〜50度であり、台2a寄りから超電導材
料の粒子が供給される。
その後、第２図（６）で示されるように、矢符７の方
向から第１薄膜層４および第２薄膜層５の上に超電導材
料Nbの蒸着によって第３薄膜層８が形成される。この第
３薄膜層８の厚みd4は、たとえば500Åであり、d3＋d4
はたとえば200〜2000Åである。こうして、第１薄膜層
４のうち、第２薄膜層５および第３薄膜層８によつて被
覆されない薄膜領域4aが形成され、ここにジヨセフソン
接合が形成される。
向から第１薄膜層４および第２薄膜層５の上に超電導材
料Nbの蒸着によって第３薄膜層８が形成される。この第
３薄膜層８の厚みd4は、たとえば500Åであり、d3＋d4
はたとえば200〜2000Åである。こうして、第１薄膜層
４のうち、第２薄膜層５および第３薄膜層８によつて被
覆されない薄膜領域4aが形成され、ここにジヨセフソン
接合が形成される。
最後に、第２薄膜層５および第３薄膜層８ならびに薄
膜領域4aの上にスパツタの手法によつて、第１図に示さ
れるように、常電導材料または半導体から成る被覆層９
を形成する。この被覆層９を構成する常電導材料として
は、たとえばCrまたはTaなどの金属であり、また半導体
としては、Siなどである。特に、この被覆層９をSiで構
成するとき、このSiの抵抗の温度依存性は、第３図に示
されるように、極低温において電気抵抗がほぼ無限大に
なる特性を有しているので、好都合である。
膜領域4aの上にスパツタの手法によつて、第１図に示さ
れるように、常電導材料または半導体から成る被覆層９
を形成する。この被覆層９を構成する常電導材料として
は、たとえばCrまたはTaなどの金属であり、また半導体
としては、Siなどである。特に、この被覆層９をSiで構
成するとき、このSiの抵抗の温度依存性は、第３図に示
されるように、極低温において電気抵抗がほぼ無限大に
なる特性を有しているので、好都合である。
こうして、第２図（５）および第２図（６）で示され
る、いわば斜め蒸着法によつて第２薄膜層５および第３
薄膜層８を形成してジヨセフソン接合の薄膜領域4aを形
成した後、被覆層９を形成することによつて、その薄膜
領域4aならびに第２および第３薄膜層5,8が、被覆層９
によつて外気から遮断される。被覆層９を構成する常電
導材料および半導体は、第１、第２および第３薄膜層4,
5,8の熱膨張係数に類似しており、したがつて液体ヘリ
ウムなどの極低温から常温の熱履歴を繰返し受けても、
その被覆層９に微少なクラツクが生じることはない。
る、いわば斜め蒸着法によつて第２薄膜層５および第３
薄膜層８を形成してジヨセフソン接合の薄膜領域4aを形
成した後、被覆層９を形成することによつて、その薄膜
領域4aならびに第２および第３薄膜層5,8が、被覆層９
によつて外気から遮断される。被覆層９を構成する常電
導材料および半導体は、第１、第２および第３薄膜層4,
5,8の熱膨張係数に類似しており、したがつて液体ヘリ
ウムなどの極低温から常温の熱履歴を繰返し受けても、
その被覆層９に微少なクラツクが生じることはない。
上述の実施例では、薄膜領域4aは、いわば斜め蒸着法
によつて形成されたけれども、その他の手法でジヨセフ
ソン接合を有する薄膜領域4aが形成されるようにしても
よい。本発明は、超電導量子干渉素子などのようなジヨ
セフソン接合を有する素子だけでなく、その他の超電導
を用いる素子に関連して、広範囲に実施することができ
る。
によつて形成されたけれども、その他の手法でジヨセフ
ソン接合を有する薄膜領域4aが形成されるようにしても
よい。本発明は、超電導量子干渉素子などのようなジヨ
セフソン接合を有する素子だけでなく、その他の超電導
を用いる素子に関連して、広範囲に実施することができ
る。
本件発明者の実験によれば、第１薄膜層４の厚みd2を
80Å、ジヨセフソン接合を成す薄膜領域4a付近における
第２薄膜層５および第３薄膜層８の厚みd3＋d4を200〜2
000Åとし、被覆層９を常電導材料であるCrによつて厚
みd5＝100Åとしたとき、ジヨセフソン効果の特性を長
期間に亘つて維持することができることが確認された。
これに対して、被覆層９を酸化ニオブとし、その厚みを
100Åとした構成を有する比較例では、ジヨセフソン効
果の特性の維持期間は、本発明よりも短かつた。
80Å、ジヨセフソン接合を成す薄膜領域4a付近における
第２薄膜層５および第３薄膜層８の厚みd3＋d4を200〜2
000Åとし、被覆層９を常電導材料であるCrによつて厚
みd5＝100Åとしたとき、ジヨセフソン効果の特性を長
期間に亘つて維持することができることが確認された。
これに対して、被覆層９を酸化ニオブとし、その厚みを
100Åとした構成を有する比較例では、ジヨセフソン効
果の特性の維持期間は、本発明よりも短かつた。
発明の効果 以上のように本発明によれば、基板上に形成された長
方形の台の側壁に近接され、超電導材料で構成された第
１薄膜層のみの薄膜領域を形成し、その上とその近傍と
に被覆層を形成する。この被覆層は常電導金属または半
導体から成るので、薄膜領域を薄くしてその酸化を防止
することができ、また極低温から常温に熱履歴を繰返し
て受けても、経年劣化することがなく、こうして長期間
にわたって特性が変化しない超電導を用いる素子が実現
される。
方形の台の側壁に近接され、超電導材料で構成された第
１薄膜層のみの薄膜領域を形成し、その上とその近傍と
に被覆層を形成する。この被覆層は常電導金属または半
導体から成るので、薄膜領域を薄くしてその酸化を防止
することができ、また極低温から常温に熱履歴を繰返し
て受けても、経年劣化することがなく、こうして長期間
にわたって特性が変化しない超電導を用いる素子が実現
される。
また本発明によれば、基板上に側壁がくるように台が
形成され、第１薄膜層は基板に垂直に、第２薄膜層は側
壁から遠去かる斜め方向に、第３薄膜層は側壁に近づく
斜方向にそれぞれ超電導材料を蒸着する。これによっ
て、第１薄膜層は基板上全面に形成され、第２薄膜層は
側壁から第１の間隔を除いて、第３薄膜層は第２薄膜層
の端部から側壁に向かって第２の間隔を除いて形成さ
れ、基板上に第１薄膜層のみに覆われ、第２薄膜層と第
３薄膜層に覆われない薄膜領域が容易に形成される。最
後に薄膜領域およびその近傍に被覆層が形成される。
形成され、第１薄膜層は基板に垂直に、第２薄膜層は側
壁から遠去かる斜め方向に、第３薄膜層は側壁に近づく
斜方向にそれぞれ超電導材料を蒸着する。これによっ
て、第１薄膜層は基板上全面に形成され、第２薄膜層は
側壁から第１の間隔を除いて、第３薄膜層は第２薄膜層
の端部から側壁に向かって第２の間隔を除いて形成さ
れ、基板上に第１薄膜層のみに覆われ、第２薄膜層と第
３薄膜層に覆われない薄膜領域が容易に形成される。最
後に薄膜領域およびその近傍に被覆層が形成される。
【図面の簡単な説明】 第１図は本発明の一実施例の断面図、第２図は第１図に
示される実施例の製造手順を示す図、第３図は被覆層９
を構成するSiの抵抗の温度依存性を示すグラフである。 １……基板、２……薄膜層、2a……台、４……第１薄膜
層、4a……薄膜領域、５……第２薄膜層、８……第３薄
膜層、９……被覆層
示される実施例の製造手順を示す図、第３図は被覆層９
を構成するSiの抵抗の温度依存性を示すグラフである。 １……基板、２……薄膜層、2a……台、４……第１薄膜
層、4a……薄膜領域、５……第２薄膜層、８……第３薄
膜層、９……被覆層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 智 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (72)発明者 和田 昌夫 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (56)参考文献 特開 昭62−248272（ＪＰ，Ａ) 特開 平３−283680（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 ZAA H01L 39/24 ZAA H01L 39/00 ZAA
Claims (5)
- 【請求項１】基板と、 基板上に形成され、基板上に側壁を有する長方形の台
と、 超電導材料で構成され、側壁に近接して基板上に形成さ
れる薄膜領域であって、 基板上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成され
る第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔より
小さい第２の間隔を除いて第１薄膜層上および第２薄膜
層上に形成される第３薄膜層とから成り、第２薄膜層お
よび第３薄膜層で覆われていない薄膜領域と、 薄膜領域と薄膜領域の近傍の上とに、常電導金属または
半導体から成る被覆層を形成することを特徴とする超電
導を用いる素子。 - 【請求項２】基板上に側壁がくるように長方形の台を形
成し、 基板上および台上に、基板に垂直に超電導材料を蒸着し
て第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜方向に超電導材料
を蒸着して、側壁から第１の間隔を除いて第２薄膜層を
形成し、 第１薄膜層上および第２薄膜層上に、側壁に近づく斜方
向に超電導材料を蒸着して、第２薄膜層の端部から側壁
に向かって第１の間隔より小さい第２の間隔を除いて第
３薄膜層を形成して、第１薄膜層が露出した薄膜領域を
作り、 薄膜領域上と、第２薄膜層上および第３薄膜層上とに、
常電導金属または半導体から成る被覆層を形成すること
を特徴とする超電導を用いる素子。 - 【請求項３】前記超電導材料がニオブであることを特徴
とする請求項１または２記載の超電導を用いる素子。 - 【請求項４】前記常電導金属がクロムまたはタンタルで
あることを特徴とする請求項１または２記載の超電導を
用いる素子。 - 【請求項５】前記半導体が珪素であることを特徴とする
請求項１または２記載の超電導を用いる素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144071A JP3084043B2 (ja) | 1990-05-31 | 1990-05-31 | 超電導を用いる素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144071A JP3084043B2 (ja) | 1990-05-31 | 1990-05-31 | 超電導を用いる素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437072A JPH0437072A (ja) | 1992-02-07 |
| JP3084043B2 true JP3084043B2 (ja) | 2000-09-04 |
Family
ID=15353612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02144071A Expired - Fee Related JP3084043B2 (ja) | 1990-05-31 | 1990-05-31 | 超電導を用いる素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084043B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014080701A (ja) * | 2012-10-16 | 2014-05-08 | Masako Hosono | ニットピース |
-
1990
- 1990-05-31 JP JP02144071A patent/JP3084043B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014080701A (ja) * | 2012-10-16 | 2014-05-08 | Masako Hosono | ニットピース |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437072A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5215960A (en) | Method for manufacturing oxide superconducting devices | |
| US5313074A (en) | Josephson device formed over a recess step with protective layer | |
| JP3084043B2 (ja) | 超電導を用いる素子 | |
| JP3084044B2 (ja) | ジヨセフソン素子 | |
| JPS5846197B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS5916430B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JPS63224274A (ja) | 超電導装置 | |
| JPH03131002A (ja) | 抵抗温度センサ | |
| JPS592390B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JP2966378B2 (ja) | Ｂａ−Ｋ−Ｂｉ−Ｏ系超電導薄膜の製造方法 | |
| JPS5994481A (ja) | ジヨゼフソン接合装置 | |
| JPS592391B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPH04317380A (ja) | 障壁型電子素子の製造方法 | |
| KR20030082289A (ko) | 초전도 조셉슨 접합 소자 및 그의 제조 방법 | |
| JPH04225578A (ja) | ジョセフソン接合素子 | |
| JPH0435073A (ja) | 酸化物超伝導素子およびその製造方法 | |
| JPS6256676B2 (ja) | ||
| JPH07193286A (ja) | Ｓｑｕｉｄ磁気センサ | |
| JPH03154386A (ja) | ジョセフソン接合装置およびその製造方法 | |
| JPH03219680A (ja) | ジョセフソン接合の作製方法 | |
| JPH02260475A (ja) | ジョセフソン接合素子の形成方法 | |
| JPH04132279A (ja) | 超伝導薄膜素子の製造方法 | |
| JPH0675100B2 (ja) | Ｓｑｕｉｄ素子 | |
| JPH01307281A (ja) | ジョセフソン・ブリッジ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |