JP3084044B2 - ジヨセフソン素子 - Google Patents
ジヨセフソン素子Info
- Publication number
- JP3084044B2 JP3084044B2 JP02144072A JP14407290A JP3084044B2 JP 3084044 B2 JP3084044 B2 JP 3084044B2 JP 02144072 A JP02144072 A JP 02144072A JP 14407290 A JP14407290 A JP 14407290A JP 3084044 B2 JP3084044 B2 JP 3084044B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- thin
- film layer
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はジヨセフソン素子に関し、もつと詳しくは、
たとえば超電導量子干渉素子などのようなジヨセフソン
素子の構造に関する。
たとえば超電導量子干渉素子などのようなジヨセフソン
素子の構造に関する。
従来の技術 超電導量子干渉素子は、超電導リングに１つまたは２
つのジヨセフソン結合を組み合わせた構成を有し、人間
の脳、腕、眼球および心臓などの生体から発生される微
弱な磁界の強さを計測するためなどに用いられ、SQUID
（Superconductive Quantum Interference Device）素
子と略称される。
つのジヨセフソン結合を組み合わせた構成を有し、人間
の脳、腕、眼球および心臓などの生体から発生される微
弱な磁界の強さを計測するためなどに用いられ、SQUID
（Superconductive Quantum Interference Device）素
子と略称される。
SQUID素子は、微弱な磁気を測定する磁気計測器など
に用いられ、薄膜で作成される素子自体の加工精度を向
上すること、超電導状態になる臨界温度が高く使用温度
の選択が容易でかつ温度変化に対し、安定であること、
素子全体のインダクタンスが小さく、高分解能であるこ
とが必要である。すなわち、SQUID素子全体のインダク
タンスをＬ、素子の遮蔽電流をＩ、外部磁束をφとすれ
ば、 φ＝Ｌ×Ｉ …（１） という関係が成り立ち、インダクタンスＬが大きいと、
素子の遮蔽電流が小さくなり、磁束感度が悪くなる。SQ
UID素子の材料をニオブNbとして、通常の大きさの臨界
電流、たとえば50μＡを得るためには、SQUID素子の断
面積を２×10-10cm2程度以下に加工しなければ、ニオブ
の材料の臨界電流密度約106A/cm2に収まらない。このよ
うな微小断面積を得るには、たとえばニオブの薄膜の膜
厚を200Åとし、断面の幅を１μｍで加工することが必
要になる。したがつて、SQUID素子の作製のためには、
膜厚を極めて薄くかつ正確にまた加工幅、長さなどの微
細な形状も正確に加工しなければならない。
に用いられ、薄膜で作成される素子自体の加工精度を向
上すること、超電導状態になる臨界温度が高く使用温度
の選択が容易でかつ温度変化に対し、安定であること、
素子全体のインダクタンスが小さく、高分解能であるこ
とが必要である。すなわち、SQUID素子全体のインダク
タンスをＬ、素子の遮蔽電流をＩ、外部磁束をφとすれ
ば、 φ＝Ｌ×Ｉ …（１） という関係が成り立ち、インダクタンスＬが大きいと、
素子の遮蔽電流が小さくなり、磁束感度が悪くなる。SQ
UID素子の材料をニオブNbとして、通常の大きさの臨界
電流、たとえば50μＡを得るためには、SQUID素子の断
面積を２×10-10cm2程度以下に加工しなければ、ニオブ
の材料の臨界電流密度約106A/cm2に収まらない。このよ
うな微小断面積を得るには、たとえばニオブの薄膜の膜
厚を200Åとし、断面の幅を１μｍで加工することが必
要になる。したがつて、SQUID素子の作製のためには、
膜厚を極めて薄くかつ正確にまた加工幅、長さなどの微
細な形状も正確に加工しなければならない。
ところが、ニオブやニオブの化合物等を蒸着法等で薄
膜にする場合、極めて薄い膜厚を一定に作製することは
実際には非常に困難である。また、エツチング等によつ
てSQUID素子の幅、長さなどの極めて微細な形状を加工
しようとして避け難い加工誤差のため、SQUID素子間の
ばらつきが発生する欠点を有する。
膜にする場合、極めて薄い膜厚を一定に作製することは
実際には非常に困難である。また、エツチング等によつ
てSQUID素子の幅、長さなどの極めて微細な形状を加工
しようとして避け難い加工誤差のため、SQUID素子間の
ばらつきが発生する欠点を有する。
要約すると、従来のSQUID素子では、膜厚を100〜200
Å程度で非常に薄く保ちながら一定にすることは、微細
加工の技術から困難であり、膜厚を大きくとると、SQUI
D素子のインダクタンスが大きくなるため、感度を劣化
させてしまう欠点を持つている。また従来のSQUID素子
では、接合部の大きさと形状を決める加工において、微
細な長さや幅を再現性良く正確に仕上げることは非常に
困難であり、SQUID素子作製の歩留りが著しく悪くなつ
ている。
Å程度で非常に薄く保ちながら一定にすることは、微細
加工の技術から困難であり、膜厚を大きくとると、SQUI
D素子のインダクタンスが大きくなるため、感度を劣化
させてしまう欠点を持つている。また従来のSQUID素子
では、接合部の大きさと形状を決める加工において、微
細な長さや幅を再現性良く正確に仕上げることは非常に
困難であり、SQUID素子作製の歩留りが著しく悪くなつ
ている。
発明が解決しようとする課題 本発明の目的は、高感度であり、しかも製造が容易で
あるジヨセフソン素子を提供することである。
あるジヨセフソン素子を提供することである。
課題を解決するための手段 本発明は、表面に常電導材料から成る薄層を有する基
板と、 基板の前記薄層上に形成され、基板の前記薄層上に側
壁を有する長方形の台と、 超電導材料で構成され、側壁に近接して基板の前記薄
層上に形成される薄膜領域であって、 基板の前記薄層上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成さ
れる第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔よ
り小さい第２の間隔を除いて第１薄膜層上および第２薄
膜層上に形成される第３の薄膜層とを有し、第２薄膜層
および第３薄膜層で覆われていない薄膜領域を形成して
ジョセフソン接合領域とすることを特徴とするジョセフ
ソン素子である。
板と、 基板の前記薄層上に形成され、基板の前記薄層上に側
壁を有する長方形の台と、 超電導材料で構成され、側壁に近接して基板の前記薄
層上に形成される薄膜領域であって、 基板の前記薄層上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成さ
れる第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔よ
り小さい第２の間隔を除いて第１薄膜層上および第２薄
膜層上に形成される第３の薄膜層とを有し、第２薄膜層
および第３薄膜層で覆われていない薄膜領域を形成して
ジョセフソン接合領域とすることを特徴とするジョセフ
ソン素子である。
また本発明は、表面に常電導材料から成る薄層を有す
る基板の前記薄層上に側壁がくるように長方形の台を形
成し、 基板の前記薄層上および台に、基板に垂直に超電導材
料を蒸着して第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜め方向に超電導
材料を蒸着して、側壁から第１の間隔を除いて第２薄膜
層を形成し、 第１の薄膜層上および第２薄膜層上に、側壁に近づく
斜め方向に超電導材料を蒸着して第２薄膜層の端部から
側壁に向かって第１の間隔より小さい第２の間隔を除い
て第３薄膜層を形成し、第１薄膜層が露出した薄膜領域
を形成してジョセフソン領域とすることを特徴とするジ
ョセフソン素子である。
る基板の前記薄層上に側壁がくるように長方形の台を形
成し、 基板の前記薄層上および台に、基板に垂直に超電導材
料を蒸着して第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜め方向に超電導
材料を蒸着して、側壁から第１の間隔を除いて第２薄膜
層を形成し、 第１の薄膜層上および第２薄膜層上に、側壁に近づく
斜め方向に超電導材料を蒸着して第２薄膜層の端部から
側壁に向かって第１の間隔より小さい第２の間隔を除い
て第３薄膜層を形成し、第１薄膜層が露出した薄膜領域
を形成してジョセフソン領域とすることを特徴とするジ
ョセフソン素子である。
また本発明は、前記薄膜領域と薄膜領域との近傍の上
とに、常電導金属から成る被覆層を形成することを特徴
とする。
とに、常電導金属から成る被覆層を形成することを特徴
とする。
また本発明は、前記超電導材料がニオブであることを
特徴とする。
特徴とする。
また本発明は、前記常電導金属がクロム、タンタルま
たは鉛であることを特徴とする。
たは鉛であることを特徴とする。
作 用 請求項１に記載の本発明に従えば、常電導材料から成
る薄層を有する基板の前記薄層上に形成された長方形の
台の側壁に近接して、超電導材料で構成され、第１薄膜
層が露出した薄膜領域が細長く形成され、ジョセフソン
接合を得ているので、清浄な前記薄層の上に薄膜領域が
形成されることになり、ジョセフソン効果の特性が確実
に達成される。しかも前記薄層の薄膜領域への近接効果
によって、その薄膜領域のジョセフソン接合を達成する
理論的な厚みが薄くなり、したがってインダクタンスＬ
を小さくすることができ、磁束感度の向上を図ることが
できる。しかもこのような近接効果によって薄膜領域の
理論上の厚みを薄くすることができるので、成膜時に
は、その超電導材料から成る第１薄膜層を比較的厚くす
ることが可能になり、したがってそのような超電導材料
から成る薄膜領域の製造が容易である。
る薄層を有する基板の前記薄層上に形成された長方形の
台の側壁に近接して、超電導材料で構成され、第１薄膜
層が露出した薄膜領域が細長く形成され、ジョセフソン
接合を得ているので、清浄な前記薄層の上に薄膜領域が
形成されることになり、ジョセフソン効果の特性が確実
に達成される。しかも前記薄層の薄膜領域への近接効果
によって、その薄膜領域のジョセフソン接合を達成する
理論的な厚みが薄くなり、したがってインダクタンスＬ
を小さくすることができ、磁束感度の向上を図ることが
できる。しかもこのような近接効果によって薄膜領域の
理論上の厚みを薄くすることができるので、成膜時に
は、その超電導材料から成る第１薄膜層を比較的厚くす
ることが可能になり、したがってそのような超電導材料
から成る薄膜領域の製造が容易である。
また請求項２に記載の本発明に従えば、基板の前記薄
層上に側壁がくるように台が形成され、第１薄膜層は基
板に垂直に、第２薄膜層は側壁から遠去かる斜め方向
に、第３薄膜層は側壁に近づく斜め方向にそれぞれ超電
導材料を蒸着する。これによって、第１薄膜層は基板の
前記薄層上全面に形成され、第２薄膜層は側壁から第１
の間隔を除いて、第３薄膜層は第２薄膜層の端部から側
壁に向かって第２の間隔を除いて形成され、基板の前記
薄層上に第１薄膜層が露出した薄膜領域が容易に形成さ
れる。
層上に側壁がくるように台が形成され、第１薄膜層は基
板に垂直に、第２薄膜層は側壁から遠去かる斜め方向
に、第３薄膜層は側壁に近づく斜め方向にそれぞれ超電
導材料を蒸着する。これによって、第１薄膜層は基板の
前記薄層上全面に形成され、第２薄膜層は側壁から第１
の間隔を除いて、第３薄膜層は第２薄膜層の端部から側
壁に向かって第２の間隔を除いて形成され、基板の前記
薄層上に第１薄膜層が露出した薄膜領域が容易に形成さ
れる。
また請求項３に記載の本発明に従えば、ジョセフソン
接合領域の上にさらに、常電導材料から成る被覆層を形
成することによって、そのジョセフソン接合領域を外気
から遮断して保護することができ、しかも近接効果によ
るジョセフソン接合領域の理論上の厚みを薄く制御する
ことができるようになる。
接合領域の上にさらに、常電導材料から成る被覆層を形
成することによって、そのジョセフソン接合領域を外気
から遮断して保護することができ、しかも近接効果によ
るジョセフソン接合領域の理論上の厚みを薄く制御する
ことができるようになる。
また請求項４および５に記載の本発明に従えば、超電
導材料としてはニオブ（Nb）が好ましく、基板上に形成
される常電導材料およびジョセフソン接合領域の上に形
成される被覆層の常電導材料としては、たとえばクロム
（Cr）またはタンタル（Ta）などであってもよく、さら
にまたジョセフソン接合領域を形成する前記超電導材料
よりも臨界温度が低い超電導材料、たとえば鉛（Pb）で
あってもよく、このようなジョセフソン接合領域の超電
導材料よりも臨界温度が低い超電導材料もまた、前記常
電導材料の概念に含む。
導材料としてはニオブ（Nb）が好ましく、基板上に形成
される常電導材料およびジョセフソン接合領域の上に形
成される被覆層の常電導材料としては、たとえばクロム
（Cr）またはタンタル（Ta）などであってもよく、さら
にまたジョセフソン接合領域を形成する前記超電導材料
よりも臨界温度が低い超電導材料、たとえば鉛（Pb）で
あってもよく、このようなジョセフソン接合領域の超電
導材料よりも臨界温度が低い超電導材料もまた、前記常
電導材料の概念に含む。
実施例 第１図は本発明の一実施例の超電導量子干渉素子の一
部の断面図であり、第２図はその製造手順を示す断面図
である。第２図（１）に示される基板１は、たとえば石
英、サフアイア、Siなどの半導体などの材料から成る。
この基板１の上に、常電導材料からなる薄層（以下、第
１層という）12が形成される。この第１層12を構成する
常電導材料としてはCrまたはTaなどであつてもよく、ま
た後述の薄膜領域であるジヨセフソン接合領域4aを形成
する第２層４の臨界温度未満の低い臨界温度を有する超
電導材料、たとえばPbなどであつてもよい。この第１層
12の厚みd0は、たとえば100〜200Åである。
部の断面図であり、第２図はその製造手順を示す断面図
である。第２図（１）に示される基板１は、たとえば石
英、サフアイア、Siなどの半導体などの材料から成る。
この基板１の上に、常電導材料からなる薄層（以下、第
１層という）12が形成される。この第１層12を構成する
常電導材料としてはCrまたはTaなどであつてもよく、ま
た後述の薄膜領域であるジヨセフソン接合領域4aを形成
する第２層４の臨界温度未満の低い臨界温度を有する超
電導材料、たとえばPbなどであつてもよい。この第１層
12の厚みd0は、たとえば100〜200Åである。
次に第２図（２）に示されるように第１層12の上全面
にわたって後述の台2aとなる薄層２を形成する。この薄
層２は、常電導材料、たとえばCrまたはTaなどの金属で
あつてもよく、あるいはまた金属以外の材料であつても
よく、さらにまた超電導材料、たとえばNbなどであつて
もよい。この薄層２の厚みd1は、たとえば100〜200Åで
ある。この薄層２を形成した後に、第２図（３）に示さ
れるようにその薄層２をエツチングなどの手法によつて
細長いステツプ状に加工して台2aを形成する。台2aの平
面は第２図（４）で示されており、その長さl1はたとえ
ば１〜５μｍである。
にわたって後述の台2aとなる薄層２を形成する。この薄
層２は、常電導材料、たとえばCrまたはTaなどの金属で
あつてもよく、あるいはまた金属以外の材料であつても
よく、さらにまた超電導材料、たとえばNbなどであつて
もよい。この薄層２の厚みd1は、たとえば100〜200Åで
ある。この薄層２を形成した後に、第２図（３）に示さ
れるようにその薄層２をエツチングなどの手法によつて
細長いステツプ状に加工して台2aを形成する。台2aの平
面は第２図（４）で示されており、その長さl1はたとえ
ば１〜５μｍである。
次に第２図（５）で示されるように矢符３の方向に蒸
着によって第１薄膜層（以下、第２層という）４を形成
する。この方向３は基板１、したがつて第１層12の表面
に垂直である。第２層４は超電導材料、たとえばNbであ
り、その厚みd2はたとえば300〜500Åであつて、比較的
厚くてもよい。
着によって第１薄膜層（以下、第２層という）４を形成
する。この方向３は基板１、したがつて第１層12の表面
に垂直である。第２層４は超電導材料、たとえばNbであ
り、その厚みd2はたとえば300〜500Åであつて、比較的
厚くてもよい。
その後、第２図（６）で示されるように矢符６の方向
から第２薄膜層（以下、第３層という）５を蒸着して第
２層上に台の側壁から第１の間隔を除いて形成する。こ
の第３層５は超電導材料Nbから成る。矢符６の第１層４
の表面と成す角度θ１は、たとえば25〜70度、好ましく
は25〜50度である。この第３層５の厚みd3はたとえば10
00Åである。
から第２薄膜層（以下、第３層という）５を蒸着して第
２層上に台の側壁から第１の間隔を除いて形成する。こ
の第３層５は超電導材料Nbから成る。矢符６の第１層４
の表面と成す角度θ１は、たとえば25〜70度、好ましく
は25〜50度である。この第３層５の厚みd3はたとえば10
00Åである。
その後、第２図（７）に示されるように、矢符７で示
される方向で蒸着を行って第３薄膜層（以下、第４層と
いう）８を、第３層５の端部から側壁の方向に、前記第
１の間隔より小さい第２の間隔を除いて、第２層４およ
び第３層５の上に形成する。この第４層８は超電導材料
Nbから成り、その厚みd4はたとえば500Åである。厚みd
3＋d4は、200〜2000Åに選ばれる。矢符７の第１層４の
表面と成す角度θ２は25〜70度、好ましくは25〜50度で
ある。このようにして第２図（６）および第２図（７）
に示されるように相互に逆方向6,7から、いわば斜め蒸
着法で第３層５および第４層８を形成することによつ
て、第１層４の薄膜領域4aが部分的に露出し、ここにジ
ヨセフソン接合が得られる。
される方向で蒸着を行って第３薄膜層（以下、第４層と
いう）８を、第３層５の端部から側壁の方向に、前記第
１の間隔より小さい第２の間隔を除いて、第２層４およ
び第３層５の上に形成する。この第４層８は超電導材料
Nbから成り、その厚みd4はたとえば500Åである。厚みd
3＋d4は、200〜2000Åに選ばれる。矢符７の第１層４の
表面と成す角度θ２は25〜70度、好ましくは25〜50度で
ある。このようにして第２図（６）および第２図（７）
に示されるように相互に逆方向6,7から、いわば斜め蒸
着法で第３層５および第４層８を形成することによつ
て、第１層４の薄膜領域4aが部分的に露出し、ここにジ
ヨセフソン接合が得られる。
最後に第２図（８）で示されるように、スパツタによ
って被覆層（以下、第５層という）13をジョセフソン接
合領域4aの表面、ならびに第３および第４層5,8上に全
面にわたつて形成する。この第５層13の厚みd5はたとえ
ば100〜200Åであり、第１層12と同様な材料である。す
なわちCrまたはTaなどの常電導材料、または第２層４の
超電導材料の臨界温度未満の低い臨界温度を有する超電
導材料から成る。こうして第２図（８）で示される構
成、すなわち第１図に示される構成が得られる。
って被覆層（以下、第５層という）13をジョセフソン接
合領域4aの表面、ならびに第３および第４層5,8上に全
面にわたつて形成する。この第５層13の厚みd5はたとえ
ば100〜200Åであり、第１層12と同様な材料である。す
なわちCrまたはTaなどの常電導材料、または第２層４の
超電導材料の臨界温度未満の低い臨界温度を有する超電
導材料から成る。こうして第２図（８）で示される構
成、すなわち第１図に示される構成が得られる。
第２図（６）および第２図（７）で示される２方向6,
7からの斜め蒸着法を行うことによつて、ジヨセフソン
接合領域4aの幅W1（第２図（７）参照）を、たとえば１
μｍ未満に高精度で構成することが可能である。また第
２図（３）および第２図（４）に示されるように台2aの
長さl1によつて、その長さl1と同一長のジヨセフソン接
合領域4aを高精度に作製することができる。このように
して、ジヨセフソン領域4aの幅W1および長さl1を容易な
製造手順で高精度に制御して作製することが可能とな
る。斜め蒸着法における矢符6,7の角度θ1,θ２を変化
することによつて、幅W1を希望する値に定めることがで
きる。すなわち、斜め蒸着法は、基板１に対する蒸着方
向6,7の角度θ1,θ２を容易に任意に変えることができ
るため、SQUID素子の最適の形状の調整が容易になる。
つまりSQUID素子のジヨセフソン接合領域4aの長さl1や
幅W1を正確に形成するための制御性に優れているため、
加工性が改善される。
7からの斜め蒸着法を行うことによつて、ジヨセフソン
接合領域4aの幅W1（第２図（７）参照）を、たとえば１
μｍ未満に高精度で構成することが可能である。また第
２図（３）および第２図（４）に示されるように台2aの
長さl1によつて、その長さl1と同一長のジヨセフソン接
合領域4aを高精度に作製することができる。このように
して、ジヨセフソン領域4aの幅W1および長さl1を容易な
製造手順で高精度に制御して作製することが可能とな
る。斜め蒸着法における矢符6,7の角度θ1,θ２を変化
することによつて、幅W1を希望する値に定めることがで
きる。すなわち、斜め蒸着法は、基板１に対する蒸着方
向6,7の角度θ1,θ２を容易に任意に変えることができ
るため、SQUID素子の最適の形状の調整が容易になる。
つまりSQUID素子のジヨセフソン接合領域4aの長さl1や
幅W1を正確に形成するための制御性に優れているため、
加工性が改善される。
ジョセフソン接合領域4aは、超電導材料で構成された
第２層４を、常電導材料で構成された第１層12と第５層
13とでサンドイッチ構造とした３層構造となっており、
本発明はこのような構成を有するジョセフソン素子を上
述の斜め蒸着法を用いて容易に製造できるという優れた
利点がある。すなわちこのジヨセフソン素子では、斜め
蒸着法の良さを引き出すことに適した構成を提供する。
第２層４を、常電導材料で構成された第１層12と第５層
13とでサンドイッチ構造とした３層構造となっており、
本発明はこのような構成を有するジョセフソン素子を上
述の斜め蒸着法を用いて容易に製造できるという優れた
利点がある。すなわちこのジヨセフソン素子では、斜め
蒸着法の良さを引き出すことに適した構成を提供する。
第３図は、第１図および第２図に示される超電導量子
干渉素子の特性を示すグラフである。超電導の状態で流
すことができる最大電流、すなわち臨界電流I1を小さく
するには、ジヨセフソン接合領域4aを薄くする必要があ
るけれども、その厚みも薄くすると、汚損状況によつて
悪影響を受け易く、またそのような薄い第２層４を形成
することが困難である。上述の実施例では、第２層４を
比較的厚く形成し、この第２層４を第１層12と第５層13
とによつてサンドイツチ構造としたので、その近接効果
によつて、ジヨセフソン接合領域4aの見かけ上の厚みが
厚くても、理論上の厚みを充分に薄くすることができ、
これによつて臨界電流I1が大きくならず、SQUID素子の
インダクタンスを小さくすることができる。
干渉素子の特性を示すグラフである。超電導の状態で流
すことができる最大電流、すなわち臨界電流I1を小さく
するには、ジヨセフソン接合領域4aを薄くする必要があ
るけれども、その厚みも薄くすると、汚損状況によつて
悪影響を受け易く、またそのような薄い第２層４を形成
することが困難である。上述の実施例では、第２層４を
比較的厚く形成し、この第２層４を第１層12と第５層13
とによつてサンドイツチ構造としたので、その近接効果
によつて、ジヨセフソン接合領域4aの見かけ上の厚みが
厚くても、理論上の厚みを充分に薄くすることができ、
これによつて臨界電流I1が大きくならず、SQUID素子の
インダクタンスを小さくすることができる。
第４図は、本件発明者の実験結果を示すグラフであ
る。第４図のライン15は、第１図および第２図で示され
るSQUID素子の特性を示す。ライン16は、第５層13が省
略された本発明の他の実施例の特性を示しており、ジヨ
セフソン接合領域4aは第１層12の上に形成されている。
ライン17は、比較のために示したものであつて、基板１
上に直接にジヨセフソン領域4aが形成され、第１層12お
よび第５層13が省略される。臨界電流I1は一般的には、
10〜120μＡであることが望ましく、このような比較的
小さい臨界電流I1を得るために、本発明に従う構成で
は、ライン15,16で示されるように、そのジヨセフソン
領域4aの厚みd2が大きく変化しても、臨界電流I1の変化
の割合が小さいことが理解される。したがつて本件実施
例によれば、SQUID素子の臨界電流I1の大きさを小さく
する制御が容易になる。
る。第４図のライン15は、第１図および第２図で示され
るSQUID素子の特性を示す。ライン16は、第５層13が省
略された本発明の他の実施例の特性を示しており、ジヨ
セフソン接合領域4aは第１層12の上に形成されている。
ライン17は、比較のために示したものであつて、基板１
上に直接にジヨセフソン領域4aが形成され、第１層12お
よび第５層13が省略される。臨界電流I1は一般的には、
10〜120μＡであることが望ましく、このような比較的
小さい臨界電流I1を得るために、本発明に従う構成で
は、ライン15,16で示されるように、そのジヨセフソン
領域4aの厚みd2が大きく変化しても、臨界電流I1の変化
の割合が小さいことが理解される。したがつて本件実施
例によれば、SQUID素子の臨界電流I1の大きさを小さく
する制御が容易になる。
本発明の他の実施例として、第５層13は省略されても
よい。
よい。
本件発明者の実験によれば、第１層12および第５層13
はTaおよびCrを用い、第２、第３および第４層4,5,8は
純度99.9％のNbを用い、第１層12と第５層13の厚みd0,d
5を100Åとし、ジヨセフソン領域4aを形成する第２層４
の厚みを100Åとし、蒸着の角度θ1,θ２を25〜50度に
選んだとき、10〜100μＡの好ましい臨界電流I1を得るS
QUID素子の製造時の歩留りは、このような第１および第
５層12,13が存在しない先行技術に比べて、５倍以上に
向上したことが確認された。臨界電流I1が100μＡであ
るとき、その出力電圧は10μＶ程度である。
はTaおよびCrを用い、第２、第３および第４層4,5,8は
純度99.9％のNbを用い、第１層12と第５層13の厚みd0,d
5を100Åとし、ジヨセフソン領域4aを形成する第２層４
の厚みを100Åとし、蒸着の角度θ1,θ２を25〜50度に
選んだとき、10〜100μＡの好ましい臨界電流I1を得るS
QUID素子の製造時の歩留りは、このような第１および第
５層12,13が存在しない先行技術に比べて、５倍以上に
向上したことが確認された。臨界電流I1が100μＡであ
るとき、その出力電圧は10μＶ程度である。
第１層12、第２層４および第５層13の厚みd0,d1,d5を
200Åとし、その他の条件を前述と同様としたときもま
た前述の歩留りは良好に維持されることが確認された。
このとき、第５図に示されるように、臨界電流I1は120
μＡであり、その出力電圧は９μＶである。
200Åとし、その他の条件を前述と同様としたときもま
た前述の歩留りは良好に維持されることが確認された。
このとき、第５図に示されるように、臨界電流I1は120
μＡであり、その出力電圧は９μＶである。
本発明は、超電導量子干渉素子だけでなくその他の構
成を有するジヨセフソン素子に関連して広く実施するこ
とができる。
成を有するジヨセフソン素子に関連して広く実施するこ
とができる。
発明の効果 以上のように請求項１に記載の本発明によれば、常電
導材料から成る薄層を有する基板の前記薄層上に形成さ
れた長方形の台の側壁に近接して、超電導材料で構成さ
れた第１薄膜層が露出した薄膜領域が細長く形成されて
ジョセフソン接合を得ているので、前記薄層の薄膜領域
への近接効果によって薄膜領域の理論的な厚みを見かけ
上の厚みよりも薄くすることができ、ジョセフソン効果
の特性を良好にして高感度とすることができる。しかも
ジョセフソン接合領域を形成する薄膜領域が比較的厚く
てもよいので製造が容易となる。
導材料から成る薄層を有する基板の前記薄層上に形成さ
れた長方形の台の側壁に近接して、超電導材料で構成さ
れた第１薄膜層が露出した薄膜領域が細長く形成されて
ジョセフソン接合を得ているので、前記薄層の薄膜領域
への近接効果によって薄膜領域の理論的な厚みを見かけ
上の厚みよりも薄くすることができ、ジョセフソン効果
の特性を良好にして高感度とすることができる。しかも
ジョセフソン接合領域を形成する薄膜領域が比較的厚く
てもよいので製造が容易となる。
また請求項２に記載の本発明によれば、基板の前記薄
層上に側壁がくるように台が形成され、第１薄膜層は基
板に垂直に、第２薄膜層は側壁から遠去かる斜め方向
に、第３薄膜層は側壁に近づく斜め方向にそれぞれ超電
導材料を蒸着する。これによって、第１薄膜層は基板の
前記薄層上全面に形成され、第２薄膜層は側壁から第１
の間隔を除いて、第３薄膜層は第２薄膜層の端部から側
壁に向かって第２の間隔を除いて形成され、基板の前記
薄層上に第２薄膜層と第３薄膜層に覆われない薄膜領域
が容易に形成される。
層上に側壁がくるように台が形成され、第１薄膜層は基
板に垂直に、第２薄膜層は側壁から遠去かる斜め方向
に、第３薄膜層は側壁に近づく斜め方向にそれぞれ超電
導材料を蒸着する。これによって、第１薄膜層は基板の
前記薄層上全面に形成され、第２薄膜層は側壁から第１
の間隔を除いて、第３薄膜層は第２薄膜層の端部から側
壁に向かって第２の間隔を除いて形成され、基板の前記
薄層上に第２薄膜層と第３薄膜層に覆われない薄膜領域
が容易に形成される。
また請求項３に記載の本発明によれば、ジョセフソン
接合領域の上に、さらに常電導材料から成る被覆層を形
成するので、ジョセフソン接合領域を外気から遮断して
保護することができ、しかも近接効果によるジョセフソ
ン領域の理論上の厚みをさらに薄くできる。
接合領域の上に、さらに常電導材料から成る被覆層を形
成するので、ジョセフソン接合領域を外気から遮断して
保護することができ、しかも近接効果によるジョセフソ
ン領域の理論上の厚みをさらに薄くできる。
第１図は本発明の一実施例の断面図、第２図は第１図に
示される超電導量子干渉素子の製造手順を示す図、第３
図は超電導量子干渉素子の特性を示す図、第４図は本件
発明者の実験結果を示すジヨセフソン領域4aの厚みd1と
臨界電流I1との関係を示すグラフ、第５図は第１層12、
第２層４および第５層13の厚みd0,d1,d5を200Åとした
ときの本件発明者の実験結果による磁界電流を示すグラ
フである。 １……基板、２……薄層、2a……台、４……第２層、５
……第３層、８……第４層、12……第１層、13……第５
層
示される超電導量子干渉素子の製造手順を示す図、第３
図は超電導量子干渉素子の特性を示す図、第４図は本件
発明者の実験結果を示すジヨセフソン領域4aの厚みd1と
臨界電流I1との関係を示すグラフ、第５図は第１層12、
第２層４および第５層13の厚みd0,d1,d5を200Åとした
ときの本件発明者の実験結果による磁界電流を示すグラ
フである。 １……基板、２……薄層、2a……台、４……第２層、５
……第３層、８……第４層、12……第１層、13……第５
層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤田 智 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (72)発明者 和田 昌夫 大阪府大阪市中央区平野町４丁目１番２ 号 大阪瓦斯株式会社内 (56)参考文献 特開 昭54−69973（ＪＰ，Ａ) 特開 昭63−245972（ＪＰ，Ａ) 特開 昭62−248272（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 39/22 ZAA H01L 39/24 ZAA H01L 39/00 ZAA
Claims (5)
- 【請求項１】表面に常電導材料から成る薄層を有する基
板と、 基板の前記薄層上に形成され、基板の前記薄層上に側壁
を有する長方形の台と、 超電導材料で構成され、側壁に近接して基板の前記薄層
上に形成される薄膜領域であって、 基板の前記薄層上に形成される第１薄膜層と、 側壁から第１の間隔を除いて、第１薄膜層上に形成され
る第２薄膜層と、 第２薄膜層の端部から側壁に向かって、第１の間隔より
小さい第２の間隔を除いて第１薄膜層上および第２薄膜
層上に形成される第３の薄膜層とを有し、第２薄膜層お
よび第３薄膜層で覆われていない薄膜領域を形成してジ
ョセフソン接合領域とすることを特徴とするジョセフソ
ン素子。 - 【請求項２】表面に常電導材料から成る薄層を有する基
板の前記薄層上に側壁がくるように長方形の台を形成
し、 基板の前記薄層上および台に、基板に垂直に超電導材料
を蒸着して第１薄膜層を形成し、 第１薄膜層上に、側壁から遠去かる斜め方向に超電導材
料を蒸着して、側壁から第１の間隔を除いて第２薄膜層
を形成し、 第１の薄膜層上および第２薄膜層上に、側壁に近づく斜
め方向に超電導材料を蒸着して第２薄膜層の端部から側
壁に向かって第１の間隔より小さい第２の間隔を除いて
第３薄膜層を形成し、第１薄膜層が露出した薄膜領域を
形成してジョセフソン領域とすることを特徴とするジョ
セフソン素子。 - 【請求項３】前記薄膜領域と薄膜領域との近傍の上と
に、常電導金属から成る被覆層を形成することを特徴と
する請求項１または２記載のジョセフソン素子。 - 【請求項４】前記超電導材料がニオブであることを特徴
とする請求項１〜３のいずれかに記載のジョセフソン素
子。 - 【請求項５】前記常電導金属がクロム、タンタルまたは
鉛であることを特徴とする請求項１〜３のいずれかに記
載のジョセフソン素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144072A JP3084044B2 (ja) | 1990-05-31 | 1990-05-31 | ジヨセフソン素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02144072A JP3084044B2 (ja) | 1990-05-31 | 1990-05-31 | ジヨセフソン素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0437073A JPH0437073A (ja) | 1992-02-07 |
| JP3084044B2 true JP3084044B2 (ja) | 2000-09-04 |
Family
ID=15353633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02144072A Expired - Fee Related JP3084044B2 (ja) | 1990-05-31 | 1990-05-31 | ジヨセフソン素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084044B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002266072A (ja) * | 2001-03-09 | 2002-09-18 | Sumitomo Electric Ind Ltd | 積層膜および成膜方法 |
-
1990
- 1990-05-31 JP JP02144072A patent/JP3084044B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0437073A (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6117690A (en) | Method of making thin, horizontal-plane hall sensors for read-heads in magnetic recording | |
| US5313074A (en) | Josephson device formed over a recess step with protective layer | |
| JP3084044B2 (ja) | ジヨセフソン素子 | |
| RU2599904C1 (ru) | СПОСОБ ИЗГОТОВЛЕНИЯ УСТРОЙСТВА С СУБМИКРОННЫМ ДЖОЗЕФСОНОВСКИМ π-КОНТАКТОМ | |
| JP3084043B2 (ja) | 超電導を用いる素子 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JPS5916430B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPH02205784A (ja) | 超電導磁気抵抗素子 | |
| JPS592390B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS592391B2 (ja) | ジヨセフソン接合素子とその製造方法 | |
| JPS59147473A (ja) | ジヨセフソン接合素子 | |
| JPH01307281A (ja) | ジョセフソン・ブリッジ素子 | |
| JPH08186300A (ja) | 酸化物ｓｑｕｉｄ用ピックアップコイル | |
| JPH0210880A (ja) | ジョセフソン・ブリッジ素子 | |
| JPH0652681B2 (ja) | 超伝導回路用抵抗体の製造方法 | |
| JPS6279682A (ja) | マイクロシヨ−トを設けてなるジヨゼフソンブリツジ素子 | |
| JPH04167478A (ja) | 超伝導磁気抵抗素子 | |
| JPH0675100B2 (ja) | Ｓｑｕｉｄ素子 | |
| KR20030082289A (ko) | 초전도 조셉슨 접합 소자 및 그의 제조 방법 | |
| JPH0349270A (ja) | 高Ｔｃ酸化物超伝導体ジヨセフソン三端子デバイスおよびその製造方法 | |
| JPS5810877A (ja) | ジヨセフソンマイクロブリツジ | |
| JPS62279686A (ja) | 磁気抵抗効果素子 | |
| JPH03165080A (ja) | 粒界ジョセフソン接合の製造方法 | |
| JPS58206180A (ja) | 磁気抵抗装置 | |
| JPH0194681A (ja) | 超電導カップリング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |