JPH0682610B2 - 半導体装置の製造法 - Google Patents
半導体装置の製造法Info
- Publication number
- JPH0682610B2 JPH0682610B2 JP62005067A JP506787A JPH0682610B2 JP H0682610 B2 JPH0682610 B2 JP H0682610B2 JP 62005067 A JP62005067 A JP 62005067A JP 506787 A JP506787 A JP 506787A JP H0682610 B2 JPH0682610 B2 JP H0682610B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- incident angle
- molecular beam
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、真空中蒸着法を用いた半導体装置の製造法に
係り、特に被覆付きや２重構造の埋め込み電極を有する
半導体装置の製造方法として有用なものである。
係り、特に被覆付きや２重構造の埋め込み電極を有する
半導体装置の製造方法として有用なものである。
従来は、半導体基板中に被覆付きや２重構造の埋め込み
電極を形成するさいには、多くの工程が必要であった。
第１図は、半導体基板１中に絶縁被覆６と埋め込み電極
４を形成する工程の従来例である。この例においては、
半導体基板１上に下部絶縁膜２及び金属膜３を順次蒸着
して形成し（第１図（ａ））、周知のフォトエッチング
法を用いて前述の絶縁膜２及び金属膜３を所望の形状に
加工し埋め込み電極４を形成する。次いで、上から上部
絶縁膜５を蒸着し（第１図（ｃ））、再びフォトエッチ
ング法を用いて絶縁被覆を所望形状に形成する（第１図
（ｄ））。さらに上から半導体層７を蒸着して電極４を
埋め込んでいる（第１図（ｅ））。
電極を形成するさいには、多くの工程が必要であった。
第１図は、半導体基板１中に絶縁被覆６と埋め込み電極
４を形成する工程の従来例である。この例においては、
半導体基板１上に下部絶縁膜２及び金属膜３を順次蒸着
して形成し（第１図（ａ））、周知のフォトエッチング
法を用いて前述の絶縁膜２及び金属膜３を所望の形状に
加工し埋め込み電極４を形成する。次いで、上から上部
絶縁膜５を蒸着し（第１図（ｃ））、再びフォトエッチ
ング法を用いて絶縁被覆を所望形状に形成する（第１図
（ｄ））。さらに上から半導体層７を蒸着して電極４を
埋め込んでいる（第１図（ｅ））。
上記従来技術による埋め込み電極の製造法では、製造工
程が多く生産性が悪い。また、蒸着の工程と次の蒸着の
工程との間にエッチングの工程が２回入っており、その
度に真空装置からとり出してホト・エッチングをするた
め、汚染され易いという欠点がある。
程が多く生産性が悪い。また、蒸着の工程と次の蒸着の
工程との間にエッチングの工程が２回入っており、その
度に真空装置からとり出してホト・エッチングをするた
め、汚染され易いという欠点がある。
そこで、本発明の目的は、被覆付き或いは多重構造の埋
め込み電極を有する新規な半導体装置およびその製造方
法を提供するにある。すなわち工程が簡便で、製造中に
おける装置の汚染が極めて少ない製造方法を提供する。
め込み電極を有する新規な半導体装置およびその製造方
法を提供するにある。すなわち工程が簡便で、製造中に
おける装置の汚染が極めて少ない製造方法を提供する。
上記目的を達成するために、本発明では、波状の起伏を
有する表面に分子線を入射すると、入射する方向によっ
て分子線の照射をうける表面領域が変わることを利用
し、表面の特定の部分に蒸着膜を形成する方法をとる。
有する表面に分子線を入射すると、入射する方向によっ
て分子線の照射をうける表面領域が変わることを利用
し、表面の特定の部分に蒸着膜を形成する方法をとる。
その結果、本発明の製造方法では、蒸着膜を適当な形状
に加工するために蒸着膜をホト・エッチングする必要が
なく、工程数が少なくてすむ。また本発明の製造方法で
は、真空装置内で連続的に工程を進めることができるた
めに汚染が少なくてすむ。
に加工するために蒸着膜をホト・エッチングする必要が
なく、工程数が少なくてすむ。また本発明の製造方法で
は、真空装置内で連続的に工程を進めることができるた
めに汚染が少なくてすむ。
以下、本発明を実施例を参照して説明する。
実施例 第２図（ａ）（ｂ）（ｃ）（ｄ）（ｅ）は、絶縁被覆付
きの埋め込み電極の形成に、本発明を適用した各工程を
示す断面図である。
きの埋め込み電極の形成に、本発明を適用した各工程を
示す断面図である。
（ａ）半導体基板１には、波状の凹凸がある。
（ｂ）入射角θで絶縁材料を蒸着し（20）、下部絶縁膜
２を形成する。
２を形成する。
（ｃ）入射角φで金属材料を蒸着し、埋め込み電極４を
作る。このときθ＜φなる関係にあるため、埋め込み電
極４は下部絶縁膜２上にのみ形成されている。
作る。このときθ＜φなる関係にあるため、埋め込み電
極４は下部絶縁膜２上にのみ形成されている。
（ｄ）入射角θ′で絶縁材料を蒸着し（20）、上部絶縁
膜５を形成する。このときφ＞θ′であるため、埋め込
み電極４は上部絶縁膜５に余すところなく覆われてい
る。このため、上部絶縁膜５と下部絶縁膜２は、埋め込
み電極４をとり囲み、絶縁被覆６を形成している。
膜５を形成する。このときφ＞θ′であるため、埋め込
み電極４は上部絶縁膜５に余すところなく覆われてい
る。このため、上部絶縁膜５と下部絶縁膜２は、埋め込
み電極４をとり囲み、絶縁被覆６を形成している。
（ｅ）半導体材料７を蒸着して（20）、電極を埋め込
む。
む。
本実施例においては、絶縁被覆付き埋め込み電極を４回
の蒸着のみで形成しており、（第１図（ｆ））、第１図
に示した従来例に比べて工程が少なくてすむという利点
がある。また、本実施例においては工程は全て真空容器
内で行なうために、容器外に出して、大気や水，化学薬
品等にさらすことがなく、それらによる汚染の可能性が
ないという利点がある。
の蒸着のみで形成しており、（第１図（ｆ））、第１図
に示した従来例に比べて工程が少なくてすむという利点
がある。また、本実施例においては工程は全て真空容器
内で行なうために、容器外に出して、大気や水，化学薬
品等にさらすことがなく、それらによる汚染の可能性が
ないという利点がある。
本実施例においては、第２図（ｅ）の最後の工程におい
て、電極埋め込み法として蒸着を用いたが、他の気相成
長法を用いても同様な効果が得られることは言うまでも
ない。又、本実施例においては、下部絶縁膜２と上部絶
縁膜５は同じ材料としたが、異なる絶縁材料を用いても
同様に上記の効果が得られる。さらに、本実施例におい
ては、埋め込み電極の被覆として絶縁材料を用いたが、
他の材料、例えば半絶縁性材料，半導体材料，金属材料
等を用いた場合にも同様に前記の効果がある。さらに、
本実施例においては、埋め込み電極として金属を用いた
が、電気伝導率を上げた半導体を用いた場合にも、同様
に前記の効果がある。さらに又、本実施例においては、
基板として半導体材料を用いたが、絶縁性材料，半絶縁
性材料，金属材料等を用いた場合にも同様に前記の効果
がある。
て、電極埋め込み法として蒸着を用いたが、他の気相成
長法を用いても同様な効果が得られることは言うまでも
ない。又、本実施例においては、下部絶縁膜２と上部絶
縁膜５は同じ材料としたが、異なる絶縁材料を用いても
同様に上記の効果が得られる。さらに、本実施例におい
ては、埋め込み電極の被覆として絶縁材料を用いたが、
他の材料、例えば半絶縁性材料，半導体材料，金属材料
等を用いた場合にも同様に前記の効果がある。さらに、
本実施例においては、埋め込み電極として金属を用いた
が、電気伝導率を上げた半導体を用いた場合にも、同様
に前記の効果がある。さらに又、本実施例においては、
基板として半導体材料を用いたが、絶縁性材料，半絶縁
性材料，金属材料等を用いた場合にも同様に前記の効果
がある。
さらにまた、前記実施例においては、基板１は直線部分
のない起伏をしていたが、他に例えば第３図（ａ），
（ｂ）に示されるような、三角波状，矩形波状でもよ
い。なお、前記実施例においては、起伏のついた基板に
直接電極形成を行なっていたが、例えば第４図のよう
に、電極形成する前に、起伏のついた基板40の全面に下
地層41を設けてもよい。また、前記実施例においては、
埋め込む構造は、電極と被覆の２重構造であるが、分子
線の種類を増やせば、３重あるいはそれ以上の多重構造
ができる。第５図にその１例を示す。第５図において、
51,52,53は３重層の各層を示す。
のない起伏をしていたが、他に例えば第３図（ａ），
（ｂ）に示されるような、三角波状，矩形波状でもよ
い。なお、前記実施例においては、起伏のついた基板に
直接電極形成を行なっていたが、例えば第４図のよう
に、電極形成する前に、起伏のついた基板40の全面に下
地層41を設けてもよい。また、前記実施例においては、
埋め込む構造は、電極と被覆の２重構造であるが、分子
線の種類を増やせば、３重あるいはそれ以上の多重構造
ができる。第５図にその１例を示す。第５図において、
51,52,53は３重層の各層を示す。
以上詳述したように、本発明によれば、２重３重あるい
はそれ以上の被覆構造の埋め込み電極を、少ない工程数
で、かつ汚染を低減して形成することができる。そのた
めより良好な特性の半導体装置をより簡便に製造できる
という効果がある。
はそれ以上の被覆構造の埋め込み電極を、少ない工程数
で、かつ汚染を低減して形成することができる。そのた
めより良好な特性の半導体装置をより簡便に製造できる
という効果がある。
第１図は従来の絶縁被覆付き埋め込み電極を形成するた
めの各工程の断面図、第２図は本発明の絶縁被覆付き埋
め込み電極を形成するための実施例の各工程を示す断面
図、第３図，第４図，第５図は本発明の他の実施例の断
面図である。 １……半導体基板、２……下部絶縁膜、３……金属膜、
４……埋め込み電極、５……上部絶縁膜、６……絶縁被
覆膜、20……分子線、40……基板、41……下地層、51…
…中心電極、52……第１被覆、53……第２被覆。
めの各工程の断面図、第２図は本発明の絶縁被覆付き埋
め込み電極を形成するための実施例の各工程を示す断面
図、第３図，第４図，第５図は本発明の他の実施例の断
面図である。 １……半導体基板、２……下部絶縁膜、３……金属膜、
４……埋め込み電極、５……上部絶縁膜、６……絶縁被
覆膜、20……分子線、40……基板、41……下地層、51…
…中心電極、52……第１被覆、53……第２被覆。
Claims (2)
- 【請求項１】周期的な波状の起伏を有し、該起伏の上面
が山状である基板上に、分子線蒸着法を用い、分子線に
対して該起伏の影ができる入射角θ１で第１の絶縁材料
からなる第１の膜を堆積する工程と、分子線蒸着法を用
いて入射角θ１よりも大きな入射角θ２で金属材料から
成る第２の膜を該第１の膜上に堆積する工程と、分子線
蒸着法を用い、入射角θ２よりも小さく、且つ、分子線
に対して該起伏の影ができる入射角θ３で第２の絶縁材
料から成る第３の膜を堆積し、該第２の膜を該第１およ
び第３の膜で被覆する工程と、その後、該基板上に半導
体材料から成る第４の膜を形成する工程とを含むことを
特徴とする半導体装置の製造法。 - 【請求項２】上記第１の絶縁材料と第２の絶縁材料は、
同一の材料であることを特徴とする特許請求の範囲第１
項に記載の半導体装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005067A JPH0682610B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62005067A JPH0682610B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63174310A JPS63174310A (ja) | 1988-07-18 |
| JPH0682610B2 true JPH0682610B2 (ja) | 1994-10-19 |
Family
ID=11601043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62005067A Expired - Lifetime JPH0682610B2 (ja) | 1987-01-14 | 1987-01-14 | 半導体装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682610B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5290358A (en) * | 1992-09-30 | 1994-03-01 | International Business Machines Corporation | Apparatus for directional low pressure chemical vapor deposition (DLPCVD) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537092A (en) * | 1978-09-05 | 1980-03-14 | Ibm | Mode switch for setting threshold value |
| JPS55153322A (en) * | 1979-05-18 | 1980-11-29 | Fujitsu Ltd | Molecular beam epitaxial growth |
| JPS5625015A (en) * | 1979-08-03 | 1981-03-10 | Mitsubishi Electric Corp | Temperature control device for air conditioner mounted on vehicle |
| JPH0682883B2 (ja) * | 1983-03-10 | 1994-10-19 | 日本電気株式会社 | 半導体レーザーの製造方法 |
-
1987
- 1987-01-14 JP JP62005067A patent/JPH0682610B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63174310A (ja) | 1988-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5171412A (en) | Material deposition method for integrated circuit manufacturing | |
| JPH08213462A (ja) | 半導体素子の配線層形成方法 | |
| US4499119A (en) | Method of manufacturing super-conductive tunnel junction devices with precise junction area control | |
| JPH0682610B2 (ja) | 半導体装置の製造法 | |
| US4418095A (en) | Method of making planarized Josephson junction devices | |
| JPH02172261A (ja) | 半導体装置の製造方法 | |
| JP3084045B2 (ja) | ジョセフソン素子 | |
| JPS62106623A (ja) | 半導体装置の製造方法 | |
| JPH02129925A (ja) | 配線の形成方法 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPH06104206A (ja) | 半導体装置の製造方法および製造装置 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| JPH05343514A (ja) | 第１材料層に狭い溝を形成する方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPS61117829A (ja) | コンタクト電極の形成方法 | |
| JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
| JPS5817689A (ja) | ジヨセフソン回路の製造方法 | |
| JPS62203350A (ja) | 導体パタ−ンの作製方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPS62165379A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS59224144A (ja) | 半導体装置の製造方法 | |
| JPS5986266A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61172327A (ja) | 導体膜の堆積方法 | |
| JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
| JPS5818982A (ja) | 蒸着薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |