JPS62165379A - ジヨセフソン接合素子の製造方法 - Google Patents
ジヨセフソン接合素子の製造方法Info
- Publication number
- JPS62165379A JPS62165379A JP61006258A JP625886A JPS62165379A JP S62165379 A JPS62165379 A JP S62165379A JP 61006258 A JP61006258 A JP 61006258A JP 625886 A JP625886 A JP 625886A JP S62165379 A JPS62165379 A JP S62165379A
- Authority
- JP
- Japan
- Prior art keywords
- superconductor electrode
- insulating layer
- layer
- etching
- superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はジョセフソン接合素子の製造方法に関し、さら
に詳しくは平坦化を施したジョセフソン接合素子の製造
方法に関する。
に詳しくは平坦化を施したジョセフソン接合素子の製造
方法に関する。
（従来の技術）
代表的な従来例として、アディスン・プルツク・ジョー
ンズとフランシス・ミルトン・アートマンが提案したｒ
ニオブ−絶縁体−ニオブのジョセフソンのトンネル接合
デバイスのその場製造の方法」公開特許公報昭５８−２
００５８６がある。この方法を第３図（ａ）〜（ｅ）の
素子断面図を用いて工程順に説明する。第３図（ａ）に
示すように、絶縁体基板３１」二にニオブ（Ｎｂ）でな
る第１の超伝導体電極３２、トンネル障壁層３３、Ｎｂ
でなる第２の超伝導体電極３４の３層膜を形成する。第
１の超伝導体電極３２および第２の超伝導体電極３４は
電子ビーム蒸着法やスパッタ法で被着する。トンネル障
壁層３３は蒸着、スパッタあるいは第１の超伝導体電極
３２の熱酸化などの手法によって形成する。上記３層膜
３２，３３．３４のパターニングはフォトリソグラフィ
技術により行なう。次に、第３図（ｂ）に示すように第
２の超伝導体電極３４上のトン体電極３２のごく一部ま
でエツチングする。引続き、第３図（ｄ）に示すように
、基板全面に蒸着やスパッタにより二酸化珪素（ＳｉＯ
２）、−酸化珪素（Ｓｉｎ）からなる絶縁体層３６を被
着する。エツチングマスク３５をリフＩ・オフした後、
第２の超伝導体電極３４をスパッタクリーニングし、第
１、第２の超伝導体電極３４．３４の場合と同様な成膜
法および加工法により第３の超伝導体電極３７を形成す
ると、第３図（ｅ）に示すような接合構造が得られる。
ンズとフランシス・ミルトン・アートマンが提案したｒ
ニオブ−絶縁体−ニオブのジョセフソンのトンネル接合
デバイスのその場製造の方法」公開特許公報昭５８−２
００５８６がある。この方法を第３図（ａ）〜（ｅ）の
素子断面図を用いて工程順に説明する。第３図（ａ）に
示すように、絶縁体基板３１」二にニオブ（Ｎｂ）でな
る第１の超伝導体電極３２、トンネル障壁層３３、Ｎｂ
でなる第２の超伝導体電極３４の３層膜を形成する。第
１の超伝導体電極３２および第２の超伝導体電極３４は
電子ビーム蒸着法やスパッタ法で被着する。トンネル障
壁層３３は蒸着、スパッタあるいは第１の超伝導体電極
３２の熱酸化などの手法によって形成する。上記３層膜
３２，３３．３４のパターニングはフォトリソグラフィ
技術により行なう。次に、第３図（ｂ）に示すように第
２の超伝導体電極３４上のトン体電極３２のごく一部ま
でエツチングする。引続き、第３図（ｄ）に示すように
、基板全面に蒸着やスパッタにより二酸化珪素（ＳｉＯ
２）、−酸化珪素（Ｓｉｎ）からなる絶縁体層３６を被
着する。エツチングマスク３５をリフＩ・オフした後、
第２の超伝導体電極３４をスパッタクリーニングし、第
１、第２の超伝導体電極３４．３４の場合と同様な成膜
法および加工法により第３の超伝導体電極３７を形成す
ると、第３図（ｅ）に示すような接合構造が得られる。
（発明が解決しようとする問題点）
この方法では、第３図（ｄ）に示した絶縁体層３６の被
着の工程で、基板に入射する絶縁体分子が角度分散（垂
直以外の入射成分）を持つために、エツチングマスク３
５およびこの」〕に成長する絶縁体層３６のシャドー効
果を受けて、第２の超伝導体電極３４の周辺に溝を形成
したり、絶縁体分子がエツチングマスク３５の側壁にも
被着してリフトオフ後に突起物を形成する。そのため、
第３図（ｅ）に示すように第１の超伝導体電極３２と第
３の超伝導体電極３７がショートしたり、第３の超伝導
体電極３７が不完全なステップカバレッジのために１折
線するという問題ジション法を用いるのが好ましいが、
この方法では絶縁体層３６の絶縁品質および材料の制約
を受ける。
着の工程で、基板に入射する絶縁体分子が角度分散（垂
直以外の入射成分）を持つために、エツチングマスク３
５およびこの」〕に成長する絶縁体層３６のシャドー効
果を受けて、第２の超伝導体電極３４の周辺に溝を形成
したり、絶縁体分子がエツチングマスク３５の側壁にも
被着してリフトオフ後に突起物を形成する。そのため、
第３図（ｅ）に示すように第１の超伝導体電極３２と第
３の超伝導体電極３７がショートしたり、第３の超伝導
体電極３７が不完全なステップカバレッジのために１折
線するという問題ジション法を用いるのが好ましいが、
この方法では絶縁体層３６の絶縁品質および材料の制約
を受ける。
本発明の目的は、このような従来の欠点を取り除いたジ
ョセフソン接合素子の製造方法を提供することにある。
ョセフソン接合素子の製造方法を提供することにある。
（問題点を解決するための手段）
本発明によれば、基板上に第１の超伝導体電極、トンネ
ル障壁層、第２の超伝導体電極を連続形成する工程、前
記第２の超伝導体電極上のトンネル障壁部となる箇所に
エツチングマスクを形成し、少なくとも前記第２の超伝
導体電極を完全にエツチング除去する工程、前記エツチ
ングマスクを剥離した後、絶縁体層、および粘性を有す
る有機物からなる補助層を連続被着する工程、アルゴン
（Ａｒ）と酸素（Ｏ２）の混合ガスを用いたイオンビー
ムエツチング法により、前期補助層と前記絶縁体層を両
者のエツチング速度を等しくする混合ガス比で前記第２
の超伝導体電極の表面までエツチング除去する工程、前
記第２の超伝導体電極と接触するように第３の超伝導体
電極を形成する工程を含むことを特徴とするジョセフソ
ン接合素子の製造方法が得られる。
ル障壁層、第２の超伝導体電極を連続形成する工程、前
記第２の超伝導体電極上のトンネル障壁部となる箇所に
エツチングマスクを形成し、少なくとも前記第２の超伝
導体電極を完全にエツチング除去する工程、前記エツチ
ングマスクを剥離した後、絶縁体層、および粘性を有す
る有機物からなる補助層を連続被着する工程、アルゴン
（Ａｒ）と酸素（Ｏ２）の混合ガスを用いたイオンビー
ムエツチング法により、前期補助層と前記絶縁体層を両
者のエツチング速度を等しくする混合ガス比で前記第２
の超伝導体電極の表面までエツチング除去する工程、前
記第２の超伝導体電極と接触するように第３の超伝導体
電極を形成する工程を含むことを特徴とするジョセフソ
ン接合素子の製造方法が得られる。
形状を維持したまま、第２の超伝導体電極表面が露出す
るまで補助層および絶縁体層の一部をエツチングして最
終的に機能する絶縁体層が形成される。そのため、従来
のリフトオフ技術で問題であった第２の超伝導体電極の
周辺の溝や側壁の突起物のない平滑化、平坦化された接
合領域を得ることができる。また、絶縁体層のデポジシ
ョン法を広範囲に選択できるため、高品質の絶縁体層が
形成できる。しかも、本発明におけるイオンビームエツ
チング法では、基板が直接プラズマ放電にさらされない
ため、基板全面に渡り均一で制御性に優れたエツチング
が可能である。特に本発明に係るジョセフソン接合素子
の構造では第２の超伝導体電極表面の頭出しを基板全面
で制御性良く行なう必要があるため、−上記エツチング
法は方法に比べ効果的である。
るまで補助層および絶縁体層の一部をエツチングして最
終的に機能する絶縁体層が形成される。そのため、従来
のリフトオフ技術で問題であった第２の超伝導体電極の
周辺の溝や側壁の突起物のない平滑化、平坦化された接
合領域を得ることができる。また、絶縁体層のデポジシ
ョン法を広範囲に選択できるため、高品質の絶縁体層が
形成できる。しかも、本発明におけるイオンビームエツ
チング法では、基板が直接プラズマ放電にさらされない
ため、基板全面に渡り均一で制御性に優れたエツチング
が可能である。特に本発明に係るジョセフソン接合素子
の構造では第２の超伝導体電極表面の頭出しを基板全面
で制御性良く行なう必要があるため、−上記エツチング
法は方法に比べ効果的である。
（実施例）
次に本発明の一実施例について第１図（ａ）〜（ｇ）の
素子断面図を使って説明する。
素子断面図を使って説明する。
まず、第１図（ａ）に示すように、絶縁体基板あるいは
表面に絶縁体層を有する基板１１上に第１の超伝導−夕
法により被着した膜厚３００ｎｍのＮｂ膜である。トン
ネル障壁層１３は、スパッタ法により被着した膜ロン−
１，４（ＣＦ４）をエツチングガスとする反応性スパッ
タエツチング法で行なう。次に、第１図（ｂ）に示すよ
うに第２の超伝導体電極１４上のトンネル障壁部となる
場所にエツチングマスク１５を形成した後、第１図（ｃ
）に示すように、ＣＦ４による反応性スパッタエツチン
グで第２の超伝導体電極１４を完全に除去し、接合領域
を規定する。次に、第１図（ｄ）に示すように、シラン
（ＳｉＨ４）と亜酸化窒素（Ｎ２０）をソースガスとす
るプラズマＣＶＤ法により基板全面に８ｉ０２膜を５０
０ｎｍ被着し、絶縁体層１６を形成する。引続き、絶縁
体層１６」二に膜厚１ｐｍのＡＺ１３５０Ｊをスピン塗
布し、窒素（Ｎ２）雰囲気中２００’Ｃ１３０分間熱処
理によりリフローし、第１図（ｅ）のような表面を平坦
化した補助層１７を形成する。次に、Ａｒと０２の混合
ガスを用いたイオンビームエツチング法により、補助層
１７と絶縁体層１６を両者のエツチング速度が等しくな
る混合ガス比で第２の超伝導体電極１４表面までエツチ
ング除去すると、第１図（Ｏに示すような表面が平坦化
された構造が得られる。ここで用いたイオンビームエツ
チング装置はビーム径８０ｎｍ○のカウフマン型イオン
銃を備えたものである。第２図に示したエツチング速度
と０２分圧との関係から明らして変化することはいうま
でもない。最後に、第２の超伝導体電極１４表面をＡｒ
でスパッタクリーニングした後、第１図（ｇ）に示すよ
うに、第２の超伝導体電極１４のバターニングと同様な
方法で５００ｎｍのＮｂ膜でなる第３の超伝導体電極１
８を形成する。本実施例では、基板１１に表面を熱酸化
５ｉ０２で被覆した３インチシリコンウェーハを用いた
が、第１図（Ｏのエツチングの工程で第２の超伝導体電
極１４の表面が露出するまでのエツチング時間にウェー
ハ内での有意な差は認められない。また、第２の超伝導
体電極１４の平坦化後に、従来のリフトオフ法で顕著で
あった第２の超伝導体電極１４周辺の溝や側壁の突起物
はなく、第１図（ｇ）に示したように第３の超伝導体電
極１８のステップカバレッジも良好である。
表面に絶縁体層を有する基板１１上に第１の超伝導−夕
法により被着した膜厚３００ｎｍのＮｂ膜である。トン
ネル障壁層１３は、スパッタ法により被着した膜ロン−
１，４（ＣＦ４）をエツチングガスとする反応性スパッ
タエツチング法で行なう。次に、第１図（ｂ）に示すよ
うに第２の超伝導体電極１４上のトンネル障壁部となる
場所にエツチングマスク１５を形成した後、第１図（ｃ
）に示すように、ＣＦ４による反応性スパッタエツチン
グで第２の超伝導体電極１４を完全に除去し、接合領域
を規定する。次に、第１図（ｄ）に示すように、シラン
（ＳｉＨ４）と亜酸化窒素（Ｎ２０）をソースガスとす
るプラズマＣＶＤ法により基板全面に８ｉ０２膜を５０
０ｎｍ被着し、絶縁体層１６を形成する。引続き、絶縁
体層１６」二に膜厚１ｐｍのＡＺ１３５０Ｊをスピン塗
布し、窒素（Ｎ２）雰囲気中２００’Ｃ１３０分間熱処
理によりリフローし、第１図（ｅ）のような表面を平坦
化した補助層１７を形成する。次に、Ａｒと０２の混合
ガスを用いたイオンビームエツチング法により、補助層
１７と絶縁体層１６を両者のエツチング速度が等しくな
る混合ガス比で第２の超伝導体電極１４表面までエツチ
ング除去すると、第１図（Ｏに示すような表面が平坦化
された構造が得られる。ここで用いたイオンビームエツ
チング装置はビーム径８０ｎｍ○のカウフマン型イオン
銃を備えたものである。第２図に示したエツチング速度
と０２分圧との関係から明らして変化することはいうま
でもない。最後に、第２の超伝導体電極１４表面をＡｒ
でスパッタクリーニングした後、第１図（ｇ）に示すよ
うに、第２の超伝導体電極１４のバターニングと同様な
方法で５００ｎｍのＮｂ膜でなる第３の超伝導体電極１
８を形成する。本実施例では、基板１１に表面を熱酸化
５ｉ０２で被覆した３インチシリコンウェーハを用いた
が、第１図（Ｏのエツチングの工程で第２の超伝導体電
極１４の表面が露出するまでのエツチング時間にウェー
ハ内での有意な差は認められない。また、第２の超伝導
体電極１４の平坦化後に、従来のリフトオフ法で顕著で
あった第２の超伝導体電極１４周辺の溝や側壁の突起物
はなく、第１図（ｇ）に示したように第３の超伝導体電
極１８のステップカバレッジも良好である。
本実施例では、第１、第２、第３の超伝導体電極として
Ｎｂスパッタ膜を用いたが、他の超伝導体材料、他の成
膜法でも同様の結果が得られる。トンネル障壁層にはＡ
Ｉ酸化膜以外に他の金属酸化膜、半導体膜、絶縁体膜な
ども適用できる。絶縁体層および補助層にはそれぞれ５
ｉ０２プラズマＣＶＤ膜、ＡＺｌ、３５０Ｊを用いたが
、本発明は何ら材料、成膜法に体層を備えたジョセフソ
ン接合素子を製造することができる。しかも、エッチバ
ックにイオンビームエツチング法を採用することにより
、ウェーハ内でのエツチングの均一性、および制御性が
改善され、ジョセフソン接合素子の製造が容易になる。
Ｎｂスパッタ膜を用いたが、他の超伝導体材料、他の成
膜法でも同様の結果が得られる。トンネル障壁層にはＡ
Ｉ酸化膜以外に他の金属酸化膜、半導体膜、絶縁体膜な
ども適用できる。絶縁体層および補助層にはそれぞれ５
ｉ０２プラズマＣＶＤ膜、ＡＺｌ、３５０Ｊを用いたが
、本発明は何ら材料、成膜法に体層を備えたジョセフソ
ン接合素子を製造することができる。しかも、エッチバ
ックにイオンビームエツチング法を採用することにより
、ウェーハ内でのエツチングの均一性、および制御性が
改善され、ジョセフソン接合素子の製造が容易になる。
第１図（ａ）〜（ｇ）は本発明のジョセフソン接合素子
の製造方法を工程順に示す断面図、第２図はイオンビー
ムエツチングにおけるエツチング速度と０２分圧の関係
を示すグラフ、第３図（ａ）〜（ｅ）は従来のジョセフ
ソン接合素子の製造方法を工程順に示す！断面図である
。 図において、１１．３１は基板、１２．３２は第１の超
伝導体電極、１３．３３はトンネル障壁層、１４．３４
は第２の超伝導体電極、１５．３５はエツチングマスク
、１６．３６は絶縁体層、１７は補助層、１８．３７は
第３の超伝導体電極である。 工業技１’ｊ院長
の製造方法を工程順に示す断面図、第２図はイオンビー
ムエツチングにおけるエツチング速度と０２分圧の関係
を示すグラフ、第３図（ａ）〜（ｅ）は従来のジョセフ
ソン接合素子の製造方法を工程順に示す！断面図である
。 図において、１１．３１は基板、１２．３２は第１の超
伝導体電極、１３．３３はトンネル障壁層、１４．３４
は第２の超伝導体電極、１５．３５はエツチングマスク
、１６．３６は絶縁体層、１７は補助層、１８．３７は
第３の超伝導体電極である。 工業技１’ｊ院長
Claims (1)
- 基板上に第１の超伝導体電極、トンネル障壁層、第２の
超伝導体電極を連続形成する工程、前記第２の超伝導体
電極上のトンネル障壁部となる箇所にエッチングマスク
を形成し、少なくとも前記第２の超伝導体電極を完全に
エッチング除去する工程、前記エッチングマスクを剥離
した後、絶縁体層、および粘性を有する有機物からなる
補助層を連続被着する工程、アルゴン（Ａｒ）と酸素（
Ｏ＿２）の混合ガスを用いたイオンビームエッチング法
により、前記補助層と前記絶縁体層を両者のエッチング
速度を等しくする混合ガス比で前記第２の超伝導体電極
の表面までエッチング除去する工程、前記第２の超伝導
体電極と接触するように第３の超伝導体電極を形成する
工程を含むことを特徴とするジョセフソン接合素子の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61006258A JPS62165379A (ja) | 1986-01-17 | 1986-01-17 | ジヨセフソン接合素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61006258A JPS62165379A (ja) | 1986-01-17 | 1986-01-17 | ジヨセフソン接合素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62165379A true JPS62165379A (ja) | 1987-07-21 |
Family
ID=11633447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61006258A Pending JPS62165379A (ja) | 1986-01-17 | 1986-01-17 | ジヨセフソン接合素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62165379A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203576A (ja) * | 1989-02-02 | 1990-08-13 | Agency Of Ind Science & Technol | ジョセフソン接合素子の形成方法 |
| JPH07263769A (ja) * | 1994-03-24 | 1995-10-13 | Agency Of Ind Science & Technol | ジョセフソン接合の作製方法及び装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060783A (ja) * | 1983-09-14 | 1985-04-08 | Nec Corp | 超伝導回路装置の製造方法 |
| JPS6146081A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
-
1986
- 1986-01-17 JP JP61006258A patent/JPS62165379A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6060783A (ja) * | 1983-09-14 | 1985-04-08 | Nec Corp | 超伝導回路装置の製造方法 |
| JPS6146081A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02203576A (ja) * | 1989-02-02 | 1990-08-13 | Agency Of Ind Science & Technol | ジョセフソン接合素子の形成方法 |
| JPH07263769A (ja) * | 1994-03-24 | 1995-10-13 | Agency Of Ind Science & Technol | ジョセフソン接合の作製方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62165379A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63233549A (ja) | 薄膜形成法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH0511432B2 (ja) | ||
| JPH02254741A (ja) | 多層配線の製法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 | |
| JPS5823929B2 (ja) | 半導体装置の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPH0481876B2 (ja) | ||
| JPS6235625A (ja) | 半導体装置の製造方法 | |
| JPS63192283A (ja) | 超伝導線路の形成方法 | |
| JPH02277238A (ja) | 薄膜の形成方法 | |
| JPH04115536A (ja) | 平坦化処理法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPS63283179A (ja) | ジョセフソン接合素子の製造方法 | |
| JP2774576B2 (ja) | 超伝導体装置及びその製造方法 | |
| JPS63205972A (ja) | 超伝導回路装置とその製造方法 | |
| JPH04287382A (ja) | 超電導薄膜パタンの形成方法 | |
| JPS60208874A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS63194376A (ja) | ジヨセフソン接合素子 | |
| JPS61111589A (ja) | トンネル型ジヨセフソン素子の製造方法 | |
| JPH03257921A (ja) | 半導体装置の製造方法 | |
| JPS6235648A (ja) | 多層配線の形成方法 | |
| JPH0691051B2 (ja) | 半導体素子の製造方法 |