JPH02203576A - ジョセフソン接合素子の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は極低温において動作するＮｂあるいはＮｂＮ系
から成るジョセフソン接合素子の形成方法に係り、特に
集積回路に適した接合パターンの形成方法に関する。

［従来の技術］ 従来のＮ　ｂ　／　Ａ　Ｑ　Ｏｘ　／　Ｎ　ｂ膜から成
るジョセフソン接合素子の形成方法としては、特開昭５
８−１７６９８３号公報に記載されているように、下部
電極、トンネル障壁層、上部電極を連続的に形成し、し
かる後にドライエツチング法によって所望の接合および
配線パターンを形成する方法が用いられて来た。この方
法によれば、パターンの形成工程が途中に介在すること
がないので高品質の接合が得られるために、リーク電流
の少ないジョセフソン接合が形成できるという特徴があ
った。

［発明が解決しようとする課題］ しかしながら、接合部の形成においてマイクロショート
や配線電極等が断線を起し易いという問題点があった。

第３図は従来のジョセフソン接合素子の形成工程を示し
たものである。まず、第３図（、）に示すように、基板
３１上に、Ｎｂ膜より成る下部電極３２．トンネル障壁
層となるＡＱＯｘ層３３゜Ｎｂ膜よりなる上部電極３４
のＮｂ／ＡＱＯｘ／Ｎｂの三層膜をスパッタ法により被
着した後、接合形成用のレジストパターン３５を該Ｎｂ
膜よりなる上部Ｍ１極３４上に形成する。ついで、第３
図（ｂ）に示すように、ＣＦ４ガスによりＡＱＯｘＷＪ
３３が露出するまでエツチングし、レジストパターン３
５が形成されている部分以外の上部電極３４を除去する
。ついで、第３図（Ｑ）に示すように、上部電極３４か
らなる接合パターン上のレジストをリフトオフマスクに
して、上部電極３４と同じ高さとなるように絶縁膜３６
を全面に被着して埋戻す。ついで、第３図（ｄ）に示す
ように、アセトンによりリフトオフを行なって絶縁膜３
６の埋戻により平坦化を行なって上部電極３４となる接
合パターンの側壁を保護する。ところがこの方法におい
て問題となるのは、リフトオフによって形成される溝や
パリである。特に溝が形成された場合１次の様な問題が
生ずる。すなわち、上部電極３４との接続配線を行なう
際、Ａｒスパッタクリーニングで、該上部電極３４上の
酸化膜を完全に除去する必要がある。しかし、溝がある
とＡｒスパッタクリーニングの際に、Ａｒ粒子がトンネ
ル障壁層であるＡ　Ｑ　Ｏｘ層３３を破壊し、下部電極
層までエツチングが進んでしまう。このために配線膜を
被着した際に下部電極間において局部的にマイクロショ
ートが生じる。一方、パリが形成された場合には該接続
配線や上層の配線パターンが断線を生じて致命的な欠陥
となって可能性がある。したがって、従来法では上記の
ような問題のあることから信頼性の高いジョセフソン接
合素子を再現性良く形成することが困難であった。

第４図は、上部電極４４の配線電極４７を形成した時に
生じたマイクロショートと断線の一例（点線丸印内）を
示したものである。このように埋戻しに用いる絶縁膜４
６に対してＡｒスパッタクリーニングを行なっても十分
に耐え得るような構造であること、また、接続配線も断
線を起こしにくい平坦性のある構造であることが強く要
望されていた。

本発明の目的は、上部電極Ｎｂパターンのドライエツチ
ング後における埋戻し用の絶縁膜に対して溝やパリが形
成されないようなジョセフソン接合素子の形成方法を提
供することにある。

［課題を解決するための手段］ 上記目的を達成するために本発明のジョセフソン接合素
子の形成方法は下記の工程を含むことを特徴とする。

（１）所定基体の表面に形成された超電導薄膜上に所望
形状のレジストパターンを形成する工程、（２）前記レ
ジストパターンをマスクとして前記超電導薄膜をドライ
エツチングする工程、（３）残存した前記レジストパタ
ーンの断面形状を後退整形する工程、 （４）前記基体全面にｇＩＡａ膜を被着する工程（５）
前記絶縁膜上にレジスト膜を上乗せし平坦化する工程、 （６）前記レジストパターンと前記レジストパタ−ン上
に被着した絶縁膜と前記絶縁膜上に上乗せしたレジスト
膜とを共に所望膜厚となるまでエッチバック処理により
平坦化とする工程。

前記超電導薄膜としては、Ｎｂ／ＡＱＯｘ／Ｎｂ、Ｎｂ
／ＡｎＯｘ／ＮｂＮ、およびＮｂＮ／Ｎｂ、○ｓ　／　
Ｎ　ｂ　Ｎのうちの一部なる三層膜構造を用いるのが好
ましい。また、前記絶縁膜としては、Ｓ　ｉｔ　Ｓ　ｘ
　Ｏｔ　Ｓ　Ｉ　Ｏｚ　ｐ　Ａ　Ｑ　ｚ　Ｏｘ　ｙ　Ｍ
　ｇ○。

Ｇ　ｅ　、　Ｍ　ｇ　Ｆ　、　Ｓ　ｎ　Ｆの群から選ば
れた少なくとも一部を用いるのが好ましい。

より具体的には、ドライエツチング後において上部電極
上のレジストパターンを酸素プラズマに接して（プラズ
マ灰化処理によって）後退整形をさせ、上部電極上にわ
ずかなテラス部分を形成する。その後から絶縁膜を被着
して埋戻す。ついで、この上にレジストをスピン塗布に
より上乗せをし平坦化とした後、エッチバックにより平
坦化を保ちながら所望膜厚までエツチングを行なうもの
である。

すなわち、接合面積を規定する上部電極Ｎｂパターンの
外周部分だけに絶縁膜が被着されるような構造にする。

そして、この絶縁膜をＡｒスパッタクリーニング時にお
ける保護膜とする。また、絶縁膜を被着した時にレジス
トの側壁に付着した絶縁物はエッチバックの進行に対し
て除々に消失し平坦化されていくので最終的には完全に
無くなる。

［作用コ 上記手段によれば、絶縁膜によって接合の一部、すなわ
ち上部電極の端部が保護されているために、マイクロシ
ョートを引き起こす心配がなく、接続配線が可能である
。これはドライエツチング後におけるレジストの断面形
状がリフトオフ用のマスクとして形成できるようになっ
たからである。また、エッチバック処理によりパリの発
生を防ぐことができ、配線の断線も防止できる。

［実施例］ 第１図は本発明におけるジョセフソン接合素子の形成工
程を示したものである。まず、第１図（ａ）に示すよう
に、ＣＦ４ガスを用いてＡＱＯｘＪｉｆｆ１３が露出す
るまで接合部以外の上部電極１４をエツチング除去する
。ついで、第１図（ｂ）に示すように、上部電極上のレ
ジスト１５の側壁を０２ガスを用いたプラズマエツチン
グとプラズマ灰化によって後退整形して、上部電極の一
部にテラス（点線丸印内）を形成する。ついで第１図（
ｃ）に示すように、該レジストをリフトオフマスクとし
て絶縁膜１６を埋戻す。この際上部電極１４よりも少し
厚めに全面に被着する。この時。

図からも明らかなように上部電極１４上のレジストを除
去して形成したテラス部分にも絶縁膜１６が被着されて
いる。また、同時にレジスト側壁にも絶縁膜１６がまわ
り込んでいる。ついで、第１図（ｄ）に示すように、絶
縁膜１６上にポジ型レジストをスピン塗布により上乗せ
を行ない表面を平坦化とする。この際、接合パターンと
なる上部電極１５は接合面積が１．５〜２．０２ｍ２程
度、また、レジスト膜厚もエツチング後においてプラズ
マ灰化処理を施しているので約０．８〜１．０μｍ程度
なので、容易に平坦化を行なうことが可能である。つい
で、第１図（ｅ）に示すようにＣＦ４＋０２の混合ガス
を用いてエッチバック処理を行ない平坦化する。ここで
のポイントは、レジストとｔ４Ａａ膜のエツチング速度
比が１であることである。また、上部電極１４の周辺部
には保護膜用の絶縁膜を残すことを考慮しておかなけれ
ばならない、エッチバック終了後、上部電極１４直上に
残ったレジストをプラズマ灰化とアセトンにより除去す
る。そして、絶縁膜１６はエツチング部分と上部電極１
４上の一部に保護膜として形成されて完了する。第２図
から明らかなように上部電極２４周辺には溝やパリが見
られず、はぼ平坦に仕上っている形状であることが分か
る。

本工程においてレジストパターンの断面形状を後退整形
する際に、わずかに逆台形に形成することが好ましい。

このレジストパターンの断面形状を容易に逆台形とする
にはプラズマ灰化の直前に、あらかじめ、スパッタクリ
ーニングでレジストの表面を硬化処理した後でないと所
望の形状とするリフトオフマスクを形成することが難し
い。すなわち、０２ガスを用いたスパッタクリーニング
とプラズマ灰化処理の設定条件により所望とする任意の
レジストの断面形状が得られる。

以下、本発明により線幅”２．５μｍの制御線から成る
。Ｎｂ系インライン型のジョセフソン接合素子について
第５図を用いて更に詳細に説明する。

基板には、直径５０ｍｍφの厚さ４５０μｍ（１００＞
のＳｉ基板５１を用いる。このＳｉ基板５１には６００
ｎｍのＳｉｎ、から成る熱酸化膜５２が形成されている
。ついで、基板５１と熱酸化膜５２上にグランドブレー
ン５３となる膜厚２００ｎｍのＮｂ膜をＤＣマグネトロ
ンスパッタ法により被着する。被着条件はＡｒ圧力０．
６Ｐａ、堆積速度３ｎｍ／秒とする。ついで、層間絶縁
膜５４としてＳｉＯを膜厚３００ｎｍ被着する。ついで
、下部電極５５となる膜厚２００ｎｍのＮｂ膜をグラン
ドプレーン５３と同じ条件により被着する。ついで、同
一スパッタ装置内でＳｉ基板５１をＡｎのターゲットの
真下に移動してＡＱを膜厚５ｎｍ被着する。Ａｆｆｉ膜
の堆積速度は０．２ｎｍ／秒とする。Ａｆｌ膜形成後、
スパッタ装置内に０□ガスを１００Ｐａ導入して、室温
（２４〜２６℃）中で４０分間の自然酸化を行なってＡ
Ｑの表面酸化膜であるＡＱｏｘ層５６層形６する。（本
実施例ではＸ＝２）。再び、スパッタ装置内を真空排気
した後、Ｓｉ基板５１をＮｂのターゲットの真下に移動
し、Ｄｅマグネトロンスパッタ法により上部電極５７と
なる膜厚１１００ｎのＮｂ膜を被着する。三層膜をイン
ラインで連続形成した後、Ｓｉ基板５１をスパッタ装置
内から取出す。ついでまず配線および接合部分を含むレ
ジストパターンを次の条件で形成する。ＡＺ１３５０Ｊ
レジスト（米国ヘキスト社商品名）を１．２μｍスピン
塗布した後、プリベークを９０℃で２０分間の処理を行
う。ついで、光強度１６ｍ　Ｗ　／　ｃ＋ａ”の紫外光
により６秒間のパターン露光を行なった後、ＡＺデベロ
ッパー（米国ヘキスト社商品名）：水＝１：１の組成比
で液温２４℃中で６０秒間の現像を行ない水洗１２０秒
後、スピン乾燥をしてレジストパターンを形成する。

ついで、このＳｉ基板５１をエツチング加工を行なうた
めに、真空装置内に挿入し減圧した後、上部電極５７を
ＣＦ４ガスによる反応性イオンエツチングにより、ＣＦ
、ガス圧力２６Ｐａ、電力１００Ｗの条件でレジストパ
ターン以外のＮｂ膜のエツチングを５分間行う。ＡＱの
表面酸化膜Ａ　Ｑ　０．５６が露出した時点でＡｒによ
るイオンエツチングに切り替えてＡｒガス圧力２Ｘ１０
−”Ｐａ、加速電圧６００ｅＶ、イオン電流密度０．５
ｍＡ／ｃｍ２の条件でＡＱＯＸ層のエツチングを１０分
間行なう、ついで、下部電極５５を前述した上部電極５
７と同じ条件でＮｂ膜のエツチングを５分行なう。エツ
チング終了後、真空装置内より取り出してからアセトン
でリフトオフを行なって配線と接合部分を含む三層膜パ
ターンを形成する。ついで、上部電極５７上に接合面積
を規定するレジストパターンを前述した接合部分を含む
レジストパターンと同一条件で形成する。接合面積は１
．８μｍ２である。再び、真空装置内に挿入し、前述し
た配線および接合部分を含むパターンと同一条件により
上部電極５７のＮｂ膜をエツチング除去する。この後真
空装置内より取り出してから０８ガスによるスパッタエ
ツチングでレジスト表面の硬化処理を次の条件で行なう
。ｏ２ガス圧力０．８　Ｐ　ａ　、高周波電力２０Ｗ、
処理時間３分、ついで、プラズマ灰化処理をｏ２ガス圧
力６５Ｐａ、高周波電力３００Ｗ、処理時間５分行なう
。この結果、レジストの後退寸法は接合パターン端部か
ら約１５０ｎｍであり、レジスト表面は約１１００ｎ減
少してテラスが上部電極５７上に形成される。一方、処
理後のレジストパターンの断面寸法は上部幅に対して下
部幅が約２００ｎｍ小さくなって形成される。ついで、
真空蒸着法によりＳｉを絶縁膜に用いてエツチング部分
の埋戻しを行なう、すなわち反応性イオンエツチング後
の上部電極５７上のレジストパターンをリフトオフマス
クとして、膜厚２５０ｎｍの絶縁膜５８を全面に被着す
る。ついで、前記絶縁膜５８上にＡＺ１３５０Ｊレジス
トを約２μｍスピン塗布によって上乗せをし形成する。

塗布後ブリベーり処理を１２０℃で２０分間行なってレ
ジストの表面を平坦化とする。ついで、エッチバック処
理を行なうために、真空装置内に挿入し減圧した後。

上乗せをしたレジストと埋戻しをした絶縁膜を次の条件
で反応性イオンエツチングにより処理を行なう。すなわ
ち、ＣＦ、＋　２５％０２の混合ガスで圧力２６Ｐａ、
電力１００Ｗの条件でエッチバックを２５分間行なって
から真空装置内より取り出す、この条件でのエツチング
速度はＡＺ１３５０Ｊレジストが８０　ｎ　ｍ／分、絶
縁膜のＳｉ膜が８０ｎｍ／分と選択比がほぼ同じである
。エツチング終了時において、埋戻した絶縁膜５８の膜
厚は１５Ｑｎｍと約１１００ｎ減少する。一方、上部電
極５６上にはレジストが約２００ｎｍ残存する。ついで
、残存レジストをプラズマ灰化により軽く処理した後、
アセトン中で完全除去してＳｉによる絶縁膜５８により
エツチング部分の埋戻しと上部電極５７上の保護膜を形
成する。この時点でＡＱの酸化膜Ａ　Ｑ　ｚ　Ｏｘ層５
６はトンネル障壁層として上部電極５６によって面積が
規定される。

ついで、上部電極５７上との接続配線を行なうために表
面をＡｒガスによるスパッタエツチングによってクリー
ニング処理を行なう。

この時の条件はＡｒ圧力０．８　Ｐ　ａ　ｚ電カフ０Ｗ
で２０分間の処理を行なう、ついで、接続配線用Ｎｂ膜
を膜厚３００ｎｍ被着する。Ｎｂ膜の被着条件は前述の
グランドプレーン、下部電極５５゜上部電極５７と同様
にＤＣマグネトロンスパッタ法によって被着する。スパ
ッタ装置内より取り出した後、前述した接合パターンと
同一条件でレジストパターンを形成する。ついで、再び
、真空装置内に挿入して減圧した後、前述した接合パタ
ーンと同一条件でＣＦ、ガスによる反応性イオンエツチ
ングでレジストパターン以外のＮｂ膜をエツチング除去
して上部電極５７と接続する配Ｉｔ！電極５９を形成す
る。その後、真空装置内より取り出してからアセトンに
よりパターン上のレジストを除去する。ついで、層間絶
縁膜６０をＳｉＯを用いて膜厚４５０ｎｍ被着し形成す
る。なお、この層間絶縁膜６０の形成はＡＺ１３５０Ｊ
レジストをマスクとしたりフトオフ法を用いる。ついで
。

制御線電極６１となるＮｂ膜を前述と同じスパッタ条件
で膜厚６００ｎｍ被着する。再び、スパッタ装置内より
取り出して、前述した条件でレジストパターンを形成し
た後、ＣＦ４ガスによって反応性イオンエツチングを行
ないレジストパターン以外のＮｂ膜をエツチングして制
御線電極６１を形成する。その後、真空装置内より取り
出してからアセトンによりパターン上のレジストを除去
する０以上の工程を経てＮｂ系インライン型ジョセフソ
ン接合素子の形成が完了する。

なお、本実施例においては超電導膜にＮｂを用いたが、
本発明はこれに限られることなくＮｂＮ。

ＭｏＮ、ＴａＮ、ＴｉＮ、Ｐｂ合金等を用いた場合でも
同様の効果が得られる。また、埋戻し用の絶縁膜として
Ｓｉを用いたが、Ｓｉｎ、Ｓｉｎ、。

ＡＱ、Ｏ，、ＭｇＯ，Ｇｅ、Ｇａｐ、ＭｇＦ。

ＳｎＯ，等を用いても同様の効果が得られる。

［発明の効果］ 本発明によれば、従来問題となっていた下部電極と上部
電極配線間で生ずるマイクロショートあるいは上層の配
線パターンの断線を防止でき、信頼性の高いＮｂ系イン
ライン型のジョセフソン接合素子が再現性良く形成でき
る６例えば、５００個直列上接続した１、８μｍ２のジ
ョセフソン接合の超電導臨界電流（Ｉｎ）の分布幅は±
６％以内であった。このため信頼性も大幅に向上し集積
回路の動作マージンも拡大できる。

また、本発明の方法を用いて１．５μｍ２の十字型接合
を形成し、５００個直列上接続したジョセフソン接合の
Ｉｍの分布幅は±５％以内であり、マイクロショートが
まったく見られず再現性も良好であった。

【図面の簡単な説明】

第１図は本発明のジョセフソン接合素子の形成工程断面
図、第２図は本発明の方法を用いた接続配線を示す断面
図、第３図は従来方法のジョセフソン接合素子の形成工
程断面図、第４図は従来方法の埋戻しによる接続配線を
示す断面図、第５図は本発明で形成したＮｂ系インライ
ン型ジョセフソンジョセフソン接合素子の断面図である
。 符号の説明 １１．２１，３１，４１・・・基板、５１・・・Ｓｉ基
板、１２，２２，３２，４２．５５・・・下部電極、１
５．３５・・・レジストパターン、１３，２３゜３３．
４３，５６−ＡｆｌＯ，層、１４，２４゜３４．４４，
５７・・・上部電極、１６，２６，３６゜４６．５８・
・・絶縁膜（Ｓｉ膜）、１７・・・レジスト、２７．４
７，５９・・・接続配線電極、５２・・・熱酸化膜、５
３・・・グランドプレーン、５４．６０・・・層間絶縁
膜、６１・・・制御線電極。

Claims (1)

1. 【特許請求の範囲】 １、下記の工程を含むことを特徴とするジョセフソン接
   合素子の形成方法。 （１）所定基体の表面に形成された超電導薄膜上に所望
   形状のレジストパターンを形成する工程 （２）前記レジストパターンをマスクとして前記超電導
   薄膜をドライエッチングする工程 （３）残存した前記レジストパターンの断面形状を後退
   整形する工程 （４）前記基体全面に絶縁膜を被着する工程（５）前記
   絶縁膜上にレジスト膜を上乗せし平坦化する工程 （６）前記レジストパターンと前記レジストパターン上
   に被着した絶縁膜と前記絶縁膜上に上乗せしたレジスト
   膜とを共に所望膜厚となるまでエッチバック処理により
   平坦化とする工程 ２、前記超電導薄膜は、Ｎｂ／ＡｎＯ＿ｘ／Ｎｂ、Ｎｂ
   ／ＡｌＯ＿ｘ／ＮｂＮ、およびＮｂＮ／Ｎｂ＿２Ｏ＿５
   ／ＮｂＮのうちの一者なる三層膜構造から成ることを特
   徴とする請求項１記載のジョセフソン接合素子の形成方
   法。 ３、前記絶縁膜はＳｉ、ＳｉＯ、ＳｉＯ＿２、Ａｌ＿２
   Ｏ＿３、ＭｇＯ、Ｇｅ、ＭｇＦ、ＳｎＦの群から選ばれ
   た少なくとも一者であることを特徴とする請求項１記載
   のジョセフソン接合素子の形成方法。 ４、前記レジストパターンの断面形状を後退整形する工
   程は前記レジストパターンを酸素プラズマに接して行な
   われることを特徴とする請求項１記載のジョセフソン接
   合素子の形成方法。 ５、前記レジスト膜を上乗せする工程はスピン塗布によ
   り行なわれることを特徴とする請求項１記載のジョセフ
   ソン接合素子の形成方法。