JPS62195190A - プレ−ナ型ジヨセフソン接合素子の形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、ＮｂおよびＮｂＮ系のジョセフソン接合素子
の構造に係り、特にプレーナ化に好適な素子の形成法に
関する。

〔発明の背景〕

従来のプレーナ型ジョセフソン接合素子の作製工程を第
１図に示す。

第１図（ａ）において基板１１上にＮｂ膜１２をスパッ
タ法により被着した後、ポジ型ＡＺ１３５０Ｊレジスト
（米国ヘキスト社製商品名）をＮｂ膜１２上にスピン塗
布する。プリベータ後にパターン露光を行ない現像処理
によってレジストパターン１３を形成する。ついで、第
１図（ｂ）においてＣＦ４ガスを用いたプラズマエツチ
ングでＮｂパターン１２を形成する。なお、図中点線は
それぞれの膜厚が減小した量を示す。ついで、第１図（
ｃ）において、Ｎｂパターン上のレジストをリフトオフ
マスクにしてＮｂパターン１２と同じ高さとなる様に絶
縁膜Ｓｉ○１４を全面に被着する。ついで、第１図（ｄ
）において、アセトンによりリフトオフを行なって絶縁
膜ＳｉＯ１４の埋戻しでプレーナ化にする。しかし、こ
の方法で問題となるのは点線丸印内に示す様に絶縁膜Ｓ
ｉ○１４のパリの残りである。このパリは第２図に示す
様に上層の配線パターン２５に対して段差や断線（点線
丸印内に示す。）が生じてプレーナ化が実現できない。

この様な絶縁膜Ｓｉ○２４のエツジに残存したパリは素
子の集積化に対して大きな弊害となっていた。この様な
背景から問題の絶縁膜ＳｉＯのパリを皆無する様な新し
いプレーナ化プロセスが強く要求されていた。特開昭５
８−１、７６９８３号においては、この点について考慮
されておらず微細化を図る上で問題となっていた。

〔発明の目的〕

本発明の目的は、超電導膜のドライエツチング後絶縁膜
の埋戻しでプレーナ化する際、絶縁膜のパリを皆無とす
る形成法を提供することにある。

〔発明の概要〕

本発明においては、上記目的を実現するためにドライエ
ツチングに用いるレジストマスクの断面形状をオーバハ
ング構造としたことを特徴とする。

このオーバハング構造とするには、パターン露光後、ク
ロルベンゼン浸漬処理を施こし、その後、現像をするこ
とにより容易に形成することが可能である。すなわち、
レジストの断面形状がＮｂ膜のドライエツチング後にお
いてもオーバハングを保つことがポイントである。した
がって、オーバハング形状を維持していれば、埋戻しを
行なう絶縁膜ＳｉＯを被着してもその後のりフトオフが
容易となりパリの問題は解決できる。したがって、特に
難しいプロセスを適用することなく、レジストマスクを
兼用することが出来プレーナ化が実現できる。第３図に
本発明の基本となるプレーナ化プロセスの工程図を示す
。

まず、第３図（ａ）において基板３１上にＮｂ膜３２を
スパッタ法により被着した後、ポジ型ＡＺ１３５０Ｊレ
ジスト（米国ヘキスト社商品名）をＮｂ膜３２上にスピ
ン塗布する。プリベーク後にパターン露光を行ない、そ
の後にクロルベンゼン液に一定時間浸漬する。その後に
現像処理を行なってオーバハングの断面形状から成るレ
ジストパターン３３を形成する。ついで、第３図（ｂ）
においてＣＦ４ガスを用いたプラズマエツチングでＮｂ
パターン３２を形成する。なお、図中点線は、そ九ぞれ
の膜厚が減小した量を示す。ついで、第３図（Ｃ）にお
いてＮｂパターン上のレジストをリフトオフマスクにし
てＮｂパターン３２と同じ高さとなる様に絶縁膜ＳｉＯ
を全面に被着する。

ここで、点線丸印内で明らかな様に絶縁膜５ｉＯ（Ａ、
Ｂ）は、完全に分離している。ついで、第３図（ｄ）に
おいてアセトンによりリフトオフを行なって絶縁膜５ｉ
０３４の埋戻しでプレーナ化とする。点線丸印内におい
て、絶縁膜Ｓｉ○のパリは見られない。この方法は従来
のレジスト断面形状と異なり、予じめ、ドライエツチン
グ用のレジストマスクにオーバハングを形成させである
ために埋戻し用の絶縁膜Ｓｉ○が被着しても絶対に連続
膜とならずに分離の状態が保たれる。このためにリフト
オフも容易となり絶縁膜ＳｉＯのパリを完全に無くすこ
とが可能となった。第４図は本発明の方法で形成したプ
レーナ型構造の一例を示したものである。図で明らかな
様に埋戻しをした絶縁膜ＳｉＯにはパリが無いので上層
に形成した配線パターン４５にも断線を生ずることがな
くプレーナ化構造が形成されている。本発明では、従来
のＡＺ１３５０Ｊレジストの断面形状に対し、予じめ、
オーバハングを過度に形成しておくことにより達成する
ことが可能となった。

〔発明の実施例〕 以下、本発明を実施例により詳細に説明する。

本発明により形成した線幅２μｍの制御線を持つインラ
イン型Ｎｂ系ジョセフソン接合素子の断面図を第５図を
示す。

基板には、直径５０圃φの、厚さ４００μｍ、（１００
＞のＳｉ基板５１を用いた。このＳｉ基板５１には、６
００ｎｍの熱酸化膜ＳｉＯ２５２が形成されている。次
に、Ｓｉ基板と熱酸化膜Ｓｉ基板５１上にグランドプレ
ーンとなる膜厚２００ｎｍのＮｂ膜５３を直流マグネト
ロンスパツタ法により被着した。被着条件は、Ａ、　ｒ
圧力２ｍＴｏｒｒ、堆積速度３ｎｍ／秒とした。次に、
層間絶縁膜としてＳ」０５４を膜厚２５０ｎｍ被着した
。次に、下部電極となる膜厚２００ｎｍのＮｂ膜５５を
グランドプレーンと同じ条件で被着した。次に、同一ス
パッタ装置内でＳｉ基板５１をＡＱのターゲットの真下
に移動してＡＩ２を膜厚４ｎｍ被着した。ＡＤ、の堆積
速度は０．２ｎｍ／秒とした。ＡＩｌ膜形成後、スパッ
タ装置内に０２ガスを０．５Ｔｏｒｒ導入し、室温（２
４−２６°Ｃ）中で３０分間の自然酸化を行なって、八
〇の表面酸化膜ＡＱ、Ｏｘ５６を形成した。再び、スパ
ッタ装置内を真空排気した後、Ｓｉ基板５１をＮｂのタ
ーゲットの真下に移動し、直流マグネトロンスパッタ法
によりＮｂ膜を１１００ｎ被着した。三層膜をインライ
ンで形成した後、Ｓｉ基板５１をスパッタ装置内から取
出した後、まず、下部電極５５の配線部分および接合部
分５６を含むレジストパターンを次の条件で形成した。

すなわち、ＡＺ１３５０Ｊレジストを１．２μｍをスピ
ン塗布した後、プリーベークをＮ２ガス中で７０℃、３
０分間処理を行った。次に、光強度７ｍＷ／ｒｙＫの紫
外光により４０秒間のパターン露光を行った。

次に、クロルベンゼン液中で２０分間浸漬した後、Ｎ２
ガス中で、７０℃、１０分間のアフターベーク処理を行
なった後、ＡＺデベロッパー：水＝１＝１の組成比で、
液温２４℃中で３分間の現像処理を行ない、２分間の流
水洗浄後、スピン乾燥をしてレジストパターンを形成し
た。この条件で形成したレジストパターンの断面形状は
、オーバハングの厚みが０．６μｍ、オーバハングのく
い込み量は０．３μｍで仕上った。

次いで、このＳｉ基板５１をエツチング加工をするため
に、真空装置内に挿入し、減圧した後、ＣＦ４ガスによ
るプラズマエツチングにより、ＣＦ４圧力２００ｍＴｏ
ｒｒ、電力１００Ｗの条件でレジストパターン以外のＮ
ｂ膜部分を除去した。

Ａｆｆの表面酸化膜Ａｌ１０ｘ５６が露出した時点でＡ
ｒによるイオンエツチングに切り替えて、Ａｒ圧力１．
５Ｘ１０　　’Ｔｏｒｒ、加速電圧６００ｅＶ、イオン
電流密度０　、５　ｍ　Ａ　／　ｃｎ？の条件下で約１
分間のイオンエツチングを行った後、引続いて、下部電
極５５の配線部分のエツチングを前述した条件で行なっ
た。

真空装置内より取り出した後、絶縁膜ＳｉＯで埋戻しを
行なうために、再び、絶縁膜蒸着装置へ挿入し減圧した
後、下部電極５５と同じ高さの２００ｎｍの膜厚になる
様に絶縁膜Ｓｉ○５８を被着した。

その後、再び、真空装置内より取り出しアセトンにより
リフトオフを行ってプレーナ化とした。

次いで、接合面積を決めるレジストパターンを前述した
条件で形成した。接合面積は１．８μｍ０である。再び
、真空装置内に挿入し、前述した下部電極５５の配線パ
ターンと同じ条件でＣＦ４ガスによるプラズマエツチン
グにより上部電極５７をエツチングした。この後、下部
電極と同じ方法で絶縁膜５ｉ０５９の埋戻しを行なった
。すなわち、プラズマエツチング後の上部電極５７上の
レジストパターンをリフトオフマスクにし、膜厚一１Ｏ
０ｎの絶縁膜Ｓｉ○５９を被着した後、真空装置内から
取り出してからアセトンによりリフトオフを行ってプレ
ーナ化とした。この時点でＡＱの表面酸化膜Ａ　Ｑ　Ｏ
Ｘ　５６は、トンネル接合の面積が決定される。次いで
、上部電極５７の表面をＡｒ中の高周波放電によりクリ
ーニング処理を行った後、Ｎｂ膜を膜厚２５０ｎｍ被着
した。

Ｎｂ膜の被着条件は、前述のグランドプレーン５３、下
部電極５５．上部電極５７と同様に、直流マグネトロン
スパッタ法によって被着した。再び、真空装置内より取
り出した後、前述した同じ条件によりレジス１へパター
ンを形成した。次いで、再び、プラズマエツチング装置
内に挿入し減圧してから、その後、プラズマエツチング
を行ないレジストパターン以外のＮｂ膜をエツチング除
去し、上部電極に接続する配線パターン６０を形成した
。

この後に、前述と同様に絶縁膜Ｓｉ○装置内において、
埋戻しのために膜厚２５０　ｎ　ｍとなる様に絶縁膜Ｓ
ｉ○６１を被着した。その後、真空装置より取り出して
からアセトンによりリフトオフ髪行ないプレーナ化とし
た。次いで、上部電極配線６０と分離するために層間絶
縁膜６２をＳｉ○を用いて膜厚２５Ｏｎｍ被着し形成し
た。次いで、制御線６３となるＮｂ膜を前述のスパッタ
条件で膜厚５００ｎｍ被着した。再び、スパッタ装置内
より取り出して、前述した条件でレジストパターンを形
成した後ＣＦ４ガスによってプラズマエツチングを行な
いレジストパターン以外のＮｂ膜をエツチングして制御
線６３を形成した。この後、前述と同様に埋戻しを行な
うために絶縁膜Ｓｉ○６４を膜厚５００ｎｍ被着した。

再び真空装置内より取り出してアセトンによってリフト
オフ処理を行ない層間絶縁膜Ｓｉ○６４によってプレー
ナ化とした。以上の工程を経てプレーナ化プロセスがす
べて完了した。

尚、本実施例においては超電導膜としてＮｂを用いたが
、本発明はこれに限られることなくＮｂＮ、ＭｏＮ、Ｔ
ａＮ、ＴｉＮ又はｐｂ金合金を用いても同様の効果を得
られることは明らかである。

また、絶縁膜としてＳｊ○を用いたが、ＳｉＯ２゜ＡＱ
２０３．Ｓｉ、Ｇｅ、ＭｇＦ又はＳｎＦ等を用いても同
様の効果を得られる。

〔発明の効果〕

本発明により、従来問題となっていた埋戻しに用いてい
る絶縁膜Ｓ１０のパリが皆無となりプレーナ化が容易に
得られる形成法が実現出来る様になった。この結果、素
子に対する上層の配線パターン等の断線が皆無となり高
集積化の目庇がついた。

例えば、１００個直列に接続した１、８μｍ０のジョセ
フソン接合の超電導臨界電流（Ｉ　ｃ）のバラツキは±
７％であった。このため、回路の動作マージンも大幅に
向上することが実現できる様になった。

また、素子の再現性、信頼性の点でも従来素子に比べ、
きわめて高いことが動作実験の中で明らかとなった。

【図面の簡単な説明】

第１図は従来法のプレーナ化プロセスの工程図。 第２図は上層配線パターンの断線を示す説明図。 第３図は本発明のプレーナ化プロセスの工程図。 第４図は本発明のプレーナ化を示す説明図、第５図は発
明で形成したインライン型Ｎｂ系ジョセフソン接合素子
の断面図である。 １１．２１，３１．４１・・・基板、５１・・・Ｓｔ基
板、１．２，２２，３２，４４・・・Ｎｂパターン、１
３．３３・・・レジストパターン、１４，２４゜３４．
４４，５８，５９，６１，６４・・・埋戻しをした絶縁
膜ＳｉＯ膜、２５．４５・・・上層の配線パターン、５
２，５４．６２・・・層間絶縁膜、５３・・・グランド
プレーン、５５・・・Ｎｂ下部電極、５６・・・Ｎｂ上
部電極、６０・・・Ｎｂ上部電極の配線電極、６３・・
・制御線電極。

Claims (1)

1. 【特許請求の範囲】 下記の工程を有することを特徴とするプレーナ型ジョセ
   フソン接合素子の形成方法。 （１）超電導薄膜上にオーバハングの断面形状から成る
   レジストパターンを形成する工程。 （２）該薄膜をドライエッチングによりパターン加工を
   する工程。 （３）該薄膜パターン上に残存したレジストをマスクに
   して、パターン以外のエッチング部分を絶縁膜により埋
   戻しを行なう工程。 ２、特許請求の範囲第１項において、超電導薄膜は、Ｎ
   ｂ、ＮｂＮ、ＭｏＮ、ＴａＮ、ＴｉＮ、又はＰｂ合金で
   あることを特徴とするプレーナ型ジョセフソン接合素子
   の形成法。３、特許請求の範囲第１項において、絶縁膜
   は、ＳｉＯ、ＳｉＯ＿２、Ａｌ＿２Ｏ＿３、Ｓｉ、Ｇｅ
   、ＭｇＦ、又はＳｎＦであることを特徴とするプレーナ
   型ジョセフソン接合素子の形成法。