JPH04192383A - ジョセフソン接合素子のパターン形成方法 - Google Patents

ジョセフソン接合素子のパターン形成方法

Info

Publication number
JPH04192383A
JPH04192383A JP2317798A JP31779890A JPH04192383A JP H04192383 A JPH04192383 A JP H04192383A JP 2317798 A JP2317798 A JP 2317798A JP 31779890 A JP31779890 A JP 31779890A JP H04192383 A JPH04192383 A JP H04192383A
Authority
JP
Japan
Prior art keywords
film
pattern
upper electrode
resist pattern
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2317798A
Other languages
English (en)
Inventor
Koji Yamada
宏治 山田
Sachiko Kizaki
木崎 幸子
Shinya Kominami
信也 小南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2317798A priority Critical patent/JPH04192383A/ja
Publication of JPH04192383A publication Critical patent/JPH04192383A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は極低温において動作するジョセフソン接合素子
のパターン形成方法に係り、特に高集積回路に適した信
頼性の高い接合パターンの形成方法に関する。
〔従来の技術〕
従来のジョセフソン接合素子の形成方法としては、特開
昭58−176983号公報に記載されているように、
N b / A Q Ox/ N b 膜から成る下部
電極。
トンネル障壁層、上部電極を連続的に形成し、しかる後
に所望のレジストパターンをマスクにして接合および配
線パターンを形成する方法が用いられて来た。この方法
によればパターンの形成工程が途中に介在することがな
いので高品質の接合が得られ、このためにリーク電流の
少ないジョセフソン接合が形成できるという特徴があっ
た。
〔発明が解決しようとする課題〕
しかし、従来の接合部のドライエツチング後における絶
縁膜の埋戻しには構造上に問題があり、マイクロショー
トやコンタクト電極が断線等を起こし易いという問題点
があった。
第2図は従来のジョセフソン接合素子の形成工程を示し
たものである。
まず、第2図(a)に示すように、基板21上にNb膜
より成る下部電極22、トンネル障壁層となるAQOx
層23.Nb層から成る上部電極24のNb/AQOx
/Nb  の三層膜をスパッタ法により被着した後5接
合面積規定用のレジストパターン25を、該Nb膜から
成る上部電極24上に形成する。
ついで、第2図(b)に示すように、CF4(フロン1
4)ガスによりAQOx層23が露出するまでエツチン
グし、レジストパターン25が形成されている部分以外
の上部電極24を除去する。
ついで、第2図(b)に示すように、上部電極24から
成る接合パターン上のレジストパターン25をリフトオ
フマスクにして、上部電極24と同じ高さとなるように
絶縁膜26を全面に被着して埋戻す。
ついで、第2図(d)に示すようにアセトンによりリフ
トオフを行って上部電極24から成る接合パターンの側
壁を保護する。
ついで、第2図(e)に示すように上部電極24の表面
を十分にArスパッタクリーニングを行った後にコンタ
クト電極27を形成して完了する。
しかし、上記の方法において問題となるのは、第2図(
d)に示すようにリフトオフによって形成される溝やぼ
りである。特に溝が形成された場合、次のような問題が
生ずる。すなわち、第2図(e)で示すように上部電極
24とのコンタクト電極27を形成する際、Arスパッ
タクリーニングで該上部電極24表面の酸化膜を完全に
除去する必要がある。しかし、溝が形成されていると、
Arスパッタクリーニングの際に、Ar粒子がトンネル
障壁層であるAQOx23を破壊し、下部電極24の表
面層までエツチングが進んでしまう。
このためにコンタクト電極膜を被着した際に、下部電極
22間において局部的にマイクショートが生じ、接合特
性の劣化の原因となる(第2@(e )点線丸印内A)
。一方、はりが形成された場合には該コンタクト電極2
7および上層の配線パターンが断線を生じて致命的な欠
陥となる可能性がある(第2図(e、 )点線丸印内B
)。
このように従来方法では、上記のような問題点のあるこ
とから信頼性の高いジョセフソン接合素子を再現性良く
形成することが困難であった。
本発明の目的は上部電極から成る接合パターンのドライ
エツチング後における絶縁膜の埋戻しに対して溝やばり
が形成されないような構造を持つジョセフソン接合素子
のパターン形成方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するために本発明のジョセフソン接合素
子のパターン形成方法は、 (1)基板上に下部電極、トンネル障壁層および上部電
極の三層膜を連続的に形成する工程、(2)上記上部電
極膜上に接合面積を規定するポジ型のレジストジョセフ
ソンを形成する工程、(3)上記レジストパターン以外
の上部電極膜をドライエツチングで除去する工程、 (4)残存した上記レジストパターンを02プラズマ灰
化処理によって上記レジストパターンの断面形状を整形
後退させる工程、 (5)上記基板全面に絶縁膜を被着する工程、(6)上
記レジストパターン上に被着された絶縁膜と共に上記レ
ジストパターンをリフトオフにより除去する工程とを備
え、また、 上記レジストパターンを形成する工程は、パターン露光
前あるいは露光後にクロロベンゼン処理を施し、現像処
理によってオーバハングの断面形状にすることを特徴と
する。
すなわち、オーバハング形状のレジストパターンを接合
面積規定用のマスクとし、ドライエツチング後において
は、エツチング部分の絶縁膜の埋戻し用リフトオフマス
クとして用いる。この際。
ドライエツチング直後において上部電極上の外周部分の
不要レジストパターンを02プラズマ灰化処理によって
整形後退させ、上部電極上の端部と角部にわずかにテラ
ス部分を形成する。その後から絶縁膜を被着して埋戻す
。すなわち、接合面積を規定する上部電極の外周部分だ
けに絶縁膜が被着形成させるような構造にするものであ
る。
上記、下部電極、トンネル障壁層および上部電極の三層
膜の具体的な材料としては、Nb/AQOx/Nb、N
b/AlOx/NbN、NbN/Nb2O,/N b 
Nのうちの一者の構成とするのが好ましいゆ 〔作用〕 上記手段のレジストパターンをマスクに用いれば、溝や
ばりが形成されない状態での絶縁膜の埋戻しが可能とな
る。すなわち、オーバハング形状をしているために、リ
フトオフが容易に出来る利点がある。オーバハングの厚
み、およびくい込み量はパターン露光後に所望とする時
間だけクロロベンゼン液の中に浸漬した後、現象すれば
容易に制御できる。
また、上記の接合を形成する工程において、レジストパ
ターン以外の上部電極部分をエツチング除去した後に、
残存したレジストパターンの断面形状を整形後退させる
工程は、上記のように、上部電極の端部と角部に僅かな
テラス部分を形成させるものである。そしてこのことが
、絶縁膜を埋戻した際に、上部電極の外周部分に絶縁膜
を被着形成させることになり、また、このためにこの外
周の1#@縁膜がArスパッタクリーニングの際にも保
護膜の役を果たして上部電極の端部を完全に保護し、コ
ンタクト電極でマイクロショートを引き起こすような可
能性をなくす作用を有する。
〔実施例〕
以下、第1図に本発明の一実施例であるジョセフソン接
合素子の形成工程を示す。
第1図(a)に示すように基板11には、直径50mφ
、厚さ450μmの(100)の81基板(実際にはN
bグランドプレーン膜厚20Onm上にSiO膜が30
0nm施しであるが第1図(a)〜(f)においては省
略しである)上に下部電極12となる膜厚160nmの
Nb膜をDCマグネトロンスパッタ法により被着する。
被着条件はAr圧力0.27Pa  、堆積速度3nm
/秒で行った。ついで、同一スパッタ装置内でSi基板
1゛1をAQのターゲットの真下に移動してAflを膜
厚6nm被着する。へΩ膜の堆積速度は0.4nm/秒
で行った。AQ堆積後、スパッタ装置内に02ガスを2
0Pa導入して、室温(24〜26℃)中で40分間の
自然酸化を行ってAQの表面酸化膜がトンネル障壁層と
なるA Q Ox層(本実施例ではX=2)13を形成
する。
再び、スパッタ装置内を真空排気した後に、Si基板1
1をNbターゲットの真下に移動し、DCマグネトロン
スパッタ法により上部電極14となる膜厚80nmのN
b膜を被着する。被着条件はAr圧力0.8Pb  、
堆積速度3nm/秒で行った。
Nb/AQOx/Nb  の三層膜を連続形成した後、
Si基板11をスパッタ装置から取り出す。
ついで、接合面積を規定するためのレジストパターン1
5を上部電極膜14上に次の条件で形成する。AZ13
50Jレジスト(米国ヘキスト社商品名)を膜厚1.3
μmスピン塗布した後、プリベークを80℃で20分間
の処理を行う。
ついで、接合面積が2μm角のフォトマスクを用いて、
光強度16mW/ciの紫外光により8秒間のパターン
露光を密着法で行う。ついで、クロロベンゼン浸漬処理
を24℃で15分間行った後、AZテベロッパ(米国ヘ
ギスト社商品名):水=1=1の組成比で液温24℃中
で現像を90秒間行ない、水洗120秒後、スピン乾燥
してオーバハング形状から成るレジストパターン15を
形成する。この条件で形成したレジス[−パターン15
はオーバハングの厚みが0.4μm、<い込み量が0.
15μmである。
ついで、第1図(b)に示すように真空装置内に挿入し
減圧した後、上部電極14をCF4 (フロン14)ガ
スによる反応性イオンエツチングによりAQOx層13
が露出するまで接合部以外の上部電極14をエツチング
除去する。この時のエツチング条件はCF、ガス圧力2
6Pa、電力100Wの条件でエツチングを5分間行う
ついで、第1図(c)に示すように真空装置内から取り
出した後、上部電極14上のレジストパターン15に対
して、02ガスによるスパッタエツチングで表面の硬化
処理を次の条件で行う。
O2ガス圧力0.8Pa  、高周波電力300W、処
理時間は3分間行う。ついで、プラズマ灰化処理を02
ガス圧力65Pa、高周波電力100W、処理時間はS
分間行う。
この結果、レジストの後退寸法は接合パターン端部から
約0.2μm、レジスト表面は約0.1μm減少してテ
ラス部分(点線丸印内)が上部電極14上に形成される
。一方、処理後のレジストパターンの断面寸法はオーバ
ハング形状を保ち、上部幅に比べて下部幅が約0.25
μm小さくなって形成される。
ついで、第1図(d)に示すように、真空蒸着法により
Siを絶縁膜に用いてエツチング部分の埋戻しを行う。
すなわち、反応性イオンエツチング後の上部電極14上
のレジストパターン15をリフトオフマスクとして、膜
厚150nmの絶縁膜16を全面に被着する。この際、
上部電極14の膜厚に対して約1.5倍の絶縁膜を被着
する。
図からも明らかなように上部電極14上のレジストパタ
ーン15を除去して形成したテラス部分にも絶縁膜16
が被着されているのが分かる。
ついで、第1図(e)に示すようにアセトンにより、リ
フトオフを行うと、埋戻し用の絶縁膜16がエツチング
部分と上部電極14上の周辺部に保護膜として形成され
た状態となる。
ついで、第1図(f)に示すように上部電極14の表面
を十分にArスパッタクリーニングで清浄化した後にコ
ンタクト電極用のNb膜を膜厚400nm被着する。N
b膜の被着条件は前述の下部電極12.上部電極14と
同様にDCマグネトロンスパッタ法によって被着する。
スパッタ装置内から取り出した後、コンタクト電極用の
レジストパターンを次の条件で形成する。
AZ1350Jレジスト(米国ヘキスト社商品名)を膜
厚1.3 pm スピン塗布した後、プリベークを90
℃で20分間の処理を行う。ついで、光強度16mW/
aJの紫外光により6秒間のパターン露光を密着法で行
った後、先述したAZデベロッパー:水=1=1の組成
比で液温24℃中で60秒間の現像を行い、水洗120
秒後、スピン乾燥してレジストパターンを形成する。つ
いで。
再び、真空装置内に挿入して減圧した後、前述した接合
パターンと同一条件でCF4ガスによる反応性イオンエ
レチングでレジストパターン以外のNb膜をエツチング
除去する。エツチング終了後、真空装置内から取り出し
てからアセトンによりパターン上のレジストを除去して
コンタクト電極17を形成して完了する。
第1図(f)で明らかな様に接合面積を規定する上部電
極14の一部(点線丸印内に示す。)は埋戻し用の絶縁
膜によって完全に保護されているために、コンタクト前
のArのスパッタクリーニングを十分に行ってもマイク
ロショートを引き起こす心配がなく、上部電極14との
コンタクト電極17を形成するのが可能となった。
なお、本実施例においては超電導膜にNbを用いたが、
本発明はこれに限られることなく、NbN 。
MoN、Pb合金等を用いた場合でも同様の効果が得ら
れる。
〔発明の効果〕
本発明によれば、絶縁膜の埋戻しの際に、溝やばりが形
成されず、上部電極の周辺を完全に保護できる構造が実
現できる。このために、従来問題となっていた下部電極
とコンタクト電極間とのマイクロショートあるいは上層
の配線パターンの断線が防止でき、信頼性の極めて高い
Nb膜 A Q Ox/Nb系ジョセフソン接合素子が
再現性良く形成できる。
例えば、800個直列に接続した2μm角のジョセフソ
ン接合の超電導臨界電流(Ic )の分布幅は設計値に
対して±4%以内であった。このため信頼性も大幅に向
上し、微小接合から構成されるジョセフソン集積回路の
動作マージンも拡大できる。
【図面の簡単な説明】
第1図は本発明のジョセフソン接合素子の形成工程を示
す断面図、第2図は従来法のジョセフソン接合素子の形
成工程を示す断面図である。 11.21・・・基板、12.22・・・下部電極、1
3゜23・・・AQix層、14.24・・・上部電極
、15゜猶 j 図

Claims (1)

  1. 【特許請求の範囲】 1、オーバハング形状のレジストパターンを接合面積規
    定用マスクに用いることを特徴とするジョセフソン接合
    素子のパターン形成方法。 2、請求項1記載のレジストパターンをマスクにし、下
    記の工程を含むことを特徴とするジョセフソン接合素子
    のパターン形成方法。 (1)基板上に下部電極、トンネル障壁層および上部電
    極の三層膜を連続的に形成する工程、 (2)上記上部電極膜上にレジストパターンを形成する
    工程、 (3)上記レジストパターン以外の上部電極膜をドライ
    エッチングで除去する工程、 (4)残存した上記レジストパターンをO_2プラズマ
    灰化処理によって上記レジストパターンの断面形状を整
    形後退させる工程、 (5)上記基板全面に絶縁膜を被着する工程、 (6)上記レジストパターン上に被着された絶縁膜と共
    に上記レジストパターンを除去する工程。 3、上記、下部電極、トンネル障壁層および上部電極の
    三層膜はNb/AlOx/Nb、Nb/AlOx/Nb
    N、NbN/Nb_2O_5/NbNのうちの一者の構
    成を有することを特徴とする請求第2項記載のジョセフ
    ソン接合素子のパターン形成方法。
JP2317798A 1990-11-26 1990-11-26 ジョセフソン接合素子のパターン形成方法 Pending JPH04192383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2317798A JPH04192383A (ja) 1990-11-26 1990-11-26 ジョセフソン接合素子のパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2317798A JPH04192383A (ja) 1990-11-26 1990-11-26 ジョセフソン接合素子のパターン形成方法

Publications (1)

Publication Number Publication Date
JPH04192383A true JPH04192383A (ja) 1992-07-10

Family

ID=18092161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2317798A Pending JPH04192383A (ja) 1990-11-26 1990-11-26 ジョセフソン接合素子のパターン形成方法

Country Status (1)

Country Link
JP (1) JPH04192383A (ja)

Similar Documents

Publication Publication Date Title
US4904619A (en) Method of forming Josephson junction devices
CN114038989A (zh) 用于超导量子电路的约瑟夫森结的制备方法
US4362598A (en) Method of patterning a thick resist layer of polymeric plastic
US5609994A (en) Method for patterning photoresist film having a stepwise thermal treatment
JPH04192383A (ja) ジョセフソン接合素子のパターン形成方法
JPS62195190A (ja) プレ−ナ型ジヨセフソン接合素子の形成法
JPH0217684A (ja) 超電導センサ及びその製造方法
JPH03233982A (ja) ジョセフソン接合素子のパターン形成方法
JPH0448788A (ja) ジョセフソン接合素子のパターン形成方法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
JPH01168080A (ja) ジョセフソン接合素子の作製方法
JPH04352479A (ja) ジョセフソン接合素子のパターン形成方法
JP2946102B2 (ja) パターン形成方法
JPH01152775A (ja) ジョセフソン接合素子のパターン形成方法
JP2973426B2 (ja) 微細パターンの形成方法
JPH02203576A (ja) ジョセフソン接合素子の形成方法
JP2544478B2 (ja) ウエットエッチング方法
JPH055386B2 (ja)
JPH05283761A (ja) ジョセフソン接合素子のパターン形成方法
JPS61263179A (ja) ジヨセフソン接合素子の製造方法
JPH03227579A (ja) 高温超伝導体薄膜上のパターン形成用非水性処理方法
JPH0637365A (ja) 超電導配線の接続構造
JPH0213466B2 (ja)
KR19990026899A (ko) 듀얼 게이트 산화막의 형성방법
JPH07142776A (ja) パターンの形成方法