JPH0513395B2 - - Google Patents
Info
- Publication number
- JPH0513395B2 JPH0513395B2 JP60172516A JP17251685A JPH0513395B2 JP H0513395 B2 JPH0513395 B2 JP H0513395B2 JP 60172516 A JP60172516 A JP 60172516A JP 17251685 A JP17251685 A JP 17251685A JP H0513395 B2 JPH0513395 B2 JP H0513395B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- film
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229920001665 Poly-4-vinylphenol Polymers 0.000 claims description 2
- -1 azide compound Chemical class 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims 4
- 239000010409 thin film Substances 0.000 claims 4
- 239000010408 film Substances 0.000 claims 2
- 239000002904 solvent Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000002075 main ingredient Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- QEMXHQIAXOOASZ-UHFFFAOYSA-N tetramethylammonium Chemical compound C[N+](C)(C)C QEMXHQIAXOOASZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、NbおよびNb系のジヨセフソン接合
素子の作製方法に係り、特に平坦化に好適な素子
の作製方法に関する。
素子の作製方法に係り、特に平坦化に好適な素子
の作製方法に関する。
従来のNb系から成る平坦化プロセスの基本的
な作製工程を第１図に示す。まず、第１図ａにお
いて基板１１上にNb膜１２をスパツタ法により
被着した後、ポジ型AZ1350Jレジスト（米国ヘキ
スト社製商品名）１３をスピン塗布して、ベーク
処理した後に、パターン露光を行ない現像により
レジストパターンを形成する。続いて、第１図ｂ
において、CF4ガスによるプラズマエツチングに
よりNbパターン１２を形成する。続いて、第１
図ｃにおいて、Nbパターン上のレジストをリフ
トオフマスクにしNbパターン１２と同じ高さに
成る様に絶縁膜SiO１４の被着により埋戻しを行
う。続いて、第１図ｄにおいて、アセントにより
リフトオフを行ないNbパターン１２と埋戻しの
SiO１４を残して平坦化する。しかし、この方法
で問題となるのは点線丸印内に示す様にSiO１４
のバリの残りである。このバリは第２図に示す様
に上層の配線パターン１５に対して段差を作つて
しまい平坦化が実現できないことになる。さらに
この上に他の配線パターンを積層した場合には断
線も生じて動作特性に大きな影響を与えることに
なる。このようにSiOのエツジに残存したバリは
素子の集積化に対しても弊害となり、信頼性を著
しく低下する結果となり大きな問題となつてい
た。このような背景から問題のSiOのバリを完全
に無くす様な新しい平坦化プロセスが強く要求さ
れていた。ジヨセフソン接合素子の作製方法とし
ては特開昭58−176983号に示されたものがある
が、この点については考慮されておらず微細化を
図る上で問題となつていた。
な作製工程を第１図に示す。まず、第１図ａにお
いて基板１１上にNb膜１２をスパツタ法により
被着した後、ポジ型AZ1350Jレジスト（米国ヘキ
スト社製商品名）１３をスピン塗布して、ベーク
処理した後に、パターン露光を行ない現像により
レジストパターンを形成する。続いて、第１図ｂ
において、CF4ガスによるプラズマエツチングに
よりNbパターン１２を形成する。続いて、第１
図ｃにおいて、Nbパターン上のレジストをリフ
トオフマスクにしNbパターン１２と同じ高さに
成る様に絶縁膜SiO１４の被着により埋戻しを行
う。続いて、第１図ｄにおいて、アセントにより
リフトオフを行ないNbパターン１２と埋戻しの
SiO１４を残して平坦化する。しかし、この方法
で問題となるのは点線丸印内に示す様にSiO１４
のバリの残りである。このバリは第２図に示す様
に上層の配線パターン１５に対して段差を作つて
しまい平坦化が実現できないことになる。さらに
この上に他の配線パターンを積層した場合には断
線も生じて動作特性に大きな影響を与えることに
なる。このようにSiOのエツジに残存したバリは
素子の集積化に対しても弊害となり、信頼性を著
しく低下する結果となり大きな問題となつてい
た。このような背景から問題のSiOのバリを完全
に無くす様な新しい平坦化プロセスが強く要求さ
れていた。ジヨセフソン接合素子の作製方法とし
ては特開昭58−176983号に示されたものがある
が、この点については考慮されておらず微細化を
図る上で問題となつていた。
本発明の目的は、NbおよびNb系パターンのド
ライエツチング後における、埋戻しSiOパターン
にバリを生じさせない平坦化プロセスを提供する
ことにある。
ライエツチング後における、埋戻しSiOパターン
にバリを生じさせない平坦化プロセスを提供する
ことにある。
本発明は、上記目的を達成するために、ドライ
エツチングに用いるレジストを従来のポジ型レジ
スト（例えばAZ1470（米国ヘキスト社商品名））
からネガ型レジスト（例えばRD2000N（日立化製
社商品名））に変えて、これを用い、該レジスト
の現像条件を制御することによつて、レジストの
下部をシユリンクさせてオーバハングを持たせた
後SiO等を埋戻すことを特徴とする。ネガ型レジ
ストであるRD2000Nレジストは、アジド化合物
（感光性成分）とポリビニールフエノール（高分
子成分）を主成分としたDeep UVレジストであ
る。Deep UV光をレジストへ照射すると、その
部分は光架橋を生じ現像液に対して溶解しなくな
る性質を示す。
エツチングに用いるレジストを従来のポジ型レジ
スト（例えばAZ1470（米国ヘキスト社商品名））
からネガ型レジスト（例えばRD2000N（日立化製
社商品名））に変えて、これを用い、該レジスト
の現像条件を制御することによつて、レジストの
下部をシユリンクさせてオーバハングを持たせた
後SiO等を埋戻すことを特徴とする。ネガ型レジ
ストであるRD2000Nレジストは、アジド化合物
（感光性成分）とポリビニールフエノール（高分
子成分）を主成分としたDeep UVレジストであ
る。Deep UV光をレジストへ照射すると、その
部分は光架橋を生じ現像液に対して溶解しなくな
る性質を示す。
また、入射したDeep UV光は、レジスト表面
近傍でほとんど吸収されてしまいレジスト底部ま
で到達しない性質がある。このため現像条件の制
御によつてレジストの下部をシユリンクさせてオ
ーバハングを持たせることが可能である。すなわ
ち、埋戻しのSiOに対して好適なリフトオフマス
クが形成できてるのでリフトオフを容易となりバ
リの問題が解決できる。第３図に本発明の基本と
なる平坦化プロセスの作製工程の一例を示す。
近傍でほとんど吸収されてしまいレジスト底部ま
で到達しない性質がある。このため現像条件の制
御によつてレジストの下部をシユリンクさせてオ
ーバハングを持たせることが可能である。すなわ
ち、埋戻しのSiOに対して好適なリフトオフマス
クが形成できてるのでリフトオフを容易となりバ
リの問題が解決できる。第３図に本発明の基本と
なる平坦化プロセスの作製工程の一例を示す。
まず、第３図ａにおいて基板３１上にNb膜３
２をスパツタ法により被着した後、ネガ型の例え
ばRD2000Nレジスト（日立化製商品名）３３を
スピン塗布して、ベーク処理した後に、パターン
露光を行ない現像によつて矩形パターンを形成す
る。続いて、第３図ｂにおいて、CF4ガスによる
プラズマエツチングによりNbパターン３２を形
成する。続いて、SiOの埋戻し用のリフトオフを
形成するために第３図ｃにおいて、再び現像を行
ないレジストの底部をわずかにシユリンクさせオ
ーバハング形状のレジストパターン３３を形成す
る。このオーバハング量は、0.1〜0.3μｍ以内に
保つ様に現像液の組成と時間により制御する。続
いて、第３図ｄにおいて、絶縁膜SiO３４の被着
によつてNbパターン３２と同じ高さに成る様に
埋戻しを行う。続いて、第３図ｅにおいてアセト
ンによりリフトオフを行ないNbパターン３２と
埋戻したSiO３４を残して平坦化とする。この方
法は従来の様にドライエツチング後のレジストパ
ターンをそのままの形状では用いない。すなわ
ち、レジストパターンの底部をシユリンクさせオ
ーバハング形状としてからSiOの埋戻しを行うの
で、被着したSiO膜は絶対に連続膜とならず分離
することになる。
２をスパツタ法により被着した後、ネガ型の例え
ばRD2000Nレジスト（日立化製商品名）３３を
スピン塗布して、ベーク処理した後に、パターン
露光を行ない現像によつて矩形パターンを形成す
る。続いて、第３図ｂにおいて、CF4ガスによる
プラズマエツチングによりNbパターン３２を形
成する。続いて、SiOの埋戻し用のリフトオフを
形成するために第３図ｃにおいて、再び現像を行
ないレジストの底部をわずかにシユリンクさせオ
ーバハング形状のレジストパターン３３を形成す
る。このオーバハング量は、0.1〜0.3μｍ以内に
保つ様に現像液の組成と時間により制御する。続
いて、第３図ｄにおいて、絶縁膜SiO３４の被着
によつてNbパターン３２と同じ高さに成る様に
埋戻しを行う。続いて、第３図ｅにおいてアセト
ンによりリフトオフを行ないNbパターン３２と
埋戻したSiO３４を残して平坦化とする。この方
法は従来の様にドライエツチング後のレジストパ
ターンをそのままの形状では用いない。すなわ
ち、レジストパターンの底部をシユリンクさせオ
ーバハング形状としてからSiOの埋戻しを行うの
で、被着したSiO膜は絶対に連続膜とならず分離
することになる。
このためにリフトオフも従来に比べて容易とな
りSiOのバリも完全に無くすことができる様にな
つた。第４図は本発明の方法で形成した平坦化構
造の一例を示したものである。図で明らかな様に
埋戻しをしたSiO３４にはバリが無いので上層に
形成した配線パターン３５にも段差を生ずること
なく平坦化構造が実現できた。
りSiOのバリも完全に無くすことができる様にな
つた。第４図は本発明の方法で形成した平坦化構
造の一例を示したものである。図で明らかな様に
埋戻しをしたSiO３４にはバリが無いので上層に
形成した配線パターン３５にも段差を生ずること
なく平坦化構造が実現できた。
以下、本発明を実施例により詳細に説明する。
本発明によつて作製した線幅2μｍの制御線か
ら成るインライン型Nb系ジヨセフソン論理素子
の断面図を第５図に示す。
ら成るインライン型Nb系ジヨセフソン論理素子
の断面図を第５図に示す。
基板には、直径50mmφ、厚さ350μｍ、＜100＞
のSi基板５１を用いた。このSi基板５１には、
600nｍの熱酸化膜SiO2５２が施してある。
のSi基板５１を用いた。このSi基板５１には、
600nｍの熱酸化膜SiO2５２が施してある。
次に、Si基板５１の熱酸化膜SiO2５２上にグ
ランドプレーンとなる膜厚200nｍのNb膜５３を
直流マグネトロンスパツタ法により被着した。被
着条件は、Ar圧力２ｍTorrで、堆積速度3nｍ／
秒とした。次に、層間絶縁膜としてSiO５４を膜
厚250nｍ被着した。次に、下部電極となる膜厚
200nｍのNb膜５５をグランドプレーンと同じ条
件で被着した。次に、同一スパツタ装置内でSi基
板５１をAlターゲツト真下に移動してAlを3nｍ
被着した。Alの堆積速度は0.2nｍ／秒とした。
Al膜形成後、真空装置内に酸素ガスを0.5Torr導
入し、室温中で数分間自然放置することにより、
Alの表面酸化層AlOx５６を形成した。再び真空
排気後Si基板５１をNbターゲツトの真下に移動
し、直流マグネトロンスパツタ法によりNb膜を
100nｍの厚さに被着した。三層膜を形成後、Si基
板５１を真空装置により取出し、まず、下部電極
５５の配線部分および接合部分５６を含むレジス
トパターンを、次の条件で形成した。ネガ型レジ
ストであるRD2000Nレジストを膜厚1.5μｍにス
ピン塗布し、引続いて、窒素雰囲気中において、
80℃、30分間のプリベーク処理を行う。この後波
長領域200〜300nｍの光を放つXe−Hgランプ
500Wの光源を用いて、また石英ガラス上に所望
のパターンを持つホトマスクを用いて、光強度10
ｍＷ／cm2で15秒間照射した。その後、現像処理を
テトラメチルアンモニウム４％水溶液を用いて60
秒間の処理を行つた。この条件で形成したレジス
トパターンの断面形状は、ほぼ垂直である。な
お、この後のポストベーク処理はレジストの断面
形状を保つために行なわなかつた。次いで、この
Si基板５１を真空装置に挿入し、減圧した後、
CF4ガスによるプラズマエツチングによりCF4圧
力200ｍTorr、電力100Wの条件でレジストパタ
ーン以外のNb膜部分を除去した。Alの表面酸化
層AlOxが露出した時点でArによるイオンエツチ
ングに切り替え、Ar圧力1.5×10-4Torr、加速電
圧600eV、イオン電流密度500μA／cm2の条件下で
１分間のイオンエツチングを行つた後、引続い
て、下部電極５５配線部分のプラズマエツチング
を前述した条件で行つた。
ランドプレーンとなる膜厚200nｍのNb膜５３を
直流マグネトロンスパツタ法により被着した。被
着条件は、Ar圧力２ｍTorrで、堆積速度3nｍ／
秒とした。次に、層間絶縁膜としてSiO５４を膜
厚250nｍ被着した。次に、下部電極となる膜厚
200nｍのNb膜５５をグランドプレーンと同じ条
件で被着した。次に、同一スパツタ装置内でSi基
板５１をAlターゲツト真下に移動してAlを3nｍ
被着した。Alの堆積速度は0.2nｍ／秒とした。
Al膜形成後、真空装置内に酸素ガスを0.5Torr導
入し、室温中で数分間自然放置することにより、
Alの表面酸化層AlOx５６を形成した。再び真空
排気後Si基板５１をNbターゲツトの真下に移動
し、直流マグネトロンスパツタ法によりNb膜を
100nｍの厚さに被着した。三層膜を形成後、Si基
板５１を真空装置により取出し、まず、下部電極
５５の配線部分および接合部分５６を含むレジス
トパターンを、次の条件で形成した。ネガ型レジ
ストであるRD2000Nレジストを膜厚1.5μｍにス
ピン塗布し、引続いて、窒素雰囲気中において、
80℃、30分間のプリベーク処理を行う。この後波
長領域200〜300nｍの光を放つXe−Hgランプ
500Wの光源を用いて、また石英ガラス上に所望
のパターンを持つホトマスクを用いて、光強度10
ｍＷ／cm2で15秒間照射した。その後、現像処理を
テトラメチルアンモニウム４％水溶液を用いて60
秒間の処理を行つた。この条件で形成したレジス
トパターンの断面形状は、ほぼ垂直である。な
お、この後のポストベーク処理はレジストの断面
形状を保つために行なわなかつた。次いで、この
Si基板５１を真空装置に挿入し、減圧した後、
CF4ガスによるプラズマエツチングによりCF4圧
力200ｍTorr、電力100Wの条件でレジストパタ
ーン以外のNb膜部分を除去した。Alの表面酸化
層AlOxが露出した時点でArによるイオンエツチ
ングに切り替え、Ar圧力1.5×10-4Torr、加速電
圧600eV、イオン電流密度500μA／cm2の条件下で
１分間のイオンエツチングを行つた後、引続い
て、下部電極５５配線部分のプラズマエツチング
を前述した条件で行つた。
真空装置内より取り出し後、下部電極配線パタ
ーン上のレジストパターンを前述した現像液で20
秒間の現像処理を行ないレジストパターンの下部
を0.15μｍのアンダカツト量となる様にシユリン
クさせた。その後、再び真空装置内に挿入しSiO
５８により下部電極５５と同じ高さの200nｍに
なる様に埋戻しを行つた。その後、真空装置内よ
り取り出し、アセントを用いてリフトオフを行な
い平坦化とした。次いで、接合面積を決めるレジ
ストパターンを前述した条件で形成した。接合面
積は、1.8μｍ□ である。再び真空装置内に挿入
し、前述した下部電極５５配線パターンと同じ条
件でCF4によるプラズマエツチングにより上部電
極５７をエツチングした。この後、下部電極５５
と同じ方法でSiOの埋戻しを行つた。すなわち、
プラズマエツチング後の上部電極５７上のレジス
トパターンを現像処理によりシユリンクさせ底部
をアンダカツトにした後、膜厚100nｍとなる様
にSiOにより埋戻しを行つた。再び真空装置内よ
り取り出してアセトンによりリフトオフ処理を行
ないSiO５９によつて平坦化とした。この時点で
Alの表面酸化膜AlOxは、面積が決定されてトン
ネル接合を形成することになる。次いで、接合上
部電極表面をAr中の高周波放電によりクリーニ
ング処理をした後、Nb膜を300nｍの厚に被着し
た。Nbの被着条件は前記のグランドプレーン５
１、下部電極５５、上部電極５７と同様に直流マ
グネトロンスパツタによつて被着した。再び真空
装置内より取り出して前述した同じ条件でレジス
トパターンを作製した後、CF4ガスによるプラズ
マエツチングを行ないレジストパターン以外の
Nb膜部分をエツチングすることにより、上部電
極につながる配線パターン６０を形成した。この
後に、前述と同様にレジストパターンをシユリン
クさせてアンダカツトにした後、膜厚300nｍと
なる様にSiOにより埋戻しを行つた。再び真空装
置内より取り出してアセトンによつてリフトオフ
処理を行ないSiO６１によつて平坦化にした。次
いで、上部電極配線６０と分離するために層間絶
縁膜６２をSiOにより300nｍ被着し形成した。次
いで、制御線６３となるNb膜を前述した、グラ
ンドプレーン５３、下部電極５５、上部電極５
７、上部電極配線電極６０と同条件で膜厚400n
ｍ被着した。
ーン上のレジストパターンを前述した現像液で20
秒間の現像処理を行ないレジストパターンの下部
を0.15μｍのアンダカツト量となる様にシユリン
クさせた。その後、再び真空装置内に挿入しSiO
５８により下部電極５５と同じ高さの200nｍに
なる様に埋戻しを行つた。その後、真空装置内よ
り取り出し、アセントを用いてリフトオフを行な
い平坦化とした。次いで、接合面積を決めるレジ
ストパターンを前述した条件で形成した。接合面
積は、1.8μｍ□ である。再び真空装置内に挿入
し、前述した下部電極５５配線パターンと同じ条
件でCF4によるプラズマエツチングにより上部電
極５７をエツチングした。この後、下部電極５５
と同じ方法でSiOの埋戻しを行つた。すなわち、
プラズマエツチング後の上部電極５７上のレジス
トパターンを現像処理によりシユリンクさせ底部
をアンダカツトにした後、膜厚100nｍとなる様
にSiOにより埋戻しを行つた。再び真空装置内よ
り取り出してアセトンによりリフトオフ処理を行
ないSiO５９によつて平坦化とした。この時点で
Alの表面酸化膜AlOxは、面積が決定されてトン
ネル接合を形成することになる。次いで、接合上
部電極表面をAr中の高周波放電によりクリーニ
ング処理をした後、Nb膜を300nｍの厚に被着し
た。Nbの被着条件は前記のグランドプレーン５
１、下部電極５５、上部電極５７と同様に直流マ
グネトロンスパツタによつて被着した。再び真空
装置内より取り出して前述した同じ条件でレジス
トパターンを作製した後、CF4ガスによるプラズ
マエツチングを行ないレジストパターン以外の
Nb膜部分をエツチングすることにより、上部電
極につながる配線パターン６０を形成した。この
後に、前述と同様にレジストパターンをシユリン
クさせてアンダカツトにした後、膜厚300nｍと
なる様にSiOにより埋戻しを行つた。再び真空装
置内より取り出してアセトンによつてリフトオフ
処理を行ないSiO６１によつて平坦化にした。次
いで、上部電極配線６０と分離するために層間絶
縁膜６２をSiOにより300nｍ被着し形成した。次
いで、制御線６３となるNb膜を前述した、グラ
ンドプレーン５３、下部電極５５、上部電極５
７、上部電極配線電極６０と同条件で膜厚400n
ｍ被着した。
再び真空装置内より取り出して、前述した同じ
条件でレジストパターンを作製した後、CF4ガス
によるプラズマエツチングを行ないレジストパタ
ーン以外のNb膜部分をエツチングすることによ
り制御線６３を形成した。この後に、前述と同様
にレジストパターンをシユリンクさせてアンダカ
ツトにした後、膜厚400nｍとなる様にSiOにより
埋戻しを行つた。再び真空装置内より取り出して
アセトンによつてリフトオフ処理を行ないSiO６
４によつて平坦化にした。以上の工程を経て平坦
化プロセスがすべて完了した。
条件でレジストパターンを作製した後、CF4ガス
によるプラズマエツチングを行ないレジストパタ
ーン以外のNb膜部分をエツチングすることによ
り制御線６３を形成した。この後に、前述と同様
にレジストパターンをシユリンクさせてアンダカ
ツトにした後、膜厚400nｍとなる様にSiOにより
埋戻しを行つた。再び真空装置内より取り出して
アセトンによつてリフトオフ処理を行ないSiO６
４によつて平坦化にした。以上の工程を経て平坦
化プロセスがすべて完了した。
〔発明の効果〕
本発明により、従来問題となつていたSiOのバ
リは完全に無くすことが出来た。この結果上層の
配線パターンの断線が皆無となり高集積化の実現
が可能となつた。例えば、100個直接に接続した
1.8μｍ□ のジヨセフソン接合の超電導臨界電流
（Ic）のバラツキは±11％であつた。この様な結
果から回路の動作マージンも大幅に向上した。
リは完全に無くすことが出来た。この結果上層の
配線パターンの断線が皆無となり高集積化の実現
が可能となつた。例えば、100個直接に接続した
1.8μｍ□ のジヨセフソン接合の超電導臨界電流
（Ic）のバラツキは±11％であつた。この様な結
果から回路の動作マージンも大幅に向上した。
また、再現性および信頼性の点においても、き
わめて高いことが動作実験の中で明らかとなつ
た。
わめて高いことが動作実験の中で明らかとなつ
た。
第１図は従来法の平坦化プロセスの工程図、第
２図は上層パターンの断切れを示す説明図、第３
図は本発明の平坦化プロセスの工程図、第４図は
本発明の平坦化を示す説明図、第５図は本発明に
より作製したインライン型Nb系ジヨセフソン論
理接合素子のそれぞれの断面図を示す。 １１，３１……基板、５１……Si基板、１２，
３２……Nbパターン、１３，３３……レジスト
パターン、１４，３４，５８，５９，６１，６４
……埋戻しをしたSiO膜、１５，３５……上層の
配線パターン、５２，５４，６２……層間絶縁
膜、５５……Nb下部電極、５６……トンネル接
合（表面酸化層AlOx）、５７……Nb上部電極、
６０……Nb上部電極配線電極。
２図は上層パターンの断切れを示す説明図、第３
図は本発明の平坦化プロセスの工程図、第４図は
本発明の平坦化を示す説明図、第５図は本発明に
より作製したインライン型Nb系ジヨセフソン論
理接合素子のそれぞれの断面図を示す。 １１，３１……基板、５１……Si基板、１２，
３２……Nbパターン、１３，３３……レジスト
パターン、１４，３４，５８，５９，６１，６４
……埋戻しをしたSiO膜、１５，３５……上層の
配線パターン、５２，５４，６２……層間絶縁
膜、５５……Nb下部電極、５６……トンネル接
合（表面酸化層AlOx）、５７……Nb上部電極、
６０……Nb上部電極配線電極。
Claims (1)
- 【特許請求の範囲】 １ 以下の各工程を有することを特徴とする平坦
型ジヨセフソン接合素子の作製方法。 (1) 金属薄膜上に、アジド化合物とポリビニール
フエノールを主成分とするネガ型レジストパタ
ーンを作製する第１の工程 (2) 上記レジストパターンをマスクとしてドライ
エツチングにより上記金属薄膜よりなるパター
ンを形成する第２の工程 (3) 上記金属薄膜よりなるパターン上に残存した
上記レジストパターンの下部側壁を、現像処理
によりシユリンクさせる第３の工程 (4) 上記金属薄膜よりなるパターン及びそれ以外
の部分に絶縁膜を被着する第４の工程 (5) 上記レジストパターンを溶媒系により除去
し、上記レジストパターン上の絶縁膜を除去す
る第５の工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172516A JPS6233485A (ja) | 1985-08-07 | 1985-08-07 | 平坦型ジヨセフソン接合素子の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60172516A JPS6233485A (ja) | 1985-08-07 | 1985-08-07 | 平坦型ジヨセフソン接合素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6233485A JPS6233485A (ja) | 1987-02-13 |
| JPH0513395B2 true JPH0513395B2 (ja) | 1993-02-22 |
Family
ID=15943404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60172516A Granted JPS6233485A (ja) | 1985-08-07 | 1985-08-07 | 平坦型ジヨセフソン接合素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6233485A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710989A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Pattern manufacture for jusephson-junction element |
| JPS58209183A (ja) * | 1982-05-31 | 1983-12-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
-
1985
- 1985-08-07 JP JP60172516A patent/JPS6233485A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710989A (en) * | 1980-06-25 | 1982-01-20 | Hitachi Ltd | Pattern manufacture for jusephson-junction element |
| JPS58209183A (ja) * | 1982-05-31 | 1983-12-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6233485A (ja) | 1987-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595656B2 (en) | Double-masking technique for increasing fabrication yield in superconducting electronics | |
| US4904619A (en) | Method of forming Josephson junction devices | |
| JPS6161280B2 (ja) | ||
| US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
| JPH0513395B2 (ja) | ||
| JPH01168080A (ja) | ジョセフソン接合素子の作製方法 | |
| JPS62195190A (ja) | プレ−ナ型ジヨセフソン接合素子の形成法 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| JPH0530310B2 (ja) | ||
| JPH07142776A (ja) | パターンの形成方法 | |
| JPS6233444A (ja) | 多層配線の形成方法 | |
| JPH0456252A (ja) | 半導体装置の製造方法 | |
| JPS60154539A (ja) | アルミ配線の形成方法 | |
| JPS61272981A (ja) | ジヨセフソン装置の製造方法 | |
| JPS61263180A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0637365A (ja) | 超電導配線の接続構造 | |
| JPH0367351B2 (ja) | ||
| JPS6086834A (ja) | パタ−ンの形成方法 | |
| JPH04352479A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS63205973A (ja) | ジヨセフソン接合の形成方法 | |
| JPH04192383A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS6028237A (ja) | 半導体装置の製造方法 | |
| JPH01152774A (ja) | ジョセフソン接合素子の形成方法 | |
| JPH0448788A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS61278181A (ja) | ジヨゼフソン素子の作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |