JPS6086834A - パタ−ンの形成方法 - Google Patents
パタ−ンの形成方法Info
- Publication number
- JPS6086834A JPS6086834A JP19427183A JP19427183A JPS6086834A JP S6086834 A JPS6086834 A JP S6086834A JP 19427183 A JP19427183 A JP 19427183A JP 19427183 A JP19427183 A JP 19427183A JP S6086834 A JPS6086834 A JP S6086834A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- resist
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ドライエツチングによって形成する、超電導
集積回路の電極材として用いる超電導遷移金属またはそ
の遷移化合物のパターン形成方法に関する。
集積回路の電極材として用いる超電導遷移金属またはそ
の遷移化合物のパターン形成方法に関する。
超電導集積回路の磁気遮蔽板に用いるグランドプレーン
は、通常遷移金槁の一種であるＮｂ膜が用いられる。こ
のパターンの形成方法はＨＦ系のエツチングによシ形成
している。この化学エツチング法では第１図に示す様に
Ｎｂのパターンのエツジ１２が急峻と成シ上層のパター
ンが、しばしば段切れ（丸印点線で示す）を生じ問題と
なっていた。この問題を低減するためにはドライエツチ
ング法を用いてパターンエツジをテーパに形成する方法
が提案されている。第２図（ａ）は、その−例を示した
ものである。まず、パターンを形成すべきＮｂ膜２２上
にレジストパターン２４を形成する。レジストにはポジ
型ＡＺ１３５０Ｊ １国ヘキスト社製）が用いられ、現
像後ポストベークを１２０〜１５０Ｃの範囲で処理し、
レジストパターン２４のエツジにテーパを形成する。こ
の後、第２図（ｂ）に示す様にイオンエツチングもしく
はスパッタエツチングでＮｂ膜２３をエツチングする。
は、通常遷移金槁の一種であるＮｂ膜が用いられる。こ
のパターンの形成方法はＨＦ系のエツチングによシ形成
している。この化学エツチング法では第１図に示す様に
Ｎｂのパターンのエツジ１２が急峻と成シ上層のパター
ンが、しばしば段切れ（丸印点線で示す）を生じ問題と
なっていた。この問題を低減するためにはドライエツチ
ング法を用いてパターンエツジをテーパに形成する方法
が提案されている。第２図（ａ）は、その−例を示した
ものである。まず、パターンを形成すべきＮｂ膜２２上
にレジストパターン２４を形成する。レジストにはポジ
型ＡＺ１３５０Ｊ １国ヘキスト社製）が用いられ、現
像後ポストベークを１２０〜１５０Ｃの範囲で処理し、
レジストパターン２４のエツジにテーパを形成する。こ
の後、第２図（ｂ）に示す様にイオンエツチングもしく
はスパッタエツチングでＮｂ膜２３をエツチングする。
この過程ではレジストパターン２４もエツチングされ、
膜厚の薄いエツジ部がまず除去され、その下のＮｂ膜２
３が露出する。露出しだＮ ｂ膜２３は最初から露出し
ていたＮｂ膜２３とともにエツチングされる。その結果
、第２図（Ｃ）に示す様にエツジ部がテーパから成るＮ
ｂパターン２３が形成できる。
膜厚の薄いエツジ部がまず除去され、その下のＮｂ膜２
３が露出する。露出しだＮ ｂ膜２３は最初から露出し
ていたＮｂ膜２３とともにエツチングされる。その結果
、第２図（Ｃ）に示す様にエツジ部がテーパから成るＮ
ｂパターン２３が形成できる。
しかし、この方法ではレジストパターン２４のテーパを
寸法積度を良く形成することが最大のポイントであるが
、前記したポストベークでは、再現性良く形成すること
が、きわめて難しく、また、Ｎｂ膜の特性も高温のボス
トベーク処理では、変化する欠点がある。このようなこ
とから本方法を用いるＮｂ膜のテーパエツチングを形成
するには、多く問題が生じた。
寸法積度を良く形成することが最大のポイントであるが
、前記したポストベークでは、再現性良く形成すること
が、きわめて難しく、また、Ｎｂ膜の特性も高温のボス
トベーク処理では、変化する欠点がある。このようなこ
とから本方法を用いるＮｂ膜のテーパエツチングを形成
するには、多く問題が生じた。
本発明の目的は、超電導集積回路の電極材として用いら
れる超電導遷移金属であるＮｂもしくはその遷移化置物
であるＮ ｂ Ｎ 、 Ｍ ｏ Ｎ 、 Ｎｂ５Ｓ着。
れる超電導遷移金属であるＮｂもしくはその遷移化置物
であるＮ ｂ Ｎ 、 Ｍ ｏ Ｎ 、 Ｎｂ５Ｓ着。
１’Ｊ ｂ ａ Ｇ ｅ＊ Ｎ ｂ ｓ ＡＺ ＋ Ｖ
ｓ Ｓ ｉ＋ Ｍ ＯＲｅ等のパターンエツジを任意の
テーパ形状に形成し、上層のパターンの段切れを皆無す
ることを可能としたパターンの形成方法を提供するもの
である。
ｓ Ｓ ｉ＋ Ｍ ＯＲｅ等のパターンエツジを任意の
テーパ形状に形成し、上層のパターンの段切れを皆無す
ることを可能としたパターンの形成方法を提供するもの
である。
上記目的を実現するために、本発明では従来のポジ型Ａ
Ｚ１３５０Ｊレジストに比べて、耐ドライエツチング性
に優れ、かつ、現像条件によって任意のレジスト断面形
状が形成できるネガ型しジス）ＭＢ２ （ルＤ２００Ｏ
Ｎ、商品名、日立化成（株）装、フェノール樹脂とアジ
ド感光剤を含む）を用い、ドライエツチングと、併用し
て達成した。ノゝターンの形＃２法は４３図（ａ）に示
す様に超電導遷移金属の一種である１Ｖｂｌｌｊ３２表
面上に膜厚１．２μｍの厚さにレジスト層をスピン塗布
した。次に、７０Ｃ，３０分のプリベーク処理を行った
後、波長２００〜ａｏｏｎｍの遠紫外光によム所望ノく
ターンを照射した。この時の露光条件は、光強度１０
ｍＷ／ ｃｍ２で１２秒間照射した。その後、現像処理
をブトラメチルアンモニウムの４％水浴液を用いて６０
秒間の夕＋１埋を行った。この結果、第３図（ｂ）に示
す様に逆台形の断面形状を持つレジストパターンを得る
ことが出来た。この条件で形成した逆テーパ月度θは、
４５度であった。これをＮｂ膜のマスクとしイオンシリ
ングを行うと第３図（Ｃ）に示す様に、まず、Ｎｂ膜３
２の蕗山部がエツチングされ、さらにレジスト層くター
ンも順次エツチングされるので、膜厚の薄いエッチ部で
は、新たにｌ’Ｊ ｂ膜３２が露出される。露・出した
Ｎｂ膜３２はエツチングが進行するにつれ、それまで露
出していたｌ’Ｊｂ膜に続いてエツチングされる。
Ｚ１３５０Ｊレジストに比べて、耐ドライエツチング性
に優れ、かつ、現像条件によって任意のレジスト断面形
状が形成できるネガ型しジス）ＭＢ２ （ルＤ２００Ｏ
Ｎ、商品名、日立化成（株）装、フェノール樹脂とアジ
ド感光剤を含む）を用い、ドライエツチングと、併用し
て達成した。ノゝターンの形＃２法は４３図（ａ）に示
す様に超電導遷移金属の一種である１Ｖｂｌｌｊ３２表
面上に膜厚１．２μｍの厚さにレジスト層をスピン塗布
した。次に、７０Ｃ，３０分のプリベーク処理を行った
後、波長２００〜ａｏｏｎｍの遠紫外光によム所望ノく
ターンを照射した。この時の露光条件は、光強度１０
ｍＷ／ ｃｍ２で１２秒間照射した。その後、現像処理
をブトラメチルアンモニウムの４％水浴液を用いて６０
秒間の夕＋１埋を行った。この結果、第３図（ｂ）に示
す様に逆台形の断面形状を持つレジストパターンを得る
ことが出来た。この条件で形成した逆テーパ月度θは、
４５度であった。これをＮｂ膜のマスクとしイオンシリ
ングを行うと第３図（Ｃ）に示す様に、まず、Ｎｂ膜３
２の蕗山部がエツチングされ、さらにレジスト層くター
ンも順次エツチングされるので、膜厚の薄いエッチ部で
は、新たにｌ’Ｊ ｂ膜３２が露出される。露・出した
Ｎｂ膜３２はエツチングが進行するにつれ、それまで露
出していたｌ’Ｊｂ膜に続いてエツチングされる。
結果として、第３図（Ｃ）に示す様なノ（ターンのエツ
ジがテーパ形状と成シ目的が達成された。最後に、Ｎｂ
膜上に残った不要レジストを酸素ガスを用いたプラズマ
アッシャによシ軽＜処理し、仕上げとしてアセント中で
超音波処理を行ない第３図（ｄ）に示す様な、パターン
が得られた。
ジがテーパ形状と成シ目的が達成された。最後に、Ｎｂ
膜上に残った不要レジストを酸素ガスを用いたプラズマ
アッシャによシ軽＜処理し、仕上げとしてアセント中で
超音波処理を行ない第３図（ｄ）に示す様な、パターン
が得られた。
以下、実施例について詳細に説明する。
実施例４
本発明によって形成した遷移金属Ｎｂを用いた超電導集
積回路の断面図を第４図に示す。
積回路の断面図を第４図に示す。
基板には、直径５０ｍｍφ、厚さ３５０μｍ＜ｉ ｏ
ｏ＞のＳｉ基板４１を用いた。なお、Ｂｉ基板上には、
６００ｎｍの熱酸化膜４３が施してちる。このＳｉ基板
上４１上にグランドプレン用のＮｂ膜を高速スパッタ法
によシ膜厚３ＱＱｎｍ被着した。次に、Ｎｂ膜をテーノ
くエツチングするだめのＭＲＳレジストを膜厚１．５μ
ｍにスピン塗布して形成した。引続いて、窒素雰囲気中
において、７．０Ｇ、３０分のプリベーク処理を後った
後、波長領域２００〜３００ｎｍの光を放つＸｅ−Ｈｇ
ランプ５００Ｗの光源を用いて、石英ガラス上に所望の
パターンを持つホトマスクラ用いて、光強度１０ ｍＷ
／Ｃｒｎ”で１５秒間照射した。その後、現像処理をチ
アド２メチルアンモニウムの４％水溶液を用いて８０秒
間の処理を行った。この条件で形成したレジストマスク
の逆テーパ角度θは４５度であった。なお、この後のボ
ストベークは、レジストの断面形状を保つために行なわ
なかった。
ｏ＞のＳｉ基板４１を用いた。なお、Ｂｉ基板上には、
６００ｎｍの熱酸化膜４３が施してちる。このＳｉ基板
上４１上にグランドプレン用のＮｂ膜を高速スパッタ法
によシ膜厚３ＱＱｎｍ被着した。次に、Ｎｂ膜をテーノ
くエツチングするだめのＭＲＳレジストを膜厚１．５μ
ｍにスピン塗布して形成した。引続いて、窒素雰囲気中
において、７．０Ｇ、３０分のプリベーク処理を後った
後、波長領域２００〜３００ｎｍの光を放つＸｅ−Ｈｇ
ランプ５００Ｗの光源を用いて、石英ガラス上に所望の
パターンを持つホトマスクラ用いて、光強度１０ ｍＷ
／Ｃｒｎ”で１５秒間照射した。その後、現像処理をチ
アド２メチルアンモニウムの４％水溶液を用いて８０秒
間の処理を行った。この条件で形成したレジストマスク
の逆テーパ角度θは４５度であった。なお、この後のボ
ストベークは、レジストの断面形状を保つために行なわ
なかった。
次に、このレジストマスクを形成したＳｉ基板４１を真
空槽に挿入し、４Ｘ１０−７Ｔｏｒｒに減圧した後、Ａ
ｒ圧力１゜５Ｘ１０−”ｌ’ｏｒｒ、加速電圧６００ｅ
■、イオン電流密度５００μＡ ７ｃｍ ”の条件でイ
オンエツチングを行った。エツチング後、Ｎｂ膜４２上
の不要レジストを酸素によるプラズマ灰化とアセトンの
併用によシ完全除去し、Ｎｂグランドプレーン４２を形
成した。この時のＮｂパターンのテーパ角度θは４５度
（テーパ角θは図中に示す）であった。引続いて、陽極
酸化法によシＮｂ膜４２０表面にＮｂｚＯｓ ４４を形
成した。引続いて、眉間絶縁膜として８ｉ０４５を真空
蒸着法によシ膜厚２００ｎｍ被着した。次に、下部電極
４６のＮｂ膜をグランドプレン４２のＮｂ膜と同様に高
速スパッタ法によって、膜厚２００ｎｍ被着した。
空槽に挿入し、４Ｘ１０−７Ｔｏｒｒに減圧した後、Ａ
ｒ圧力１゜５Ｘ１０−”ｌ’ｏｒｒ、加速電圧６００ｅ
■、イオン電流密度５００μＡ ７ｃｍ ”の条件でイ
オンエツチングを行った。エツチング後、Ｎｂ膜４２上
の不要レジストを酸素によるプラズマ灰化とアセトンの
併用によシ完全除去し、Ｎｂグランドプレーン４２を形
成した。この時のＮｂパターンのテーパ角度θは４５度
（テーパ角θは図中に示す）であった。引続いて、陽極
酸化法によシＮｂ膜４２０表面にＮｂｚＯｓ ４４を形
成した。引続いて、眉間絶縁膜として８ｉ０４５を真空
蒸着法によシ膜厚２００ｎｍ被着した。次に、下部電極
４６のＮｂ膜をグランドプレン４２のＮｂ膜と同様に高
速スパッタ法によって、膜厚２００ｎｍ被着した。
レジストマスクは、グランドプレーンマスクと同様に形
成した。この後、Ｓｉ基板４１を真空槽内に挿入し、４
Ｘ１０−？Ｔｏｒｒ に減圧した後、グランドプレーン
と同様な条件でイオンエツチングを行ない、真空槽内に
取シ出し、不要レジストを酸素によるプラズマ灰化とア
セトンの併用によシ完全除去し、下部電極４６を形成し
た。この時のテｚ＜角度θは４５にで形成され、これは
グランドプレーン４２と同様であった。次に、下部電極
４６と層間絶縁膜４５上に接合用のウィンドウ孔４８の
レジストマスクを次の条件で形成した。レジストの膜厚
０．６μｍをスピン塗布によシ形成し、窒素空気中にお
いて、７０Ｃ，３０分のプリベーク処理を行った後、前
記の露光強度で、所望パターンを８秒間照射した。その
後、現像を５０秒間行ない逆テーパ角度６０度に成る様
に形成した。
成した。この後、Ｓｉ基板４１を真空槽内に挿入し、４
Ｘ１０−？Ｔｏｒｒ に減圧した後、グランドプレーン
と同様な条件でイオンエツチングを行ない、真空槽内に
取シ出し、不要レジストを酸素によるプラズマ灰化とア
セトンの併用によシ完全除去し、下部電極４６を形成し
た。この時のテｚ＜角度θは４５にで形成され、これは
グランドプレーン４２と同様であった。次に、下部電極
４６と層間絶縁膜４５上に接合用のウィンドウ孔４８の
レジストマスクを次の条件で形成した。レジストの膜厚
０．６μｍをスピン塗布によシ形成し、窒素空気中にお
いて、７０Ｃ，３０分のプリベーク処理を行った後、前
記の露光強度で、所望パターンを８秒間照射した。その
後、現像を５０秒間行ない逆テーパ角度６０度に成る様
に形成した。
次に、Ｓｉ基板４１を真空槽内に挿入し、４×１０””
Ｔｏｒｒに一度減圧した後にＡｒスパッタクリーニング
を、ｒｆパワー５Ｗ、Ａｒ圧力３Ｘ１０−”ｐｏｒｒで
５分間行った後、再び、真空度４ＸＩＯ−７Ｔｏｒｒ
に減圧し、ＳｉＯを膜厚２７０ｎｍ被着した。この後、
真空槽内から取シ出しアセトンによるリフトオフ処理に
よシラインド孔４８を形成した。次に、トンネル接合を
形成するために、Ｓｉ基板４１を真空槽に挿入し４Ｘ１
０−’’［’ｏｒｒまで減圧した後、Ａｒスパッタクリ
ーニングを次の条件で、下部電極３５の露出部を行った
。
Ｔｏｒｒに一度減圧した後にＡｒスパッタクリーニング
を、ｒｆパワー５Ｗ、Ａｒ圧力３Ｘ１０−”ｐｏｒｒで
５分間行った後、再び、真空度４ＸＩＯ−７Ｔｏｒｒ
に減圧し、ＳｉＯを膜厚２７０ｎｍ被着した。この後、
真空槽内から取シ出しアセトンによるリフトオフ処理に
よシラインド孔４８を形成した。次に、トンネル接合を
形成するために、Ｓｉ基板４１を真空槽に挿入し４Ｘ１
０−’’［’ｏｒｒまで減圧した後、Ａｒスパッタクリ
ーニングを次の条件で、下部電極３５の露出部を行った
。
Ａｒ圧力３Ｘ１０−” Ｔａｒｔ、 ８００ Ｖ、 ３
０分間である。この後、ＩＸＩＧ−”Ｔｏｒｒに設定し
Ａｒ＋４−〇２の混合ガスを用いて、１ｏｏｖ、ｇｏ分
の酸化処理を行ないトンネル接合４７を形成した。
０分間である。この後、ＩＸＩＧ−”Ｔｏｒｒに設定し
Ａｒ＋４−〇２の混合ガスを用いて、１ｏｏｖ、ｇｏ分
の酸化処理を行ないトンネル接合４７を形成した。
この後、再び４ＸｌＯ−’Ｔｏｒｒまで減圧し、尚速ス
パッタ法によｆｉＮｂを膜厚３７Ｑｎｍ被着した。
パッタ法によｆｉＮｂを膜厚３７Ｑｎｍ被着した。
この後、真空槽内によシ取シ出し、上部電極４９用のレ
ジストマスクを、グランドプレーン４２および下部電極
４６と同様な条件で作製した。この後、再び、Ｓｉ基板
４１を真空槽内に挿入しイオンエツチングを行った。エ
ツチング条件はグランドプレーン４２と同じである。エ
ツチング後、真空槽内よシ取り出し上部電極４９上の不
要レジストを酸素によるプラズマ灰化とアセトンを併用
し完全除去して上部電極４９を形成した。なお、テーパ
角度θは、４５°に形成された。最後に保護膜用のレジ
ストマスクを接合用絶縁膜４８と上部’［ｔ ＋ｔ ４
９上に形成した。レジストマスクの形成条件は、グラン
ドプレーン４２と同様に作製した。
ジストマスクを、グランドプレーン４２および下部電極
４６と同様な条件で作製した。この後、再び、Ｓｉ基板
４１を真空槽内に挿入しイオンエツチングを行った。エ
ツチング条件はグランドプレーン４２と同じである。エ
ツチング後、真空槽内よシ取り出し上部電極４９上の不
要レジストを酸素によるプラズマ灰化とアセトンを併用
し完全除去して上部電極４９を形成した。なお、テーパ
角度θは、４５°に形成された。最後に保護膜用のレジ
ストマスクを接合用絶縁膜４８と上部’［ｔ ＋ｔ ４
９上に形成した。レジストマスクの形成条件は、グラン
ドプレーン４２と同様に作製した。
すなわち、レジスト膜厚は１．５μｍである。再び、Ｓ
ｉ基板４１を真空槽内に挿入し、ＳｉＯを膜厚１μｍ被
着した。この後、真壁槽内よシ取シ出しアセトンによシ
リ７トオフ処理を行ない保護膜５０を形成し完了した。
ｉ基板４１を真空槽内に挿入し、ＳｉＯを膜厚１μｍ被
着した。この後、真壁槽内よシ取シ出しアセトンによシ
リ７トオフ処理を行ない保護膜５０を形成し完了した。
以上、述べた様に、Ｎｂパターンの形成は、レジストマ
スクにＭＲＳレジストの逆台形の形状を持ち、イオンエ
ツチングによシテーパから成る電極パターンを形成した
。
スクにＭＲＳレジストの逆台形の形状を持ち、イオンエ
ツチングによシテーパから成る電極パターンを形成した
。
一方、絶縁膜は、ＭＲＳレジストをす７トオフマスクと
しパターン、を形成した。
しパターン、を形成した。
この結果、従来問題と成っていた段差急峻による各層間
の段切れが皆無と成る超電導集積回路のパターン形成が
実現達成できた。
の段切れが皆無と成る超電導集積回路のパターン形成が
実現達成できた。
また、本発明は、超電導遷移化合物であるＮｂＮ。
ＭｏＮ、 Ｎｂ３Ｇｅ＋ Ｎｂ５Ａ４ Ｎｂａ８ｍ、
’ｖｌｓ ｉ 、 Ｍｏ１ｒｅ等のテーハハターンを形
成する上でも極めて有効であることを確認した。
’ｖｌｓ ｉ 、 Ｍｏ１ｒｅ等のテーハハターンを形
成する上でも極めて有効であることを確認した。
本発明のパターンの形成方法によシ、急峻な段差によシ
生じる各層間の段切れが皆無となシ、また超電導集積回
路のパターンが充分な信頼度を以て形成できた。
生じる各層間の段切れが皆無となシ、また超電導集積回
路のパターンが充分な信頼度を以て形成できた。
第１図はパターンエツジにおける段切れを示す断面図、
第２図（ａ）〜（Ｃ）は従来方法のパターン形成の各工
程を示す断面図、第３図＜ａ＞〜（ｄ）は本発明のパタ
ーン形成の各工程を示す断面図、第４図は本発明によシ
形成した超電導集積回路の断面図である。 １１．２１．３１・・・基板、１２，２２．３２・・・
Ｎｂ膜、１３・・・上層のパターン、２４．３４・・・
レジストマスク、４１・・・Ｂｔ基板、４２・・・Ｎｂ
グランドプレーン、４３・・・熱酸化膜、４４・・・Ｎ
ｂ１Ｏｓｓ４５・・・ＳｉＯ層間絶縁膜、４６・・・下
部電極、４７・・・トンネル接合、４８・・・ＳｉＯ接
合用ウィつドウ第 ｌ 目 第 ２ 凹 第 ３ 日 （ｂ：
第２図（ａ）〜（Ｃ）は従来方法のパターン形成の各工
程を示す断面図、第３図＜ａ＞〜（ｄ）は本発明のパタ
ーン形成の各工程を示す断面図、第４図は本発明によシ
形成した超電導集積回路の断面図である。 １１．２１．３１・・・基板、１２，２２．３２・・・
Ｎｂ膜、１３・・・上層のパターン、２４．３４・・・
レジストマスク、４１・・・Ｂｔ基板、４２・・・Ｎｂ
グランドプレーン、４３・・・熱酸化膜、４４・・・Ｎ
ｂ１Ｏｓｓ４５・・・ＳｉＯ層間絶縁膜、４６・・・下
部電極、４７・・・トンネル接合、４８・・・ＳｉＯ接
合用ウィつドウ第 ｌ 目 第 ２ 凹 第 ３ 日 （ｂ：
Claims (1)
- 【特許請求の範囲】 １、下記の工程を含むことを特徴とするパターン１１成
方法。 （ａ） 被加工基板上にネガ型ホトレジスト膜を、０．
８〜１．８μｍ塗布する工程、 （ｂ） 前記ホトレジスト膜を７０Ｃ〜８０Ｃで２０〜
３０分間プリベーク処理をし、所望部分に波長２００〜
ａｏｏｎｍの遠紫外光を照射する工程、 （Ｃ） 前記ホトレジスト膜を現像して、断面形状が垂
直ないし任意の逆台形から成るレジストパターンを形成
する工程、および （ｄ） 前記レジストパターンをマスクにシ、上記被加
工基板をドライエツチングし、端部がテーパを持つパタ
ーンを形成する工程。 ２ 前記被加工基板は、超電導遷移金属もしくはその遷
移化合物であることを特徴とする特許請求の範囲第１項
記載のパターン形成方法。 ＆ 前記ネガ型ホトレジストの組成線、感光性アジド化
合物とポリビニルフェノール樹脂を主成分であることを
特徴とする特許請求の範囲第１項もしぐは第２項記載の
パターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19427183A JPS6086834A (ja) | 1983-10-19 | 1983-10-19 | パタ−ンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19427183A JPS6086834A (ja) | 1983-10-19 | 1983-10-19 | パタ−ンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6086834A true JPS6086834A (ja) | 1985-05-16 |
Family
ID=16321841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19427183A Pending JPS6086834A (ja) | 1983-10-19 | 1983-10-19 | パタ−ンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6086834A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277746A (ja) * | 1986-05-27 | 1987-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100382754B1 (ko) * | 1996-10-31 | 2003-07-22 | 삼성전자주식회사 | 메모리 소자 |
-
1983
- 1983-10-19 JP JP19427183A patent/JPS6086834A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62277746A (ja) * | 1986-05-27 | 1987-12-02 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| KR100382754B1 (ko) * | 1996-10-31 | 2003-07-22 | 삼성전자주식회사 | 메모리 소자 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6086834A (ja) | パタ−ンの形成方法 | |
| JPH07161711A (ja) | パターン形成法 | |
| JPS60149181A (ja) | 超電導多層配線の製造方法 | |
| JPS5978586A (ja) | Ｎｂのパタ−ン形成法 | |
| JPH04111422A (ja) | 半導体装置の製造方法 | |
| JPS59141228A (ja) | 微細パタ−ン形成方法 | |
| JPH0145218B2 (ja) | ||
| JPS62195190A (ja) | プレ−ナ型ジヨセフソン接合素子の形成法 | |
| JPH01168080A (ja) | ジョセフソン接合素子の作製方法 | |
| JPS61150281A (ja) | 半導体装置の製造方法 | |
| JPH0513395B2 (ja) | ||
| JPS6086543A (ja) | 微細パタ−ン形成方法 | |
| JPH0213466B2 (ja) | ||
| JPH0210589B2 (ja) | ||
| JPH0511432B2 (ja) | ||
| JPS6196783A (ja) | ジヨセフソン素子用微細パタ−ンの形成方法 | |
| JPH04192383A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS58223327A (ja) | 電子ビ−ムを用いた位置合わせ方法 | |
| JPH03233982A (ja) | ジョセフソン接合素子のパターン形成方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPS5961975A (ja) | ジヨセフソン素子とその製造方法 | |
| JPH01154060A (ja) | フォトマスクの製造方法 | |
| JPS60130183A (ja) | ジヨセフソン集積回路作製用レジストステンシルマスク | |
| JPS634700B2 (ja) | ||
| JPS60147116A (ja) | パタ−ン形成方法 |