JPS58223327A - 電子ビ−ムを用いた位置合わせ方法 - Google Patents
電子ビ−ムを用いた位置合わせ方法Info
- Publication number
- JPS58223327A JPS58223327A JP10726282A JP10726282A JPS58223327A JP S58223327 A JPS58223327 A JP S58223327A JP 10726282 A JP10726282 A JP 10726282A JP 10726282 A JP10726282 A JP 10726282A JP S58223327 A JPS58223327 A JP S58223327A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- film
- electron beam
- substrate
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
Landscapes
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
(1)発明の技術分里工
本発明は、電子ビームを用いた位置合わせ方法に関する
。特に、各種のドライエツチング法に対して有効な、位
置合わせ方法の改良に関する。 (2) 技術の背景 半導体装置の製造方法において必須とされるフォトリソ
グラフィー法1=おけるフォトレジストのν光は、従来
、紫外線等によってなされてお1)、かかる紫外線はガ
ラスに対する透過性を自するため、ノにターン形成には
、主としてH[望の・ξターンを有するガラス製のフォ
トマスクが使用されてきた。ところが、紫外線露光の際
には、回折現象や反射現象が付随して発生するため、パ
ターンの微Mll化には自ずから限度があ()、現在の
技術水準Tはほぼ極限に近づいている○従って紫外線に
よる?iW光方法での・Qターン精度をこれ以上改善す
ることは容易ではない。 そこで、紫外線に比してエネルギーも強く、回折現象や
反射現象を伴なわt「い電子ビーム直接露うt法が開発
された。この方法は、フォトマスクを使用せず、ビーム
径を極力小さくし、外部から電子ビームを電磁気学的に
走査するこまにより、電子ビームの選択的胛射をもって
レジストの露光な行ない、すぐれたノミターン様変な得
ている。 ところで、紫外線露光の場合は、フォトレジストを感光
させない可視光をもってパターンの位置合わせななすこ
とができたが、電子ビーム威光法においては、電子ビー
ムをもって位置合わせなせばるなぐず、その際、位置合
わせマーク上のレジストが露光されることはやむを得な
い。したがって、位置合わせマーク上のレジストの一部
、ずなワチ、露光された領域のレジストは次の現像工程
において除去さJする())で、続くエツチング、堆積
、拡散等の累子形成工程において、位置合わせマークの
一部が基板表向に露出していることとな1」、エツチン
グによっては直接的に、唯積にJ:つてはこの堆積物を
除去する工程において間接的に、位置合わせマークが損
傷を受ける可能1テトがある。 (3) 従来技術と問題点 そこで、従来技術においては、モリブデンシリザイ)’
(+7oS11等をもって、電子ビーム露光用位置合わ
イトマーク・ンターンの形成をなし、次工程以降の工程
において使用さ牙する動用1的、化学的処理方法に対応
してマーク・ξターンの保→をt「すべく、し2スト、
二酸化シリコン(SiO2)、窒化シリコン(S i
3N 4)等の中から適宜選択された材料により、工程
毎に保護膜が形成されていた○ ところが、付加的工程である、この保霞膜形成工程が必
要!あるにもかかわらず、その効果は必ずしも完全であ
るとは認め難い。しかも、特に、保護効犀な高めるため
に仙“護膜の膜J?を厚くした場合は、位置合わせマー
クからの反射信号、すなわち、マーク信号が十分に得ら
れないという欠点がある。 (4) 発明の目的 本発明の目的は、この欠点を解消することにあ1)、電
子ビーノ・を月1いた位16合わせ方法において、半導
体装i#ffi C7)製造方法に使用される各袖の物
141!的、化学的処理方法のいずれに対しても位置合
わせマークが414潟を受けず、しかも簡易な位置合わ
せが可能tv方法を提供することにある。換言すれば、
ある電子ビーム露光法をもって霧光されたレジストを%
、(象して得らJlだレジスト・ξターンを1吏用t2
てなされる次工程における物理的、化学的処理による電
子ビーム露光用位置合わせマークの損傷が、その物J°
目的、化学的処理方法の如同にかかわらず、十分に防I
I−されつるという特徴を有する、電子ビームを用いた
位置合わせ方法を提供することにある。 (5) 発明の構成 本発明の構成は、アルミニウム(A/)膜〒表面 3
− を神った位Ft合わせマークに電子ビームを照射して位
置合わせを行なうことにある。 本発明は、従来技術において、電子ビーム露光用位置合
わせマークを併置するために各工程スljに形成されて
いた、レジスト、二酸化シリコン(S102)、窒化シ
リコン(Si3N4)等に代えて、アルミニウム(A/
)よi)なるイイ1護膜な使用することにある。 」二記の方法によれば、従来多数回にわたり行なわれて
いた保霞膜形成工程を唯一回の工程とすることが↑き、
さらに、アルミニウム(A/’)膜は膜厚も十分薄くで
きるのでマーク信号が十分に得られ、しかも保護効果も
完全であるという利益がある。 (6)発明の実株例 以下図面を参照しつつ、本発明の実施例に係る電子ビー
ム露光用位置合わせマークを保護するAI!保傾膜の形
成方法について説、明し、本発明の構成と特有の効果と
を明らかにする。 本発明の実栴例に係るマーク保護膜形成工程を、半導体
装置の製造方法において電子ビーム露光法 4− を必要とする工程、すなわち、(イ)コンタクトホール
形)次工程に伴なって(第1図)、(ロ)ゲート形成工
程に伴なって(第2図)、(ハ)イオン注入用窓明は工
程に伴なって(第3図)、夫々、実行する場合について
述べる。 (イ)コンタクトボール形成工程に伴なって、マーク保
護膜形成工程を実行する実施例 第1図(1)参照 シリコン(S j、 )よりなる基板1J−zに、二酸
化シリコン(S10□)よ番)なる絶縁膜2を有し、さ
らに、多Mi晶シIJコン(Sl)よりなる配線層3が
選択的に形成された状態にある基板1上の所望の位置に
、モリブデンシリサイド(MoSi )よりなる位置合
わせマークパターン4を幅1〜2〔μm〕、厚さ5,0
00〔X)程度に形成する0このマークパターン形成工
程は、基板1全面にフオトレジス) (AZ)を塗布し
、紫外線露光によるフォトリソグラフィー法と、スノ々
ツタ成長法と、ウェフトエツチング法とを組み合わせて
使用′することによjl J行可能であり、マークパタ
ーン4以外の領域のモリブデンシリサイ17(MoSi
、)層はリフトオフ法によりフォトレジストと共に一括
除去する7、しかるのち、基板1の全面に多層配線のた
めの二酸化シリコン(SiO□)よりなる層間絶縁膜2
′を形成する。 第1図(2)参照 」二記基板】の全面に再びフォトレジスト(Az)を塗
布t7、紫外線露光によるフォトリソグラフィー法によ
りマークパターン4及びその周辺部の7オトレジスト(
AZ)を除去し、残りの領域のフォトレジストをマスク
としてマークツターン4及びその周辺部の二酸化シリコ
ン(810□)膜2′を除去する。この工程は、ウェッ
トエツチング法を使用し、二酸化シリコン(8102)
のエツチング液にはフッ酸(HF)を用いることが〒き
る。 第1図(3)参照 次に、位置合わせマーク・ぐターン4を覆うアルミニウ
ム(Atりよりなるマーク保鰻膜5を1,000〔ス〕
程度の厚さに形成する。この工程は、真空蒸着法を使用
して実行され、マーク保護膜5を除く領域のアルミニウ
ム(At)膜は、リフトオフ法によI)フォトレジスト
と共に一括除去される。 第1図(4)@照 最徒に、多結晶シリコン(s i、 )よl)なる配線
層3の一部の領域にコンタクトホール6を形成する。 この工程は、まず上記基板lの全面に電子ビーム露光用
フォトレジスト(以下、F8Bレジストという。)を塗
布し、電子ビーム露光により、位置合わせを行なったの
ち、コンタクトホール形成予定領域のBBレジストを除
去する。このとき、位置合わ42フーク4上のF、Bレ
ジストも同時に除去される。[、かるのち、残ったEB
L/シストなマスクとして、コンタクトホール6の領域
の二酸化シリコン(Sin2)を除去する。この工程は
、ドライエツチング法を使用lて実行することができ、
このとき、トリフルオロメタン(CHII′3)、ある
いは2、四7ツ化炭素(OF4)等の気体を用いること
が〒きる。そして、さらに、残ったBBレジストを除去
してコンタクトホールな完成する。 」二言ピの工林)(二よりば、コンタクトホールIft
成T。 秤において、マーク保循膜形成工程に必要とされる付加
的工程は、第1図(2)及び(3)に示t7た工程のみ
であ
。特に、各種のドライエツチング法に対して有効な、位
置合わせ方法の改良に関する。 (2) 技術の背景 半導体装置の製造方法において必須とされるフォトリソ
グラフィー法1=おけるフォトレジストのν光は、従来
、紫外線等によってなされてお1)、かかる紫外線はガ
ラスに対する透過性を自するため、ノにターン形成には
、主としてH[望の・ξターンを有するガラス製のフォ
トマスクが使用されてきた。ところが、紫外線露光の際
には、回折現象や反射現象が付随して発生するため、パ
ターンの微Mll化には自ずから限度があ()、現在の
技術水準Tはほぼ極限に近づいている○従って紫外線に
よる?iW光方法での・Qターン精度をこれ以上改善す
ることは容易ではない。 そこで、紫外線に比してエネルギーも強く、回折現象や
反射現象を伴なわt「い電子ビーム直接露うt法が開発
された。この方法は、フォトマスクを使用せず、ビーム
径を極力小さくし、外部から電子ビームを電磁気学的に
走査するこまにより、電子ビームの選択的胛射をもって
レジストの露光な行ない、すぐれたノミターン様変な得
ている。 ところで、紫外線露光の場合は、フォトレジストを感光
させない可視光をもってパターンの位置合わせななすこ
とができたが、電子ビーム威光法においては、電子ビー
ムをもって位置合わせなせばるなぐず、その際、位置合
わせマーク上のレジストが露光されることはやむを得な
い。したがって、位置合わせマーク上のレジストの一部
、ずなワチ、露光された領域のレジストは次の現像工程
において除去さJする())で、続くエツチング、堆積
、拡散等の累子形成工程において、位置合わせマークの
一部が基板表向に露出していることとな1」、エツチン
グによっては直接的に、唯積にJ:つてはこの堆積物を
除去する工程において間接的に、位置合わせマークが損
傷を受ける可能1テトがある。 (3) 従来技術と問題点 そこで、従来技術においては、モリブデンシリザイ)’
(+7oS11等をもって、電子ビーム露光用位置合わ
イトマーク・ンターンの形成をなし、次工程以降の工程
において使用さ牙する動用1的、化学的処理方法に対応
してマーク・ξターンの保→をt「すべく、し2スト、
二酸化シリコン(SiO2)、窒化シリコン(S i
3N 4)等の中から適宜選択された材料により、工程
毎に保護膜が形成されていた○ ところが、付加的工程である、この保霞膜形成工程が必
要!あるにもかかわらず、その効果は必ずしも完全であ
るとは認め難い。しかも、特に、保護効犀な高めるため
に仙“護膜の膜J?を厚くした場合は、位置合わせマー
クからの反射信号、すなわち、マーク信号が十分に得ら
れないという欠点がある。 (4) 発明の目的 本発明の目的は、この欠点を解消することにあ1)、電
子ビーノ・を月1いた位16合わせ方法において、半導
体装i#ffi C7)製造方法に使用される各袖の物
141!的、化学的処理方法のいずれに対しても位置合
わせマークが414潟を受けず、しかも簡易な位置合わ
せが可能tv方法を提供することにある。換言すれば、
ある電子ビーム露光法をもって霧光されたレジストを%
、(象して得らJlだレジスト・ξターンを1吏用t2
てなされる次工程における物理的、化学的処理による電
子ビーム露光用位置合わせマークの損傷が、その物J°
目的、化学的処理方法の如同にかかわらず、十分に防I
I−されつるという特徴を有する、電子ビームを用いた
位置合わせ方法を提供することにある。 (5) 発明の構成 本発明の構成は、アルミニウム(A/)膜〒表面 3
− を神った位Ft合わせマークに電子ビームを照射して位
置合わせを行なうことにある。 本発明は、従来技術において、電子ビーム露光用位置合
わせマークを併置するために各工程スljに形成されて
いた、レジスト、二酸化シリコン(S102)、窒化シ
リコン(Si3N4)等に代えて、アルミニウム(A/
)よi)なるイイ1護膜な使用することにある。 」二記の方法によれば、従来多数回にわたり行なわれて
いた保霞膜形成工程を唯一回の工程とすることが↑き、
さらに、アルミニウム(A/’)膜は膜厚も十分薄くで
きるのでマーク信号が十分に得られ、しかも保護効果も
完全であるという利益がある。 (6)発明の実株例 以下図面を参照しつつ、本発明の実施例に係る電子ビー
ム露光用位置合わせマークを保護するAI!保傾膜の形
成方法について説、明し、本発明の構成と特有の効果と
を明らかにする。 本発明の実栴例に係るマーク保護膜形成工程を、半導体
装置の製造方法において電子ビーム露光法 4− を必要とする工程、すなわち、(イ)コンタクトホール
形)次工程に伴なって(第1図)、(ロ)ゲート形成工
程に伴なって(第2図)、(ハ)イオン注入用窓明は工
程に伴なって(第3図)、夫々、実行する場合について
述べる。 (イ)コンタクトボール形成工程に伴なって、マーク保
護膜形成工程を実行する実施例 第1図(1)参照 シリコン(S j、 )よりなる基板1J−zに、二酸
化シリコン(S10□)よ番)なる絶縁膜2を有し、さ
らに、多Mi晶シIJコン(Sl)よりなる配線層3が
選択的に形成された状態にある基板1上の所望の位置に
、モリブデンシリサイド(MoSi )よりなる位置合
わせマークパターン4を幅1〜2〔μm〕、厚さ5,0
00〔X)程度に形成する0このマークパターン形成工
程は、基板1全面にフオトレジス) (AZ)を塗布し
、紫外線露光によるフォトリソグラフィー法と、スノ々
ツタ成長法と、ウェフトエツチング法とを組み合わせて
使用′することによjl J行可能であり、マークパタ
ーン4以外の領域のモリブデンシリサイ17(MoSi
、)層はリフトオフ法によりフォトレジストと共に一括
除去する7、しかるのち、基板1の全面に多層配線のた
めの二酸化シリコン(SiO□)よりなる層間絶縁膜2
′を形成する。 第1図(2)参照 」二記基板】の全面に再びフォトレジスト(Az)を塗
布t7、紫外線露光によるフォトリソグラフィー法によ
りマークパターン4及びその周辺部の7オトレジスト(
AZ)を除去し、残りの領域のフォトレジストをマスク
としてマークツターン4及びその周辺部の二酸化シリコ
ン(810□)膜2′を除去する。この工程は、ウェッ
トエツチング法を使用し、二酸化シリコン(8102)
のエツチング液にはフッ酸(HF)を用いることが〒き
る。 第1図(3)参照 次に、位置合わせマーク・ぐターン4を覆うアルミニウ
ム(Atりよりなるマーク保鰻膜5を1,000〔ス〕
程度の厚さに形成する。この工程は、真空蒸着法を使用
して実行され、マーク保護膜5を除く領域のアルミニウ
ム(At)膜は、リフトオフ法によI)フォトレジスト
と共に一括除去される。 第1図(4)@照 最徒に、多結晶シリコン(s i、 )よl)なる配線
層3の一部の領域にコンタクトホール6を形成する。 この工程は、まず上記基板lの全面に電子ビーム露光用
フォトレジスト(以下、F8Bレジストという。)を塗
布し、電子ビーム露光により、位置合わせを行なったの
ち、コンタクトホール形成予定領域のBBレジストを除
去する。このとき、位置合わ42フーク4上のF、Bレ
ジストも同時に除去される。[、かるのち、残ったEB
L/シストなマスクとして、コンタクトホール6の領域
の二酸化シリコン(Sin2)を除去する。この工程は
、ドライエツチング法を使用lて実行することができ、
このとき、トリフルオロメタン(CHII′3)、ある
いは2、四7ツ化炭素(OF4)等の気体を用いること
が〒きる。そして、さらに、残ったBBレジストを除去
してコンタクトホールな完成する。 」二言ピの工林)(二よりば、コンタクトホールIft
成T。 秤において、マーク保循膜形成工程に必要とされる付加
的工程は、第1図(2)及び(3)に示t7た工程のみ
であ
【j、非常に簡易なマーク保護膜を提供できる0
(ロ)ゲート形1戊工程に伴なって、マーク?a膜形成
工程も・実行する実施例 第2図(1)参照 シリコン(S 1. )よりなる基板1土の首望の位置
に、モリブデンシリサイド(MoSi)よりt「る位置
合わせマーク・ξターン4を幅1〜2〔μm)、J4’
さ5.000 (X〕程度に形成する。この工程は、
−上記のコンタクトホール形成工程に対し適用された本
発明巧−実施例と同様、紫外線露光によるフォトリソグ
ラフィー法とスパッタ成長法とウェットエツチング法と
を糾み合わせて使用することにより実行することができ
る。次に、−F記基板1の全面に二酸化シリコン(Sj
o2)膜2を形成し、さらに、二酸化シリコン(S10
□)膜2の全面にゲート材と[7て、多結晶シリコン(
81)よりなるjfdi 3’を化学気相成長法(OV
D法)によって形成する。 第2図(2)参照 上記シリコン基板】の全面にフォトレジスト(AZ)を
塗布し、紫外線露光によるフォトリソグラフィー法を使
用してマーク・ξターン4及びその周辺部のフォトレノ
スト(AZ)を除去し、残りO)領域のフォトレジスト
をマスクとして、マークパターン4及びその周辺部の二
酸化シリコン(Sin2)膜2.L−多結晶シリコン(
Si )層3′を除去する。この工程は、ウェットエツ
チング法を使用して実行でき、二酸化シリコン(s i
、 o□)のエツチング液にはフン酸(HF)を、多結
晶シリコン(B 1. )のエツチング液ニ(−[、フ
ッ酸(HF)と硝酸(HNO3)との混合液を夫々用い
ることがでとる。さらに、−に記基板1の全面にアルミ
ニウム(Ae)膜5を貞空蒸着法によ0形成し、マーク
・ぞターン領域を除く領域ノアルミニウム(At)膜5
は、リフトオフ工程によI)フォトレジスト(AZ’)
と共に一括除去する。 第2図(3)参照 上記基板1の全面にFBレジストを塗布し、電子ビーム
露光による位置合わせな行なった後、ゲート形成予定領
域を除く領域を露光ビームにより鋸光してEEレジスト
を・ξターニングし、詠レジストをマスクとして名刹1
晶シリコン(S」)層3′を除去する。これよ l)ゲ
ート3″が完1iしする。多結茜シリコン(Sl)層3
′の除去は、上記と同様にウェットエツチング状を使用
して実行できる。最後にゲヘート3″どマーク・ξター
ン4上に残ったFiBレジストを除去する。 上記のゲート形成工程において、マーク保all膜プヒ
成工程に必をどされる付加曲玉+′−は、第2図(2)
に示した工程のみである。 (・→イオン注入j旧窓明は工程に伴なって、マーク保
護膜形成工程を実行する実施例 第3図(1)参照 シリコン(Sl)よりなる基板1上の所望の位置に、モ
リブデンシリサイド(MO8J、)よ0なる位置合わせ
マークパターン4を形成する。この工程は、上記コンタ
クトホール形成工程(、二対し適用された本発明の一実
施例、及びゲート形成工程に対し通用された本発明の一
実施例と同様、紫外線による)Aトリソゲラフイー法と
スー?ツタ成長法とウェットエツチング法とを紹み合わ
せて使用することによりチ行できる。次に上口1基板1
の全面に二酸化シリコン(S102)膜2を形成する。 第3図12)参照 上記基板1の全面にフォトレジス) (AZ)ヲ!布し
、マークパターン4及びその周辺部のフォトレジスト(
AZ)及び二酸化シリコン(S10□)を除去する。こ
の工程は紫外線露光によるフォトリソグラフィー法とウ
ェットエツチング法とを糾み合わせて実行できる。さら
に残余の7オトレジスト(AZ)をマスクとして基板1
の全面にアルミニウム(AIり膜5を真空蒸着法を使用
して形成し、マークパターン4及びその周辺部を除く領
域上のアルミニウム(AI)膜は、リフトオフ工程によ
りフォトレジストと共に一括除去する。 第3図(3)参照 さらに、上記基板】の全面にKBレジストを塗布し、電
子ビーム露光法により、位置合わせな行なったのち、シ
リコン基板1のイオン注入予定領域上に開口部7を設け
る。この工程は、開口部7上のFiBレジストを除去し
、残りのEBレジストをマスクとして、開[1部7上の
二酸化シリコン(SiO21膜2をウェットエツチング
法を使用して除去することによって実行することができ
る。 上記のイオン注入用窓明は工程において、マーク保護膜
形成工程に必要とされる伺加的工程は、第3図(2)に
示される工程のみである。 上記実施例の工程によれば、半導体装置製造工程の一部
であ0、かつ、精度の高い電子ビーム露光法が必要とさ
れる、コンタクトホール形成工程、ゲート形成工程、及
び、イオン注入用窓明は工程の実行過程において、特に
不利益を伴なう付加的工程を要することなく、アルミニ
ウム(AI)よりなる位置合わせマーク保護膜が形成さ
れ、付加的工程をほとんど伴t「わないばかりでなく、
続くドライエツチング等、様々な工程においてマークを
十分保護することができ、しかも、膜厚を非常に湖く〒
きるため、電子ビームによる位置合わせに際し、マーク
信号に影響を与えず、精度の高い位置合わせな実現でき
る。 (7)発明の詳細 な説明せるとおり、本発明によりば、電子ビームを用い
た位置合わせ方法において、半導体装置の製造方法に使
用される各種の物理的、化学的処理方法のいずれに対し
ても位置合わせマークが損傷を受けず、しかも、簡易な
位置合わせ方法を提供することができる。
工程も・実行する実施例 第2図(1)参照 シリコン(S 1. )よりなる基板1土の首望の位置
に、モリブデンシリサイド(MoSi)よりt「る位置
合わせマーク・ξターン4を幅1〜2〔μm)、J4’
さ5.000 (X〕程度に形成する。この工程は、
−上記のコンタクトホール形成工程に対し適用された本
発明巧−実施例と同様、紫外線露光によるフォトリソグ
ラフィー法とスパッタ成長法とウェットエツチング法と
を糾み合わせて使用することにより実行することができ
る。次に、−F記基板1の全面に二酸化シリコン(Sj
o2)膜2を形成し、さらに、二酸化シリコン(S10
□)膜2の全面にゲート材と[7て、多結晶シリコン(
81)よりなるjfdi 3’を化学気相成長法(OV
D法)によって形成する。 第2図(2)参照 上記シリコン基板】の全面にフォトレジスト(AZ)を
塗布し、紫外線露光によるフォトリソグラフィー法を使
用してマーク・ξターン4及びその周辺部のフォトレノ
スト(AZ)を除去し、残りO)領域のフォトレジスト
をマスクとして、マークパターン4及びその周辺部の二
酸化シリコン(Sin2)膜2.L−多結晶シリコン(
Si )層3′を除去する。この工程は、ウェットエツ
チング法を使用して実行でき、二酸化シリコン(s i
、 o□)のエツチング液にはフン酸(HF)を、多結
晶シリコン(B 1. )のエツチング液ニ(−[、フ
ッ酸(HF)と硝酸(HNO3)との混合液を夫々用い
ることがでとる。さらに、−に記基板1の全面にアルミ
ニウム(Ae)膜5を貞空蒸着法によ0形成し、マーク
・ぞターン領域を除く領域ノアルミニウム(At)膜5
は、リフトオフ工程によI)フォトレジスト(AZ’)
と共に一括除去する。 第2図(3)参照 上記基板1の全面にFBレジストを塗布し、電子ビーム
露光による位置合わせな行なった後、ゲート形成予定領
域を除く領域を露光ビームにより鋸光してEEレジスト
を・ξターニングし、詠レジストをマスクとして名刹1
晶シリコン(S」)層3′を除去する。これよ l)ゲ
ート3″が完1iしする。多結茜シリコン(Sl)層3
′の除去は、上記と同様にウェットエツチング状を使用
して実行できる。最後にゲヘート3″どマーク・ξター
ン4上に残ったFiBレジストを除去する。 上記のゲート形成工程において、マーク保all膜プヒ
成工程に必をどされる付加曲玉+′−は、第2図(2)
に示した工程のみである。 (・→イオン注入j旧窓明は工程に伴なって、マーク保
護膜形成工程を実行する実施例 第3図(1)参照 シリコン(Sl)よりなる基板1上の所望の位置に、モ
リブデンシリサイド(MO8J、)よ0なる位置合わせ
マークパターン4を形成する。この工程は、上記コンタ
クトホール形成工程(、二対し適用された本発明の一実
施例、及びゲート形成工程に対し通用された本発明の一
実施例と同様、紫外線による)Aトリソゲラフイー法と
スー?ツタ成長法とウェットエツチング法とを紹み合わ
せて使用することによりチ行できる。次に上口1基板1
の全面に二酸化シリコン(S102)膜2を形成する。 第3図12)参照 上記基板1の全面にフォトレジス) (AZ)ヲ!布し
、マークパターン4及びその周辺部のフォトレジスト(
AZ)及び二酸化シリコン(S10□)を除去する。こ
の工程は紫外線露光によるフォトリソグラフィー法とウ
ェットエツチング法とを糾み合わせて実行できる。さら
に残余の7オトレジスト(AZ)をマスクとして基板1
の全面にアルミニウム(AIり膜5を真空蒸着法を使用
して形成し、マークパターン4及びその周辺部を除く領
域上のアルミニウム(AI)膜は、リフトオフ工程によ
りフォトレジストと共に一括除去する。 第3図(3)参照 さらに、上記基板】の全面にKBレジストを塗布し、電
子ビーム露光法により、位置合わせな行なったのち、シ
リコン基板1のイオン注入予定領域上に開口部7を設け
る。この工程は、開口部7上のFiBレジストを除去し
、残りのEBレジストをマスクとして、開[1部7上の
二酸化シリコン(SiO21膜2をウェットエツチング
法を使用して除去することによって実行することができ
る。 上記のイオン注入用窓明は工程において、マーク保護膜
形成工程に必要とされる伺加的工程は、第3図(2)に
示される工程のみである。 上記実施例の工程によれば、半導体装置製造工程の一部
であ0、かつ、精度の高い電子ビーム露光法が必要とさ
れる、コンタクトホール形成工程、ゲート形成工程、及
び、イオン注入用窓明は工程の実行過程において、特に
不利益を伴なう付加的工程を要することなく、アルミニ
ウム(AI)よりなる位置合わせマーク保護膜が形成さ
れ、付加的工程をほとんど伴t「わないばかりでなく、
続くドライエツチング等、様々な工程においてマークを
十分保護することができ、しかも、膜厚を非常に湖く〒
きるため、電子ビームによる位置合わせに際し、マーク
信号に影響を与えず、精度の高い位置合わせな実現でき
る。 (7)発明の詳細 な説明せるとおり、本発明によりば、電子ビームを用い
た位置合わせ方法において、半導体装置の製造方法に使
用される各種の物理的、化学的処理方法のいずれに対し
ても位置合わせマークが損傷を受けず、しかも、簡易な
位置合わせ方法を提供することができる。
第1図(1)、(2)、(3)、(4)は、半導体装f
製造方法において、コンタクトホール形成工程と同時的
に本発明の一実施例に係る電子ビーム露光用位置合わせ
マークを保護するA/保護膜の形成方法を実施した場合
の各主要工程完了後の基板断面図マあり、第2図(1)
、(2)、(3)は、同じくゲート形成工程と同時的に
本発明の一実施例に係る′電子ビーム露光用位置合わせ
マークを保護する保護膜形成方法を実施した場合の各主
要工程完了後の基板断面図であ1)、第3図(1)、(
2)、(3)は、l’iilじくイオン注入用窓明は工
程と1′81時的に本発明の一実施例に係る電子ビーム
露光用位置合わせマークを保護する#、N膜形成方法を
実姉した場合の各主要工程完了後の基板断面図である。 1・・・基板(Sl)、2.2′・・・絶縁膜(Sコ、
0□)、3・・・配線層(多結晶シリコン)、3′・・
・多結晶シリコ(Sl)層、3′・・・ゲート(多結晶
シリコン)、4・・。 マークパターン(M OS i )、5・・・保護膜(
AIり、6・・・コンタクトポール、7・・・イオン注
入用開口部1、15− 113−
製造方法において、コンタクトホール形成工程と同時的
に本発明の一実施例に係る電子ビーム露光用位置合わせ
マークを保護するA/保護膜の形成方法を実施した場合
の各主要工程完了後の基板断面図マあり、第2図(1)
、(2)、(3)は、同じくゲート形成工程と同時的に
本発明の一実施例に係る′電子ビーム露光用位置合わせ
マークを保護する保護膜形成方法を実施した場合の各主
要工程完了後の基板断面図であ1)、第3図(1)、(
2)、(3)は、l’iilじくイオン注入用窓明は工
程と1′81時的に本発明の一実施例に係る電子ビーム
露光用位置合わせマークを保護する#、N膜形成方法を
実姉した場合の各主要工程完了後の基板断面図である。 1・・・基板(Sl)、2.2′・・・絶縁膜(Sコ、
0□)、3・・・配線層(多結晶シリコン)、3′・・
・多結晶シリコ(Sl)層、3′・・・ゲート(多結晶
シリコン)、4・・。 マークパターン(M OS i )、5・・・保護膜(
AIり、6・・・コンタクトポール、7・・・イオン注
入用開口部1、15− 113−
Claims (1)
- アルミニウム膜〒表血を覆った位置合わせマークに電、
子ビームを照射して位置合わせを行なうことを特徴とす
る電子ビームを用いた位置合わせ方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10726282A JPS58223327A (ja) | 1982-06-22 | 1982-06-22 | 電子ビ−ムを用いた位置合わせ方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10726282A JPS58223327A (ja) | 1982-06-22 | 1982-06-22 | 電子ビ−ムを用いた位置合わせ方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58223327A true JPS58223327A (ja) | 1983-12-24 |
Family
ID=14454584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10726282A Pending JPS58223327A (ja) | 1982-06-22 | 1982-06-22 | 電子ビ−ムを用いた位置合わせ方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58223327A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424052B1 (en) | 1998-03-13 | 2002-07-23 | Tokyo Institute Of Technology | Alignment mark for electron beam lithography |
-
1982
- 1982-06-22 JP JP10726282A patent/JPS58223327A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424052B1 (en) | 1998-03-13 | 2002-07-23 | Tokyo Institute Of Technology | Alignment mark for electron beam lithography |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6323657B2 (ja) | ||
JPS58223327A (ja) | 電子ビ−ムを用いた位置合わせ方法 | |
JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
JPH04176123A (ja) | 半導体装置の製造方法 | |
JPS6148771B2 (ja) | ||
JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS58213425A (ja) | 電子ビ−ム直接露光用位置合わせマ−クとその製造方法 | |
WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
JPH0670954B2 (ja) | 半導体装置の製造方法 | |
JPH0577287B2 (ja) | ||
JPH0467333B2 (ja) | ||
JP3282207B2 (ja) | 透過型位相シフトマスクおよびその製造方法 | |
JP3034071B2 (ja) | 半導体装置の作製方法 | |
EP0766138A2 (en) | Spun-on glass layer as a dry etch-mask, for fabricating a metallic mask by means of a bi-level process | |
JPS5952867A (ja) | 絶縁層に識別記号を刻設した半導体装置及びその製造方法 | |
KR100468824B1 (ko) | 단일전자소자제작을위한감광막제거방법 | |
JPS61141125A (ja) | イオン注入方法 | |
JP2000182923A (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
JPS62279633A (ja) | パタ−ン形成方法 | |
JPS59165459A (ja) | 薄膜トランジスタの製造方法 | |
JPS6149423A (ja) | 半導体装置の製造方法 | |
JPS60185952A (ja) | フオト・マスク | |
JPS59117125A (ja) | パタ−ン形成方法 | |
JPS6333820A (ja) | 微細パタ−ンの形成方法 | |
KR20010036504A (ko) | 산질화막 패턴의 크랙을 방지하기 위한 패턴을 갖는 마스크 및 이를 이용한 패턴 형성 방법 |