JP2000182923A

JP2000182923A - レジストパターン形成方法および半導体装置の製造方法

Info

Publication number: JP2000182923A
Application number: JP35315698A
Authority: JP
Inventors: Atsushi Sekiguchi; 敦関口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1998-12-11
Filing date: 1998-12-11
Publication date: 2000-06-30

Abstract

(57)【要約】【課題】いわゆるシリル化プロセスを用いて、線幅サイ
ズの設計寸法からの誤差が少ない、微細かつ精密なレジ
ストパターンを形成することができるレジストパターン
形成方法、及び該レジストパターン形成方法を適用する
半導体装置の製造方法を提供する。【解決手段】レジスト膜の複数の領域に光を照射して、
レジスト膜を選択的に露光する工程と、前記レジスト膜
の露光領域のレジスト膜表面近傍のレジスト樹脂を選択
的にシリル化することによってシリル化層を形成する工
程を有するレジストパターン形成方法であって、前記レ
ジスト膜の複数の領域に光を照射して、レジスト膜を選
択的に露光する工程は、前記レジスト膜の露光面積が大
きい領域程、露光面積が小さい領域より照射量を小さく
してレジスト膜を選択的に露光する工程である、レジス
トパターン形成方法及びそれを用いる半導体装置の製造
方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レジストパターン
形成方法及び半導体製造方法に関し、特に半導体製造工
程の光リソグラフィーにおいて、解像性の向上と製造マ
ージン向上を目的とするシリル化技術を適用するレジス
トパターン形成方法及び該レジストパターン形成方法を
適用した半導体製造方法に関する。

【０００２】

【従来の技術】近年の半導体装置の高集積化、低消費電
力化、高速化等の要求に伴い、そのパターンサイズの微
細化の研究が進み、より高度な微細化のためのリソグラ
フィー技術が開発がなされてきている。

【０００３】かかる微細化を推進するためのリソグラフ
ィー技術については、レジスト露光に用いる光の短波長
化、輪帯照明、位相シフトマスク等の超解像技術、電子
ビームによる描画等のプロセス面からの改良がなされる
一方、それらに適合したレジスト材料の開発も行われて
きた。

【０００４】また、光リソグラフィーの改良として、微
細パターンを解像する場合に、より精度の高いパターン
を得るべく、いわゆるシリル化プロセスに代表される表
面イメージングプロセスも考案されている。

【０００５】シリル化プロセスとしては、これまで多く
の方法が提案され、評価されている。例えば、露光部分
にシリル化剤を反応させて、その部分をドライ現像した
後、残すものであり、例えば、いわゆるＤＥＳＩＲＥプ
ロセス（Ｆ．Ｃｏｏｐｍａｎｓ，Ｂ，Ｒｏｌａｎｄ：Ｄ
ＥＳＩＲＥ：Ａｎｅｗｒｏｕｔｅｔｏｓｕｂｍ
ｉｃｒｏｎｏｐｔｉｃａｌｌｉｔｈｏｇｒａｐｈ
ｙ，ＳｏｌｉｄＳｔａｔｅｔｅｃｈｎｏｌｏｇｙ：
９３，Ｊｕｎｅ，１９８７．）に代表されるシリル化プ
ロセスが知られている。

【０００６】また、これとは逆に未露光部をパターンと
して残すものも知られており、この方式は主に、光照射
あるいは電子ビーム照射部分の架橋反応によりシリル化
剤の拡散を阻害することで高いコントラストを得てい
る。

【０００７】従来のシリル化プロセスについて、前者の
シリル化プロセスを例にとって、図面を用いながら説明
する。このシリル化プロセスは、例えば、図７に示すよ
うなフローチャートに従って行われる。先ず図７
（ａ）に示すように、基板（Ｓｕｂｓｔｒａｔｅ）を用
意し、基板洗浄等を行い、図示しない配線層、電極等の
導電層等の被加工層を常法により形成する。

【０００８】次に、該被加工層上にレジスト膜（Ｒｅｓ
ｉｓｔ）を全面に成膜する。次いで、例えば、クロムと
石英等からなるマスクを用いて、レジスト膜を露光す
る。露光光としては、紫外線、電子線やＸ線、レーザ−
光等を用いることができるが、図７（ａ）では、ＡｒＦ
エキシマレーザーを用いている。

【０００９】続いて、図７（ｂ）に示すように表面をシ
リル化剤にて処理して、露光部分のレジスト膜表面近傍
のレジスト樹脂を選択的にシリル化することにより、レ
ジスト膜表面にシリル化層を形成する。なお、図示を省
略しているが、レジスト膜表面の未露光領域のレジスト
材料は、熱による架橋反応によりシリル化されにくく
（及び／又はシリル化剤が拡散されにくく）なっている
が、実際には、露光されているレジスト膜表面にも薄い
シリル化層が形成されている。

【００１０】次いで、レジスト膜のエッチング（現像）
を行う。現像プロセスは、通常、２段階で行っている。
第１の段階はブレークスルーと呼ばれているもので、全
体に付着した薄いシリル化層をフッ素含有ガスを用いて
エッチングする工程である。

【００１１】第２の段階は、前記シリル化層をマスクに
レジスト膜を、例えば、酸素ガスを用いるＲＩＥ（Ｒｅ
ａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）法によりエッ
チングする段階である。以上のようにして、図７（ｃ）
に示すような所望のレジストパターンを形成することが
できる。その後は、得られたレジストパターンをマスク
に下層膜をエッチング加工して、所望の形状の配線層や
電極等を形成することができる。

【００１２】

【発明が解決しようとする課題】上記シリル化プロセス
は、単層のレジスト膜を形成し、露光後にレジスト表面
にＳｉ含有ガス又は溶液を用いて露光部又は未露光部に
選択的にＳｉを導入し、これをマスクとして酸素ドライ
エッチングなどによりパターン転写を行う手法である。
レジストの表面反応だけを使用することから、必要焦点
深度マージンが従来より少なく済むことから、高ＮＡ化
に有利で、解像度を向上させることができる利点をも
つ。

【００１３】しかしながら、上記工程にて実際にシリル
化層を形成してレジストパターンを得る場合、パターン
の線幅サイズによってシリル化層の膜厚が大きく異な
り、この結果、リニアリティーの不足や剥離、再生不備
等問題が生じる場合がある。

【００１４】例えば、上記シリル化プロセスを用いてレ
ジストパターンを形成する場合を例にとると、レジスト
膜を露光した場合、レジスト膜は横幅方向のみならず深
さ方向にも均一に露光されるため、露光面積が大きい領
域では小さい領域に比して露光量が大きくなる。即ち、
図８（ａ）に示すように、露光面積が大きい領域では、
露光面積が小さい領域に比して相対的に厚い膜厚のシリ
ル化層が形成されることになる。

【００１５】そして、図８（ｂ）に示すように、ブレー
クスルーと呼ばれる工程にて、露光領域に形成された薄
い膜厚のシリル化層を除去した場合、レジスト膜上に残
る半球状のシリル化層が残るが、大面積の露光領域は設
計寸法通りとなるが、小面積の露光領域では、設計寸法
よりも小さく形成されてしまうことになる。

【００１６】即ち、露光は均一にされるため、露光面積
の広い領域と狭い領域とでは、露光量が横幅方向のみな
らず深さ方向にも大きく異なる結果、上層に形成される
シリル化層の厚みに差が生じる。その結果、図８（ｃ）
に示すように、露光面積が大きい領域では寸法どおりの
線幅を確保することができるが、相対的に露光面積が小
さい領域では、線幅サイズが設計寸法から大きくはずれ
たものとなってしまうことになる（線幅縮小）。

【００１７】そこで、本発明は、かかる問題点を解決し
て、いわゆるシリル化プロセスを用いて、線幅サイズの
設計寸法からの誤差が少ない、微細かつ精密なレジスト
パターンを形成することができるレジストパターン形成
方法、及び該レジストパターン形成方法を適用する半導
体装置の製造方法を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は、上記課題を達
成すべく、レジスト膜の複数の領域に光を照射して、レ
ジスト膜を選択的に露光する工程であって、前記レジス
ト膜の露光面積の大きい領域程、露光面積が小さい領域
より照射量を小さくしてレジスト膜を選択的に露光する
工程と、前記レジスト膜の露光領域のレジスト膜表面近
傍のレジスト樹脂を選択的にシリル化することによって
シリル化層を形成する工程を有する、レジストパターン
形成方法を提供する。

【００１９】また、本発明は、基板上に被加工層を形成
する工程と、前記被加工層上にレジスト膜を形成する工
程と、前記レジスト膜の複数の領域に光を照射して、レ
ジスト膜を選択的に露光する工程であって、前記レジス
ト膜の露光領域の面積が大きい程、露光面積が小さい領
域より照射量を小さくしてレジスト膜を選択的に露光す
る工程と、前記レジスト膜の露光領域のレジスト膜表面
近傍のレジスト樹脂を選択的にシリル化することによっ
てシリル化層を形成する工程と、前記シリル化層をマス
クとして、前記レジスト膜をエッチングすることにより
レジストパターンを形成する工程と、前記レジスト膜を
マスクとして、前記被加工層をエッチングする工程とを
有する、半導体装置の製造方法をも提供する。

【００２０】前記本発明において、前記露光する工程
は、前記レジスト膜の各露光領域で均一な露光パターン
が得られるように光強度を設定して、前記レジスト膜を
選択的に露光する工程を有するのが好ましい。

【００２１】また、前記露光する工程は、前記レジスト
膜の露光面積が大きい領域程、露光面積が小さい領域よ
り照射光の光透過率が小さくなるように設定して、前記
レジスト膜の複数の領域を選択的に露光する工程を有す
るのが好ましい。

【００２２】上記工程は、前記レジスト膜の露光面積が
小さい領域を十分に露光可能な照射量で、露光面積の大
きい領域に露光量を減衰させるマスクを設けて、前記レ
ジスト膜の複数の領域を選択的に露光する工程を有する
のがより好ましい。

【００２３】前記本発明において、前記シリル化層を形
成する工程は、前記露光領域のレジスト膜表面近傍のレ
ジスト樹脂とシリル化剤を反応させる工程を有するのが
好ましい。

【００２４】また、前記シリル化層を形成する工程は、
前記露光領域のレジスト膜上に、略等しい膜厚のシリル
化層を形成する工程を有するのが好ましい。

【００２５】さらに、前記本発明においては、前記レジ
スト膜の露光領域のレジスト膜表面近傍のレジスト樹脂
を選択的にシリル化することによってシリル化層を形成
する工程の後に、前記シリル化層をマスクとして前記レ
ジスト膜をエッチングする工程をさらに有するのが好ま
しい。

【００２６】前記本発明の半導体装置の製造方法におい
て、前記被加工層は、好ましくは、ゲート、配線等を有
する配線パッド等の導電層である。

【００２７】

【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明する。本実施形態のレジストパターンの形成方法
においては、レジスト膜は、半導体基板、ガラス基板、
セラミック基板等の基板上に形成された被加工層上に形
成されるのが一般的である。レジスト膜は、例えば、ス
ピンコート法（回転塗布法）により、成膜することがで
きる。

【００２８】本実施形態のレジストパターン形成方法
は、レジストパターンを形成するに際し、レジスト膜の
複数の領域に光を照射して、レジスト膜を選択的に露光
する工程であって、前記レジスト膜の露光面積の大きい
領域程、露光面積が小さい領域より照射量を小さくして
レジスト膜を選択的に露光する工程に特徴を有する。レ
ジスト膜の露光領域のレジスト膜表面近傍のレジスト樹
脂を選択的にシリル化することによってシリル化層を形
成する工程を有することを特徴とする。

【００２９】このレジスト膜を露光する工程において
は、従来は、図１（ａ）に示すように、非露光領域はＣ
ｒ等の遮光マスクにより完全に遮光し、露光領域は、全
ての露光領域に同じ石英マスク等の透明基材あるいはハ
ーフトーンマスク等を使用していた。

【００３０】しかし、前述したように、露光は横方向の
みならず深さ方向（縦方向）にも均一に行われるため、
露光面積の大きい領域と小さい領域との間に深さ方向の
露光量に差が生じ、結果として、両領域において、パタ
ーンサイズに誤差（即ち、露光面積の小さい領域では、
線幅が設計サイズより縮小してしまう）が生じる結果を
もたらしていた。

【００３１】そこで、本実施形態では、レジスト膜の複
数の領域を露光するに際し、露光面積の大きい領域の照
射量を露光面積の小さい領域より小さくさせて露光する
ことによって、均一な露光パターンを得ることができる
ようにしたものである。

【００３２】均一な露光パターンを得るための具体的な
方法としては、例えば、レジスト膜の露光面積の小さい
領域を露光するのに十分な照射量で、露光面積の大きい
領域のみに、例えば、図１（ｂ），（ｃ）に示すような
露光量を減衰させるマスクを設けて、レジスト膜の複数
の露光領域を、露光する方法を挙げることができる。

【００３３】例えば、図２に示すような、露光面積の大
きいパッド部と露光面積の小さいゲート部を同時に露光
して、配線パッドのレジストパターンを形成する場合を
例にとると、従来は、図２の左側に示すように、露光面
積が大きい領域（パッド部）では、露光面積が小さい領
域（ゲート部）よりも照射量が相対的に大きくなるため
に、レジスト膜の横方向のみならず深さ方向にも均一に
露光され、露光面積の大きい領域のシリル化層の膜厚が
露光面積の小さい領域よりも厚く形成されてしまってい
た。

【００３４】本実施形態によれば、露光量を減衰させる
マスクを露光面積の大きい領域のみに設け、露光面積の
大きい領域の照射光の光透過率を下げることによって、
露光面積の小さい領域より小さい照射量でレジスト膜を
露光している。従って、図２の右側に示すように、露光
面積が大きい領域と小さい領域とでほぼ同じ光強度で露
光でき、均一な露光パターンを得ることができ、結果と
して、全ての露光領域で略等しい膜厚のシリル化層を形
成することができることになる。

【００３５】また、本実施形態においては、露光面積の
大きい領域と小さい領域とで照射量を、数段階に変化さ
せて露光することもできる。例えば、露光量を各露光領
域毎に、露光面積に応じて数段階に分けて減衰させるマ
スク、即ち、複数の光透過率の異なる材質からなるマス
クを用いることもできる。

【００３６】このように露光面積の大きさに応じて照射
量を小さくさせて露光することにより、全ての露光領域
において、均一な膜厚のシリル化層を得ることができ、
高精度かつ微細なレジストパターンを形成することが可
能となる。

【００３７】

【実施例】次に、本発明のレジストパターンの形成方法
を、ＭＯＳトランジスタを有する半導体装置の製造方法
に適用した実施例により、更に詳細に説明する。

【００３８】図６に示すのは、本実施例により製造され
る半導体装置の一例である。図６（ａ）は、該半導体装
置の主要部を上から見た図であり、（ｂ）は、（ａ）の
Ａ−Ａ’軸の構造断面図であり、（ｃ）は、（ａ）のＢ
−Ｂ’軸の構造断面図である。

【００３９】この半導体装置は、図６（ｃ）に示すよう
に、ｐ型シリコン半導体基板１上の素子分離膜７により
分離された領域に、ゲート絶縁膜８を介して形成された
ゲート電極９と、ｐ型シリコン半導体基板１に形成され
たｎ⁺不純物拡散領域（ソース・ドレイン領域）６と接
続するコンタクトプラグを介して形成された配線層１１
を有する。また、ゲート電極９は、図６（ａ），（ｂ）
に示すように、配線パッド３と接続しており、別の配線
５と導通している。なお、便宜上、ｐ−チャネル領域等
の半導体装置の細部等の図示を省略している。

【００４０】この半導体装置の配線パッド３は、ゲート
電極部は線幅が小さく、パッド部では線幅が大きく形成
されており、その製造工程において、本発明のレジスト
パターン形成方法を好ましく適用することができる。以
下に、本発明を適用してこの半導体装置の製造方法を説
明する。なお、以下の図面では、図６（ａ）のＡ−Ａ’
断面を示している。

【００４１】先ず、図３（ａ）に示すように、ｐ型シリ
コン半導体基板１上に、酸化シリコン等からなる絶縁膜
２、及びアルミニウム、不純物がドープされたポリシリ
コン等の導電性物質からなる導電層３’を順次積層す
る。絶縁膜２は、例えば、ＳｉＨ₄−Ｏ₂等を用いるＣ
ＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｕｒＤｅｐｏｓｉ
ｔｉｏｎ）法等により形成することができる。また、導
電層３’は、アルミニウム、ポリシリコン等の導電性物
質を用いてスパッタリング法、真空蒸着法、ＣＶＤ法等
により形成することができる。

【００４２】次に、図３（ｂ）に示すように、該導電層
３’上に、シリル化レジスト樹脂（ＭＸ−Ｐ７：Ｍｉｃ
ｒｏｌｉｔｈｏｇｒａｐｈｙＣｈｅｍｉｃａｌＣｏ
ｒｐ．製）を、例えばスピンコート法により成膜して、
レジスト膜１２を膜厚１０００ｎｍで形成する。

【００４３】次に、該レジスト膜に、図４（ｃ）に示す
ように露光面積が広い領域（Ｃ）はスリット状マスク
（ＨＴ−ＰＳＭ：ソニー（株）製）を用い、露光面積の
狭い領域（Ｄ）は透明石英を用い、及び露光しない領域
はＣｒを用いるマスク材１３を用いて、ＡｒＦ露光機に
てレジスト膜１２を露光する。このとき、露光面積の広
い領域（Ｃ）の光透過度は約７０％程度に調節されてい
る。

【００４４】この場合の露光条件としては、例えば、露
光面積が大きい領域（Ｃ）の線幅を１．０μｍ、露光面
積が小さい領域（Ｄ）の線幅を０．１５μｍとし、露光
量は１５０ｍＪとする。このときの光強度の分布を図２
に示す。図２からも明らかなように、露光面積の大きい
領域（Ｃ）の光強度と露光面積の小さい領域（Ｄ）の光
強度とは、ほぼ同じ光強度で光照射されている。このよ
うに露光する方法としては、露光面積の大きい露光領域
のマスクとして、上記スリット状マスクの他、例えば、
図１（ｃ）に示すような、ＣｒＯ₂等のハーフトーン材
あるいは複数枚のハーフトーン材の組み合わせからなる
部分遮光マスクを用いることもできる。

【００４５】その後、全面に紫外線を照射した後、露光
領域Ｅ（図４（ｄ））表面に、シリル化剤としてＤＭＳ
ＤＭＡを用いて、３０Ｔｏｒｒ、９０℃、６０秒間の気
相シリル化を行い、図５（ｅ）に示すようなシリル化層
１４を形成する。このようにして得られるシリル化層１
４の膜厚は、露光面積の大きい露光領域（Ｃ）では７５
ｎｍ程度、露光面積の小さい露光領域（Ｄ）では７０ｎ
ｍ程度となり、ほぼ同じ膜厚となる。

【００４６】なお、図示を省略しているが、紫外線照射
により未露光領域はシリル化剤と反応性に乏しい物質に
変化しているが、実際には、全体に薄い膜厚のシリル化
層も同時に形成される。

【００４７】一般にレジスト樹脂は、その分子中に水酸
基、カルボキシル基等の官能基を有しており、この官能
基とシリル化剤とが反応して、レジスト樹脂の分子側鎖
にシリル基が導入される。そして、このシリル基が後工
程である酸素を用いるＲＩＥ等のエッチング条件に対し
て選択性を発揮せしめる。

【００４８】シリル化層１４の形成は、レジスト樹脂と
してネガ型シリル化レジスト樹脂を用いる場合には、前
記露光領域のレジスト膜の表面近傍のレジスト樹脂に、
シリル化剤を反応させることにより行われる。

【００４９】本発明に用いることのできるシリル化剤と
しては、レジスト樹脂中に存在する官能基と反応してシ
リル化する性質を有するものであれば、特にその種類等
に制限はない。かかるシリル化剤として、例えば、テト
ラメチルジシラザン（ＴＭＤＳ）、ジメチルシリルジエ
チルアミン（ＤＭＳＤＥＡ）、ジエチルアミノトリメチ
ルシラン（ＴＭＳＤＥＡ）、ジメチルアミノトリメチル
シラン（ＴＭＳＤＭＡ）、ジメチルシリルジメチルアミ
ン（ＤＭＳＤＭＡ）等の気相シリル化剤を挙げることが
できる。また、ヘキサメチルジシラザン（ＨＭＤＳ）、
ヘキサメチルシクロトリシラザン（ＨＭＣＴＳ）、ビス
−ジメチルアミノジメチルシラン（（Ｂ）−ＤＭＡＤＭ
Ｓ）、ビス−ジメチルアミノメチルシラン（（Ｂ）−Ｄ
ＭＳＡＭＳ）等の液相シリル化剤も用いることができ
る。

【００５０】かかるシリル化剤を用いるシリル化反応
は、シリル化剤が気体の場合には気相反応（気相−固相
反応）となり、液体の場合には液相反応（液相−固相反
応）となるが、本発明においては特に制限はない。

【００５１】次いで、レジスト膜の表面全体に付着した
薄い膜厚のシリル化層を、フッ素系ガスを用いてエッチ
ング除去する（ブレークスルー）。フッ素系ガスとして
は、ＣＨＦ₃、ＣＦ₄、Ｃ₂Ｆ₆、Ｃ₃Ｆ₈等を用いる
ことができる。

【００５２】以上のようにして、全ての領域で略等しい
膜厚のシリル化層１４を形成することができる。

【００５３】その後、シリル化層１４をマスクにレジス
ト膜１２をエッチングして、図５（ｆ）に示すようなレ
ジストパターンを形成することができる。エッチングの
方法としては、例えば、酸素を用いるＲＩＥ法等が挙げ
られるが、特に制限はない。該シリル化層は、後工程の
レジスト樹脂の酸素ガスを用いるＲＩＥ法等によるエッ
チングに対して選択性を有する。

【００５４】その後は、該レジストパターンをマスク
に、導電層３’のエッチング加工を行うことにより、所
望の形状の配線パッド３を形成することができる。以上
のようにして得られる形状を図５（ｇ）に示す。なお、
本実施形態では、被加工層として、半導体装置の製造工
程において、ゲート、配線等の配線パッド３を形成する
場合を説明したが、被加工層として、その他ポリシリコ
ン抵抗等の微細な線幅部分と比較的広い線幅部分を有す
る加工層を挙げることができる。

【００５５】以上説明したように、本実施例によれば、
マスク材を用いてネガ型シリル化レジスト樹脂からなる
レジスト膜を露光する際に、露光面積の広い領域（Ｃ）
は、スリット、ハーフトーン材等を用いた部分遮光マス
クとし、露光面積の狭い領域（Ｄ）は透明な石英とする
露光マスクを用いることにより、露光面積の広い領域
（Ｃ）及び露光面積の狭い領域（Ｄ）において、均一な
露光パターンを得ることができ、全ての露光領域におい
て、略等しいシリル化層を形成することができる。

【００５６】従って、該シリル化層をマスクとしてレジ
スト膜のエッチングを行うことにより、露光面積の広い
領域（Ｃ）においても、露光面積の狭い領域（Ｄ）にお
いても、設計寸法通りのレジストパターンを形成するこ
とができる。

【００５７】また、本実施例によれば、設計寸法との誤
差の少ない精密な構造を有する半導体装置を歩留り良く
製造することができる。

【００５８】

【発明の効果】以上説明したように、本発明によれば、
露光面積の大きい領域程、露光面積の小さい領域より照
射量を小さくなるようにレジスト膜を露光することによ
り、均一な露光パターンを得ることができる。従って、
全ての露光領域において、均一な膜厚のシリル化層を形
成するができ、高精度かつ微細なレジストパターンを形
成することができる。

【００５９】また、本発明の半導体装置の製造方法によ
れば、設計寸法との誤差の少ない精密な配線構造を有す
る半導体装置を、簡易かつ歩留り良く製造することがで
きる。

【図面の簡単な説明】

【図１】図１は、レジスト膜を露光してレジストパター
ンを形成する場合に用いられる露光マスクの一例を示す
図であり、（ａ）は従来のマスク、（ｂ），（ｃ）は本
発明で用いることのできるマスクの例である。

【図２】図２は、光強度とシリル化層の形成との関係を
示す図である。左側は従来のマスクを用いる場合を示
し、右側は本発明の例を示す。

【図３】図３は、本発明の半導体装置の製造方法の主要
工程断面図である。

【図４】図４は、本発明の半導体装置の製造方法の主要
工程断面図である。

【図５】図５は、本発明の半導体装置の製造方法の主要
工程断面図である。

【図６】図６は、本発明の半導体装置の製造方法により
製造される半導体装置の一例を示す図である。（１）は
上から見た図であり、（２）は、Ａ−Ａ’断面図であ
り、（３）は、Ｂ−Ｂ’断面図である。

【図７】図７は、レジスト樹脂を用いるシリル化プロセ
スの概要を示す図である。

【図８】図８は、従来のシリル化プロセスにおいて、シ
リル化工程、ブレークスルー工程及びメインエッチング
工程の概略を示す図である。

【符号の説明】

１…ｐ型シリコン半導体基板、２，１０…絶縁膜、３’
…導電層、３…配線パッド、４…層間絶縁膜、５，１１
…配線層、６…ｎ⁺不純物拡散領域（ソース・ドレイン
領域）、７…素子分離膜、８…ゲート酸化膜、９…ゲー
ト電極、１２…レジスト膜、１３…露光マスク、Ｃ…露
光面積の広い露光領域、Ｄ…露光面積の狭い領域、Ｅ…
レジスト膜の露光された領域

Claims

【特許請求の範囲】

【請求項１】レジスト膜の複数の領域に光を照射して、
レジスト膜を選択的に露光する工程であって、前記レジ
スト膜の露光面積の大きい領域程、露光面積が小さい領
域より照射量を小さくしてレジスト膜を選択的に露光す
る工程と、前記レジスト膜の露光領域のレジスト膜表面近傍のレジ
スト樹脂を選択的にシリル化することによってシリル化
層を形成する工程を有する、レジストパターン形成方法。
【請求項２】前記露光する工程は、前記レジスト膜の各露光領域で均一な露光パターンが得
られるように光強度を設定して、前記レジスト膜を選択
的に露光する工程を有する、請求項１記載のレジストパターン形成方法。
【請求項３】前記露光する工程は、前記レジスト膜の露光面積が大きい領域程、露光面積が
小さい領域より照射光の光透過率が小さくなるように設
定して、前記レジスト膜の複数の領域を選択的に露光す
る工程を有する、請求項１記載のレジストパターン形成方法。
【請求項４】前記レジスト膜の露光面積が大きい領域
程、露光面積が小さい領域より照射光の光透過率が小さ
くなるように設定して、前記レジスト膜の複数の領域を
選択的に露光する工程は、前記レジスト膜の露光面積が小さい領域を十分に露光可
能な照射量で、露光面積の大きい領域に露光量を減衰さ
せるマスクを設けて、前記レジスト膜の複数の領域を選
択的に露光する工程を有する、請求項３記載のレジストパターン形成方法。
【請求項５】前記シリル化層を形成する工程は、前記露光領域のレジスト膜表面近傍のレジスト樹脂とシ
リル化剤を反応させる工程を有する、請求項１記載のレジストパターン形成方法。
【請求項６】前記シリル化層を形成する工程は、前記露光領域のレジスト膜上に、略等しい膜厚のシリル
化層を形成する工程を有する、請求項１記載のレジストパターン形成方法。
【請求項７】前記レジスト膜の露光領域のレジスト膜表
面近傍のレジスト樹脂を選択的にシリル化することによ
ってシリル化層を形成する工程の後に、前記シリル化層
をマスクとして前記レジスト膜をエッチングする工程を
さらに有する、請求項１記載のレジストパターン形成方
法。
【請求項８】基板上に被加工層を形成する工程と、前記被加工層上にレジスト膜を形成する工程と、前記レジスト膜の複数の領域に光を照射して、レジスト
膜を選択的に露光する工程であって、前記レジスト膜の
露光領域の面積が大きい程、露光面積が小さい領域より
照射量を小さくしてレジスト膜を選択的に露光する工程
と、前記レジスト膜の露光領域のレジスト膜表面近傍のレジ
スト樹脂を選択的にシリル化することによってシリル化
層を形成する工程と、前記シリル化層をマスクとして、前記レジスト膜をエッ
チングすることによりレジストパターンを形成する工程
と、前記レジスト膜をマスクとして、前記被加工層をエッチ
ングする工程とを有する、半導体装置の製造方法。
【請求項９】前記露光する工程は、前記レジスト膜の各露光領域で均一な露光パターンが得
られるように光強度を設定して、前記レジスト膜を選択
的に露光する工程を有する、請求項８記載の半導体装置の製造方法。
【請求項１０】前記露光する工程は、前記レジスト膜の露光面積が大きい領域程、露光面積が
小さい領域より照射光の光透過率が小さくなるように設
定して、前記レジスト膜の複数の領域を選択的に露光す
る工程を有する、請求項８記載の半導体装置の製造方法。
【請求項１１】前記レジスト膜の露光面積が大きい領域
程、露光面積が小さい領域より照射光の光透過率が小さ
くなるように設定して、前記レジスト膜の複数の領域を
選択的に露光する工程は、前記レジスト膜の露光面積が小さい領域を十分に露光可
能な照射量で、露光面積の大きい領域に露光量を減衰さ
せるマスクを設けて、前記レジスト膜の複数の領域を選
択的に露光する工程を有する、請求項１０記載の半導体装置の製造方法。
【請求項１２】前記露光領域のレジスト膜表面近傍のレ
ジスト樹脂を選択的にシリル化することによりシリル化
層を形成する工程は、前記未露光領域のレジスト膜表面近傍のレジスト樹脂と
シリル化剤とを反応させる工程を有する、請求項８記載の半導体装置の製造方法。
【請求項１３】前記露光領域のレジスト膜表面近傍のレ
ジスト樹脂を選択的にシリル化することによりシリル化
層を形成する工程は、前記露光領域のレジスト膜上に、略等しい膜厚のシリル
化層を形成する工程を有する、請求項８記載の半導体装置の製造方法。
【請求項１４】前記被加工層は、導電層である、請求項８記載の半導体装置の製造方法。