JPS5961975A - ジヨセフソン素子とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、円）系捷たはＮｌ）系ジョセフソン素子とそ
の製造方法に関するものである。

従来の／ヨセフノン素子では、その接合用スルーホール
の作製方法に問題があり、設割寸法通りのスルーホール
形成が困難で、各接合間の電流密度が大幅にばらつき、
動作マージンの低下の原因になっていた。

丑ず、図面を用いて従来の作製］−程とその問題点を説
明する。

第１図（ａ）、　　（’））は従来のジョセフノン素子
における接合用スルーホールの作製下８説明図である。

図において、１１は基板（Ｓｉ又は円）合金）１２はＡ
Ｚ系レジスト（シブレイ社製品）で形成さレオーハハン
ク部ヲ有するステンシルマスク（以下、リフトオフマス
クと言う。）、１３　ハＳｉ　Ｏ膜である。

第１図（・１）に示すように、リフトオフマスク１２を
用いて絶縁材料であるＳｉＯ膜１６を蒸着し、リフトオ
フ処理をしてパターン形成を行なっていた。しかし、Ｓ
ｉＯは蒸着粒子の散乱が激しくリフトオフマスク１２の
オーバハングの底部および側壁捷で回り込んで付着し、
この後のリフトオフ処理においては第１図（ｂ）に・示
すようにパリ（点線丸印で示した部分）等が残存し、設
計寸法通りのスルーホールが形成できなかった。このた
め、前述したように接合間の電流密度のばらつき、動作
マージンの低下を生じていた。

本発明の目的は、パリ等のない設割寸法通りのジョセフ
ソン接合用スルーホールパターンヲ備工た素子およびそ
の製造方法を提供するものである本発明ては、これを実
現するために絶縁材料を種々変えて検討を行った。この
結果、フッ化物、すなわちＩＶＩｇ　Ｆ２　、　　Ｃａ
　Ｆ２．及びｈｌＦ３のいずれかを用いれは良いことか
わかった。特にＩＶｇＦ２が低温でも容易に蒸着でき、
しかも回り込みがほとんとなく設計寸法通りのスルーホ
ールパターンが形成てきることが判明した。

第２図（ａ）　、　　（ｂ）は本発明による接合用スル
ーホールの説明図で、（ａ）は従来と同様基板２１上ニ
オ一ハハ／グ部を有するリフトオフマスク２２を形成し
、フッ化物膜（ＭｇＦ２膜）２３を蒸着した断面形状を
示したものである。また、（１））はリフトオフ後のス
ルーホールパターンの断面形状を示しだものである。図
から明らかなように、パリＡ９に１全く生じず、設計寸
法通りのパターンが形成されている。

なお、ジョセフノン素子の製造工程においてはリノクラ
フイによるパターン形成とリフトオフ工程が、スルーホ
ールの形成のみならず種々の工程で繰返し行なわれるが
、各工程で形成されるリフトオフマスクはいずれもオー
バハング部を有するものであることが望ましく、本発明
のジョセフノン素子の製造方法においても、種々の工程
でそれを用いている。

オーバハング部を有するリフトオフマスク（第１図、第
２図参照）の形成方法は公知の技術であり、通常、ポジ
型ＡＺ　１３５０　Ｊレジスト（ンプレ゛イ社製品）を
用い、パターン露光後、クロロベンゼン浸漬処理を行な
ってレジスト表面に変質層を形成し、現像処理時に露光
された部分の表面が現像液に対して特に溶けにくくする
ことにより、アンダーカットを起こさせてオーバ・・ン
グ部を形成している。

以下、本発明を実施例によって詳細に説明する第６図（
ａ）〜（蔦）は本発明の一実施例を示す製造工程説明図
で、同図（ｉ）が完成したジョセフノン素子の主要部の
断面図である。図面の順番（ｄ）〜（１）に対応させて
主要工程を説明する。

（ｄ）、基板には、５Ｑｍｍφ、厚さ３５Ｑ７ｚｍ。

（１００＞の８１基板３１を用い、その上に６ＱＱｎｍ
Ｏ熱酸化膜３２を施こす。熱酸化膜ろ２」二に下部電極
形成用のレジストステンシルマスク（リフトオフマスク
）ろろを設ける。リフトオフマスク６６はポジ型ＡＺ１
３５０Ｊレジスト（／プレイ社製品）を厚さ８００１１
１１１塗布後、７０℃、ろ０分のプリベーク処理を行な
った後、パターン露光を行ないクロロベンゼン処理を１
０分間行ない、アルカリ系現像液により現像して形成す
る。

（ｂ）：リフトオフマスク６６が形成されたＳｉ基板６
１を真空槽内に挿入し、熱酸化膜３２の表面に吸着した
水分やよごれを取り除くためにＡｒでスパッタクリーニ
ングを行なう。この時の灸件は、高周波電力５　Ｗ　、
　Ａｒ圧力３　Ｘ　１０　　Ｔｏｒｒ　、　）ｔ、バッ
タ時間５分である。次に真空槽の真空度を５×１０−７
′ｒ（）目°に減圧した後、抵抗加熱ヒータにより　Ａ
ｕ　。

Ｐｌ）、■！１の順に積層蒸着を行ない、下部電極３４
となる層を形成する。−例として、膜厚はそれぞれ４旧
ｎ、１６０旧１１，３６旧１］である。

（Ｃ）：アセトン中でリフトオフな行ない下部電極６４
を得る。

（ｄ）：次に接合用スルーホール形成マスク（リフトオ
フマスク）６５を前記下部電極３４の形成時と同様の工
程で形成する。使用するホトレジストの利質、膜厚等も
前記と同じでよい。

（ｅ）：再び真空槽においてＡ　ｒスパッククリーニン
グを行なった後、抵抗加熱法によりＭｇＦ２を厚さ２７
［］ｎｍ蒸着して層間絶縁膜（ＭｇＦ２膜）６６を形成
する。

（「）ニア七トン中でリフトオフを行ない、接合用スル
ーホールを有する層間絶縁膜６６を残す。

（ｇ）：次に上部電極形成用のり７１オフマスク３７を
前記下部電極３４の形成時と同様の工程（条件も同じ）
で形成し、真空槽・内においてスルーホール中で露出し
ている下部電極３４の表面をＡｒのスパッタクリーニン
グを行なう。この時の条件も前と同じでよい。次に、真
空槽内に０２ガスを導入し、圧力を２　Ｘ　１０　　’
ｉ’ｏｒ＋にしてから高周波電力５Ｗ、加速電圧３６０
■で１５分間プラズマ酸化を行ない、下部電極の酸化膜
（ＰｂＯ＋　１１１２０５　）からなるｌ・／ネルバリ
ア層３８を形成する。

（１］）　　次に真空槽の真空度を５ｘ１０Ｔ引′１゛
に減圧した後、抵抗加熱ヒータによりＩハ）−Ｈｉ（２
９ｗｔ％）の膜（上部電極と々る）３９を膜厚４５０１
１ｍ蒸着する。この上に連続して保護膜４０としてＭｇ
Ｆ２を膜厚１ＱＱｎｍ蒸着する。

（ｉ）　　リフトオフマスク３７を前記下部電極３４の
形成時と同様の方法でリフトオンし、上部電極（Ｐｂ　
−Ｈｉ膜）３９と保護膜（ＭｇＦ２膜）４０を形成する
。次に保護膜形成用のレジストマスク（図示せず）を下
部電極形成用マスクと同様な方法で形成した。但し、レ
ジストマスクの膜厚は、後で被覆する保護膜４１の厚さ
く例えば１μｍ１１）が厚く力るので、リフトオフが容
易に行なえるように１．５μｍに設定し形成した。真空
槽内に挿入し、Ａｒスパッタクリーニングを行なった後
、ＭｇＦ２を膜厚１μｍ蒸着した。リフトオフは前述の
下部電極形成と同様な方法で行ない、保護膜４１を形成
した。

以上の工程によって、本発明のジョセフソン素子が完成
する。

本発明によるジョセフソン素子は、実施例で述べたよう
に絶縁材料ＩＶｇＦ２を用いた結果、接合寸法は設計寸
法に対して極めて忠実であることがＳＥＭ観察像により
明らかとなり、特性の揃ったものが得られることが確認
された。まだ、ＭｇＦ２は、素子特性等に対してもスト
レス等のダメージはなく、極めて安定な絶縁膜を形成し
ているととが明らかとなった。さらに、Ｍｇ　Ｆ２は、
アルカリ現像液および水洗に対しても溶解することなく
、極めて安定であることが明らかとなった。

なお、実施例では絶縁材料としてＭｇＦ２を用いた場合
を述べたが、本発明はＭｇＦ２に限定されるものではな
く、ＣａＦ２．ＡｌＦシを用いても同等の素子形成が可
能であり、上述したような効果も同様に得られる。

以上説明したように、本発明においては、絶縁材料とし
て従来用いられていだＳｉＯをフッ化物に置き換えたが
、フッ化物は、従来のＳｉＯと同様な方法、例えば抵抗
加熱ヒータを用いて蒸着による膜形成ができ、製作工程
において特に困難な事は発生しない。そして、本発明に
よれば、従来微細パターンの形成、特に接合用スルーホ
ール形成で問題となっていたパリは完全に無くなり、設
計寸法通りのパターンを作ることができるようになり、
特性の揃った素子が容易に得られ、その効果は太きい。

なお、本発明は、ジョセフソン素子以外にもリフトオフ
工程を有する素子（例えばバルブメモリ　゛素子，Ｇａ
ＡｓＦＥＴ等）の製造に応用することができ、大きな効
果を発揮するものであることは言う才でもない。

【図面の簡単な説明】

第１図（ａ）、　　（ｂ）は従来のジョセフソン素子に
おける接合用スルーホールの作製工程説明図、第２図（
・ｌ）、　　（Ｉｌｌ）にＬ本発明による接合用スルー
ホールの説明図、第６図（・１）−（１）は本発明の一
実施例を示す製造工程説明図で、同図（１）は完成し７
た／・１十ノノノ素−ｒの主要部を模式的に示しだ断面
図である。 １１．２１．　　ろ１・・一基板 １２、．２２・・ステンンルマス／　（ＩＪ）ｌ−オフ
マスク） １３・・ＳｉＯ膜 ２６　フッ化物膜（ＭｇＪパ２膜） ３２・熱酸化膜 ６６、ろ５．ろ７　・リフトオフマスク６４・・・下部
電極 ６６　層間絶縁膜（へ４ｇＦ２膜） ３８　トンネル・・リア層 ６９・十γ＜ｔ＋電枠（円）−１３ｉ膜）４０．４１・
保護膜 代理人弁理士　中村純之助 特開口Ｈ５９−６１９７５（４） 才１図 ｔ２自 矛３図 １７′３図

Claims (2)

【特許請求の範囲】
1. （１）超′７ｂ：導層よりなる下部電極と、接合用スル
   ーポールなイ〕する層間絶縁膜と、上記接合用スルーポ
   ール中のト一部電極表面に形成したトンネル・くリア層
   と、該ｌ・ンネル・・リア層を介して積層され上記下部
   電極との間でジョセフノン接合部分を形成する超’Ｆｉ
   ｉ、　ｊ７１＋層よりなる上部電極を備えてなるジ−１
   セフノ／素了において、少なくとも上記層間絶縁膜のＡ
   ’Ａオー１がフッ化物であることを特徴とするジーｉセ
   フノ／７１子。
2. （２）　　ｊ二記フッ化物に、フッ化マグネシウム（Ｍ
   　ｇ　Ｉ”　２）、フッ化ツノルンウム（（−ａ　＋”
   ２　）　、又はフッ化アルミニウム（Ａ　ｅ　””　３
   　）のいずれかである７１寺言′［言古求の範囲第１か
   ｉ記載の７ヨセフノン素子。 （乙）超電導層よりなる下部電極を形成する工程と、接
   合用スルーポールを有する層間絶縁膜を形成する工程と
   、上記接合用スルーホール中に露出したＦ都電極表面に
   トンネルバリア層を形成する工程と、該トンネルバリア
   層を介して積層し上記下部電極との間でジョセフノン接
   合部分を形成する超電導層よりなる」二部電極を形成す
   る工程を有するジョセフソン素子の製造方法において、
   少くとも上記接合用スルーホールを有する層間絶縁膜は
   、次の各工程を包含して形成することを特徴とするンヨ
   セフノン素子の製造方法。 ■　所定の工程を経た基体」二にオーバハング部を有す
   るリフトオフマスクを形成する工程、０　リフトオフマ
   スクの形成された基体表面にフッ化物膜を形成する工程
   、 ■　リフトオフマスクを溶媒によりリフトオンしフッ化
   物膜によるパターンを形成する工程。