JPS6380581A - ジヨセフソン素子の製法 - Google Patents

ジヨセフソン素子の製法

Info

Publication number
JPS6380581A
JPS6380581A JP61224795A JP22479586A JPS6380581A JP S6380581 A JPS6380581 A JP S6380581A JP 61224795 A JP61224795 A JP 61224795A JP 22479586 A JP22479586 A JP 22479586A JP S6380581 A JPS6380581 A JP S6380581A
Authority
JP
Japan
Prior art keywords
layer
junction
tunnel barrier
contaminant
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61224795A
Other languages
English (en)
Inventor
Hisanao Tsuge
久尚 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP61224795A priority Critical patent/JPS6380581A/ja
Publication of JPS6380581A publication Critical patent/JPS6380581A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はジョセフソン接合素子の製造方法に関し、特に
パシベーションを施したジョセフソン接合素子の製造方
法に関する。
(従来の技術) 一般に、集積回路チップの表面は、大気中の水蒸気や酸
素、各プロセスの雰囲気によって引き起こされる素子特
性の劣化を防ぐために、パシベーション層で被覆される
。特に、ジョセフソン集積回路では、その基本要素であ
るジョセフソン接合素子が数人〜数10人の非常に薄い
トンネル障壁層を数100OAの多結晶金属でなる上下
電極ではさんだ構造であるため外部雰囲気の影響を受は
易く、パシベーションが不可欠である。
従来例を第4図(a)〜(Oを用いて工程順に説明する
。まず、第4図(a)に示すように、基板41上に下部
電極及び下部配線42、トンネル障壁層43、上部電極
44の3層膜を形成する。下部電極及び下部配線42、
上部電極44は蒸着法やスパッタ法で被着した超伝導体
膜である。トンネル障壁層43は下部電極及び下部配線
42表面を熱やプラズマにより酸化するか、絶縁膜など
を被着して形成する。上記3層膜42、43.44のパ
ターニングは通常のりソグラフイ技術とエツチング法や
リフトオフ法などの加工技術を用いて行う。次に第4図
(b)に示すように、上部電極44上の接合部となる場
所にエツチングマスク45を形成し、反応性イオンエツ
チング法やイオンミリング法により上部電極44をパタ
ーニングして接合部を規定する。次に第4図(C)に示
すように、エツチングマスク45を残したままスペーサ
層を蒸着する。エツチングマスクをリフトオフして第4
図(d)に示すような構造を得た後、上部電極44表面
をスパッタクリーニングし、第4図(e)に示すように
上部電極44と同様な方法で上部配線47を被着、パタ
ーニングする。このパターニングの際、上部配線47は
大気にさらされたり、リソグラフィの各処理を経るため
表面に汚染層48が形成される。最後に上部配線47を
覆うようにパシベーション層49を被着、パターニング
してジョセフソン接合素子は完成する。ただし、接合の
上層にさらに他の機能を追加する場合にはパシベーショ
ン層49はスペーサ層となる。ここでは、従来例として
接合部の規定にエツチング法を用いたジョセフソン接合
素子の製造方法を述べたが、リフトオフ法を用いた場合
についても本発明の利用分野であるパシベーション技術
に関しては同様である。
(発明が解決しようとする問題点) 従来の方法では、第4図(Oに示したようにパシベーシ
ョン層49は上部配線47表面に大気への露出やりソゲ
ラフイエ程で形成された汚染層48を残したまま形成さ
れる。そのため、汚染層を構成している酸素や水分が経
時的に、あるいは比較的高温を必要とする後工程で上部
配線47や上部電極44を通ってトンネル障壁層43の
近傍まで拡散し、その結果接合特性が劣化したり、接合
電流が低下するという問題を生じる。特に、ジョセフソ
ン接合素子の上部電極弱や上部配線47は室温程度の低
い基板温度で形成された多結晶金属であるため、上部配
線47表面の不純物が結晶粒界を通して拡散し易く、し
かもトンネル障壁層は数人〜数10人と非常に薄いため
その接合特性に及ぼす影響は深刻である。
本発明の目的は、このような従来の欠点を取り除いたジ
ョセフソン接合素子の製造方法を提供することにある。
(問題点を解決するための手段) 本発明によれば、下部電極と、この下部電極上に形成さ
れたトンネル障壁層と、このトンネル障壁層を介して前
記下部電極と対向して形成された上部電極と、この上部
電極上に電気接触を伴って形成された上部配線とを有す
るジョセフソン接合素子の製造方法において、前記上部
配線の形成に引き続き、この上部配線表面の汚染層を除
去した後、前記上部配線をパシベーション層で被覆する
ことを特徴とするジョセフソン接合素子の製造方法が得
られる。
(作用) 本発明では、上部配線は、被着後大気中にさらされたり
、パターニングされる工程で形成される表面の汚染層が
除去された後、パシベーション層で被覆保護される。そ
のため、汚染層を構成している酸素や水分がトンネル障
壁層近傍まで拡散し、接合特性を劣化させるという開門
がない。
(実施例) 本発明の実施例を図面を参照して詳細に説明する。
まず、第1図(a)に示すように基板11上に下部電極
及び下部配線12、トンネル障壁層13、上部電極14
の3層膜を形成する。下部電極及び下部配線12、上部
電極14は蒸着法やスパッタ法で被着されたニオブ(N
b)や鉛(Pb)など超伝導体膜である。トンネル障壁
層13は下部電極及び下部配線12の表面を熱やプラズ
マにより酸化するか、アルミニウム(Al)やシリコン
(Si)などでなる数10人の金属膜や半導体膜を被着
した後、表面を酸化して形成する。上記3層膜のパター
ニングは通常のりソグラフィ技術と加工技術を用いて行
う。次に、第1図(b)に示すように、上部電極14上
の接合部となる場所にエツチングマスク15を形成し、
反応性イオンエツチング法やイオンミリング法により上
部電極14をパターニングして接合部を規定する。次に
、第1図(c)に示すように、エツチングマスク15を
残したまま一酸化硅素(Sin)などでなるスペーサ層
16を蒸着する。エツチングマスク15をリフトオフし
て第1図(d)に示すような構造を形成した後、上部電
極14表面をスパッタクリーニングし、第1図(e)に
示すように上部電極14と同様な成膜法及びパターニン
グ法で上部配線17を形成する。この際、上部配線17
は大気にさらされ、リソグラフィ工程を経るため表面に
酸素や水分を吸着した数10人の汚染層18が形成され
る。この汚染層18をアルゴン(Ar)雰囲気中でスパ
ッタクリーニング除去して第1図(Oに示すような構造
にした後、真空を保持したまま二酸化硅素(Si02)
などでなるパシベーション層19をスパッタ法などで被
着し第1図(g)に示すような構造とする。
上部配線17表面に形成された汚染層18の接合界面に
及ぼす影響を調べた結果を示す。−例として、Nb(2
000人)/Nb205(〜20人)/Pb(1500
人)接合における熱処理前後のオージェ深さ方向プロフ
ィルを第2図(a)、 (b)、第3図(a)、 (b
)に示す。第2図(a)、(b)は接合を形成した後、
−度大気に露出してpb裏表面汚染層を形成してから、
2 X 1O−8Torr以上の高真空中での熱処理の
効果を調べた結果であり、第3図(a)。
(b)は第2図(a)、 (b)と同様に形成された汚
染層をArスパッタクリーニングで完全に除去した後、
高真空中での熱処理の効果を調べた結果である。熱処理
は汚染層を構成する不純物の接合界面に及ぼす影響を加
速試験する目的で行った。熱処理条件は210°C11
時間である。第2図(a)に示すようにPb表面に酸素
を主とする汚染層が存在する場合には、第2図(b)に
示すように熱処理によって酸素が接合界面まで拡散しト
ンネル障壁層の膜厚を増加させる。
また、X線励起光電子分光測定からNb/Nb2O5界
面では、NbO,NbO2といった低級酸化物による遷
移領域が増加することも確がめられている。一方、第3
図(a)に示すように、pb裏表面汚染層゛が存在しな
い場合には、第3図(b)に示すように、トンネル障壁
層の膜厚の増加はない。また、Nb/Nb2O5界面で
も低級酸化物の増加は第2図(b)の場合はど著しくは
ない。以上の結果から明らかなように、上部配線の表面
に汚染がない場合には、トンネル障壁層の膜厚の増加に
よる接合電流の減少や、遷移領域の増加による接合特性
の劣化という問題がない。ここでは、Nb/Nb2O5
/Pb接合について述べたが、他の接合に対しても同様
なことが言える。また、パシベーション層に金属や半導
体の酸化物や窒化物などの化合物を用いる場合には、酸
素や窒素などの一原子当たりの生成エネルぎ−がパシベ
ーション層と接した上部配線を構成する金属の同反応に
対する生成エネルギーより小さい化合物を選べば、パシ
ベーション層からトンネル障壁層への酸素や窒素などの
拡散防止にも効果的である。
本実施例では接合部の規定にエツチング法を用いたジョ
セフソン接合素子の製造方法を述べたが、リフトオフ法
を用いた場合についてもパシベーション技術は同じであ
り、同様な効果が得られる。
(発明の効果) 以上説明したように本発明によれば、上部配線は表面の
汚染層が除去された後、パシベーション層まで被覆保護
されるため、汚染層を構成している酸素や水分が接合界
面まで拡散し接合特性を劣化させるという問題がなく、
経時的あるいは熱的に安定で信頼性の高いジョセフソン
接合素子を製造することができる。
【図面の簡単な説明】
第1図(a)〜(g)は本発明のジョセフソン接合素子
の製造方法を工程順に示す断面図、第2図(a)、 (
b)、第3図(a)、 (b)はそれぞれ接合表面に汚
染層が存在する場合、および存在しない場合のNb/N
b2O5/Pb接合における熱処理前後のオージェ深さ
方向プロフィルを示す図、第4図(a)〜(Oは従来の
ジョセフソン接合素子を示す断面図である。 図において、11.41は基板、12.42は下部電極
及び下部配線、13.43はトンネル障壁層、14.4
4は上部電極、15.45はエツチングマスク、16.
46はスペーサ層、17.47は上部配線、18.48
は汚染層、19゜49はパシベーション層である。

Claims (1)

    【特許請求の範囲】
  1. 下部電極と、この下部電極上に形成されたトンネル障壁
    層と、このトンネル障壁層を介して前記下部電極と対向
    して形成された上部電極と、この上部電極上に電気接触
    を伴って形成された上部配線とを有するジョセフソン素
    子の製法において、前記上部配線の形成に引き続き、こ
    の上部配線表面の汚染層を除去した後、前記上部配線を
    パシベーション層で被覆することを特徴とするジョセフ
    ソン素子の製法。
JP61224795A 1986-09-25 1986-09-25 ジヨセフソン素子の製法 Pending JPS6380581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61224795A JPS6380581A (ja) 1986-09-25 1986-09-25 ジヨセフソン素子の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61224795A JPS6380581A (ja) 1986-09-25 1986-09-25 ジヨセフソン素子の製法

Publications (1)

Publication Number Publication Date
JPS6380581A true JPS6380581A (ja) 1988-04-11

Family

ID=16819320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61224795A Pending JPS6380581A (ja) 1986-09-25 1986-09-25 ジヨセフソン素子の製法

Country Status (1)

Country Link
JP (1) JPS6380581A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961975A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd ジヨセフソン素子とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961975A (ja) * 1982-10-01 1984-04-09 Hitachi Ltd ジヨセフソン素子とその製造方法

Similar Documents

Publication Publication Date Title
US5645976A (en) Capacitor apparatus and method of manufacture of same
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JPS6380581A (ja) ジヨセフソン素子の製法
JPS5978585A (ja) ジヨセフソン集積回路
JPS6380580A (ja) ジヨセフソン接合素子の製造方法
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPH01253257A (ja) 半導体集積デバイス
JPS6259467B2 (ja)
JPH0360064A (ja) 半導体装置の製造方法
JP3128153B2 (ja) 半導体装置の製造方法
JP2623610B2 (ja) ジョセフソン接合素子
JPH0243726A (ja) 接続配線形成法
JP2535539B2 (ja) ジョセフソン回路の製造方法
JPS637675A (ja) 超伝導装置の製造方法
JPH05243628A (ja) ジョセフソン接合素子及びその製造方法
JPS61111580A (ja) 薄膜の積層接着方法
JPH03171732A (ja) 半導体装置
JPS59211236A (ja) 半導体装置
JPH03214735A (ja) 半導体装置の製造方法
JPS6135577A (ja) ジヨセフソン接合素子
JPH01286444A (ja) 半導体装置
JPH07106332A (ja) 半導体装置およびその製造方法
JPS61150235A (ja) 多層配線構造体の製造方法
JPS6237964A (ja) シヨツトキバリヤ形半導体装置およびその製造方法
JPS6047479A (ja) トンネル型ジヨセフソン接合の構造ならびに製法