JPS62277746A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS62277746A
JPS62277746A JP12011286A JP12011286A JPS62277746A JP S62277746 A JPS62277746 A JP S62277746A JP 12011286 A JP12011286 A JP 12011286A JP 12011286 A JP12011286 A JP 12011286A JP S62277746 A JPS62277746 A JP S62277746A
Authority
JP
Japan
Prior art keywords
resist
pattern
wiring material
etched
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12011286A
Other languages
English (en)
Inventor
Yoshio Yamashita
山下 吉雄
Katsuaki Umibe
海部 勝晶
Takaharu Kawazu
河津 隆治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP12011286A priority Critical patent/JPS62277746A/ja
Publication of JPS62277746A publication Critical patent/JPS62277746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (産業上の利用分野) 本発明は半導体装置の製造方法に関し、特に半導体装置
の層間配線材の形成方法に関する。
(従来の技術) 集積化された半導体装置の製造プロセスにおいては、層
間配線を必要とするが、下層・ぞターンの断差によって
配線材が断差切れを起すという問題があった。従来、こ
の問題を解決するために、ウェットエツチングあるいは
文献、半導体・集積回路技術第15回シン?ノウム講演
論文集(昭和53年11月16日、17日) P、P、
 54−59に記載されているように、斜め入射イオン
エツチングにより下層ノクタ゛−ンのエノンをチー−−
状K jJO工しこの下層パターン上に配線材を形成し
て断差切れを防止していた。
(発明が解決しようとする問題点) しかしながら、このような半導体装置の製造方の点で問
題があシ、また斜め入射イオンエツチングについてはレ
ジストの2層構造あるいはレジスト/金属の2層構造を
とりておりプロセスが煩雑であるという問題点を有して
いた。
そこで、本発明の目的は容易な方法によシテーノ2−状
のエツジを有する下層・母ターンを形成し、この上に配
線材を形成することによυ、配線材の断差切れのない半
導体装置の製造方法を提供するものである。
(問題点を解決するための手段) この発明は前記問題点を解決するために、基体の被エツ
チング部材上に、ノボラック樹脂のナフトキノンジアジ
ドスルホ/酸エステル等のネガ型のフォトレジスト層を
積層し、このフォトレジスト層を嘴形につき出たオーバ
ーハング構造をなすように選択的に除去し、異方性のあ
るドライエッチング法により前記被エツチング部材をエ
ツチングすると共に前記フォトレジスト層の嘴形につき
出た部分を一部もしくは全部エツチングすることにより
前記被エツチング部材の台形/Jターン体を形成し、こ
のフォトレジスト層を除去した後、この基体の所定領域
上に配線材を形成するものである。
(作用) 以上のように、本発明によれば、オーパーツ・ング構造
のフォトレジストをマスクとして異方的にドライエツチ
ングしているので被エツチング部材がエツチングされる
と共にマスクの嘴形につき出た部分もエツチングされる
ため、被エツチング部材は台形パターンを有して形成さ
れ、この基体の所定領域上に配線材を形成することによ
り、断差切れが起らない配線を得ることができる。
(実施例) 第1図(、)〜(d)は、本発明の詳細な説明するため
の半導体装置断差部の概略断面図であり、以下図面を用
いて説明する。
まず、第1図(、)に示すように、Si基板1上に熱酸
化によシ形成したINL厚さのSiO2膜2上に、ネガ
型の7オトレジスト3としてノブラック樹脂のナフトキ
ノンジアジドスルホン酸エステル(以下LMRという)
をメチルセルソルブアセテートに20〜40 wt%溶
解し0.2μmのフィルターでろ過したものを、スピン
コーティング法によシ1.0μ常厚さに塗布し、続いて
ホットプレートにて90°Cで60秒間ベーキングを行
った。
次に縮小投影型アライナ(NA=0.35)を用いたg
線(波長約436nm)の光をフォトレジスト3に選択
的に照射することにより露光を行った。
ドーズ量は100〜200 mJ 7cm2  とした
。然る後、ホットプレートにて110℃で60秒間べ一
キングヲ行った。そして、モノクロルベンゼン −10
に対してシクロヘキサン1の溶液で50秒間、23℃で
現像し、シクロヘキサンにてリンスを行うことによシ、
第1図(b)に示すように、嘴形につキ出タオーバーハ
ング構造のレジストパターン4を形成した。
次に、レジストツクターン4をマスクとして平行平板型
プラズマエツチング装置により異方的にSiO□膜2の
ドライエツチングを行うことによシ、第1図(c)に示
すように、チー・ぞ−状の断面形状を有するSiO□ノ
母ターフタ−7体5した。エツチング条件はCF450
 SCCM、ガス圧5 Pa、/Jクワ一度0、16 
W/art2とし10分間エツチングを行った。
然る後、第1図(d)に示すように、レジストツクター
ン4を除去し、表面の所定領域に配線材6を形成した。
以上説明したように本発明の実施例によれば、オーバー
ハング構造のレジストツクターン4ハLMRのネガ型フ
ォトレジスト3を用いているので、従来のレジスト/金
属の2層構造等に比べ容易に形成することができ、この
レノストパターン4をマスクとしてS iO2膜2をエ
ツチングすることによりテーパー状のニップ部を有した
51o2ツクタ一ン体5を容易に形成することができる
。従って、このS iO2・ぐター/体5のニップ部に
形成した配線材6の断差切れを減少させることができる
尚、本発明の実施例ではフォトレジスト3としてIを用
いているが、嘴形につき出たオーバーハング構造のレノ
ストノやターン4を形成することができるSt−LMR
等の他の材料を用いても同様の効果を得ることができる
。また、オーパーツ・ング構造はフォトレジスト3の厚
さ及び現像時間によシその形状をコントロールすること
ができる。
(発明の効果) 以上詳細に説明したように、本発明によればチー・ぞ−
状のニップを有するパターン体を容易に形成でき、この
パターン体上に形成された配線材は断差切れを生じない
ので起LSI等の製造におけるパターンの形成方法とし
て有効に利用できる。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の詳細な説明するだめの
半導体装置断差部の概略断面図である。 1・・・Si基板、2・・・5i02膜、3・・・フォ
トレジスト、4・・・レジストノぐターン、5・・・S
 102パタ一ン体、6・・・配線材。 特許出願人  沖電気工業株式会社 第1図

Claims (1)

  1. 【特許請求の範囲】 1)基体の被エッチング部材上にネガ型のフォトレジス
    ト層を積層する工程と、 該フォトレジスト層を嘴形につき出たオーバーハング構
    造をなすように選択的に除去する工程と、異方性のある
    ドライエッチング法により前記被エッチング部材をエッ
    チングすると共に前記フォトレジスト層の嘴形につき出
    た部分を一部もしくは全部エッチングすることにより前
    記被エッチング部材の台形パターン体を形成する工程と
    、前記フォトレジスト層を除去した後、該基体の所定領
    域上に配線材を形成する工程とを備えてなることを特徴
    とする半導体装置の製造方法。 2)前記フォトレジスト層はノボラック樹脂のナフトキ
    ノンジアジドスルホン酸エステルの層であることを特徴
    とする特許請求の範囲第1項記載の半導体装置の製造方
    法。
JP12011286A 1986-05-27 1986-05-27 半導体装置の製造方法 Pending JPS62277746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12011286A JPS62277746A (ja) 1986-05-27 1986-05-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12011286A JPS62277746A (ja) 1986-05-27 1986-05-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS62277746A true JPS62277746A (ja) 1987-12-02

Family

ID=14778236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12011286A Pending JPS62277746A (ja) 1986-05-27 1986-05-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62277746A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
US20160033863A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Co., Ltd Photoresist composition to reduce photoresist pattern collapse

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466768A (en) * 1977-11-08 1979-05-29 Fujitsu Ltd Forming method of electrode window in semiconductor device
JPS6086834A (ja) * 1983-10-19 1985-05-16 Hitachi Ltd パタ−ンの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5466768A (en) * 1977-11-08 1979-05-29 Fujitsu Ltd Forming method of electrode window in semiconductor device
JPS6086834A (ja) * 1983-10-19 1985-05-16 Hitachi Ltd パタ−ンの形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001281698A (ja) * 2000-03-30 2001-10-10 Advanced Display Inc 電気光学素子の製法
US20160033863A1 (en) * 2014-07-30 2016-02-04 Taiwan Semiconductor Manufacturing Co., Ltd Photoresist composition to reduce photoresist pattern collapse
US9698014B2 (en) * 2014-07-30 2017-07-04 Taiwan Semiconductor Manufacturing Co., Ltd Photoresist composition to reduce photoresist pattern collapse

Similar Documents

Publication Publication Date Title
JPS6347257B2 (ja)
JPS62277746A (ja) 半導体装置の製造方法
JPS633453B2 (ja)
JPH04348030A (ja) 傾斜エッチング法
JPS61113062A (ja) フオトマスク
JPS5950053B2 (ja) 写真蝕刻方法
JPH0467333B2 (ja)
JPS6066430A (ja) レジストパタ−ンの形成方法
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH0293081A (ja) 多層膜のエッチング法
JPH01189923A (ja) 半導体装置の製造方法
JPH05341533A (ja) 三層レジスト法
JPS59135731A (ja) 半導体装置の製造方法
KR100369866B1 (ko) 반도체소자의미세콘택홀형성방법
JP4267298B2 (ja) 半導体素子の製造方法
JPS58100434A (ja) リフトオフ用スペ−サ−の形成方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPS6216536B2 (ja)
JPS58145125A (ja) レジスト・マスクの形成方法
JPS62232124A (ja) 薄膜回路の製造方法
JPH0348424A (ja) 半導体装置の製造方法
JPS59231535A (ja) パタ−ンの形成方法
JPS6154629A (ja) フオト・レジストパタ−ンの形成方法
JPH03127827A (ja) 半導体装置の製造法
JPH0353523A (ja) 半導体装置の製造方法