JPS62232124A - 薄膜回路の製造方法 - Google Patents

薄膜回路の製造方法

Info

Publication number
JPS62232124A
JPS62232124A JP61072533A JP7253386A JPS62232124A JP S62232124 A JPS62232124 A JP S62232124A JP 61072533 A JP61072533 A JP 61072533A JP 7253386 A JP7253386 A JP 7253386A JP S62232124 A JPS62232124 A JP S62232124A
Authority
JP
Japan
Prior art keywords
resin
pattern
thin film
main component
taper angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61072533A
Other languages
English (en)
Other versions
JPH079902B2 (ja
Inventor
Makoto Morijiri
誠 森尻
Shinichi Hara
真一 原
Eiji Ashida
栄次 芦田
Shinji Narushige
成重 真治
Masanobu Hanazono
雅信 華園
Harunobu Saito
斉藤 治信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61072533A priority Critical patent/JPH079902B2/ja
Publication of JPS62232124A publication Critical patent/JPS62232124A/ja
Publication of JPH079902B2 publication Critical patent/JPH079902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜回路の製造方法に係り、特にイオンビーム
エツチング法を用いるのに好適な4幌回路の製造方法に
関する。
〔従来の技術〕
従来より、薄膜回路つ製造方法に分いて、イオンビーム
エツチング法を用いる場合、アイオニクス(I L) 
N I C3)、1981年8月号、第1〜10貞に記
載のように、形成するパターンの4部に再付着層が発生
することが知られている。この再付着1−は、イオンビ
ームエツチングされた基板上の材料が、マスク材として
用いられているホトレジストの端部に再付青することに
よって形成されるものである。
この再付着層は、多層の配線間での短絡場象の発生する
原因となった妙、再付41・jが1仮表面にゴiとして
付着する等の間・隠を生じる。すなわち、ポジ型のホト
レジストには、多くのkl 頃のものつ;あるが、その
中で一般に使用されているもつ1こノボラック系樹脂が
ある。−]えば、マイクロボジツト1300(商品名)
:(シップレイファーイースト社製)がその−例として
挙げられる。このホトレジストを用いて、ホトレジスト
パターンを形成した場合、特に曲ちのあるパターンの場
合には。
加熱処理によって、ホトレジストが流動化するものの、
−R4図に示す欅に1曲率の内側方向にホトレジストが
引張られて、断面形状が頑〈という間笛がある。加熱に
よる断面形状を変化させることri可能であるもののホ
トレジスト断面のテーパ角は90°〜100°ともなり
、逆テーパ形状となってイオンビームエツチング時に再
付着層が発生するという開−がある。第4図は従来のノ
ボラック系ホトレジストパターンが加熱により変形する
!I!4mを示1−たモデル図でちり、(〜は現像後の
状態、■)は加熱後の状@を示す。第4因中、符号1は
基板、2は導体膜、41は従来のホトレジス)(+−意
味する。前記文献では、この再付着層の発生を防止する
ために、基板を口伝したり、イオンビームの4板に対す
る入射角を選定することにより、回付、り層の無いパタ
ーンを形成することができることができることを述べて
いる。
上記従来技術は、再付着層の発生の無い入射角を選定す
ることにより、常にどんなパターンを形成することも可
能であるとしている。
〔発明が解決しようとする問題点〕
しかしながら、パターンの形状及びパターンの厚さある
いは高さ等についての配慮がされておらず、再付着層の
発生しないエツチング条件を選定することは、実用上は
ほとんど困難であるという問題があった。
本発明の目的は、レジストパターンを最適な形状にする
ことにより、再付着層の無いパターンを形成する薄膜回
路の製造方法を提供することKある。
〔問題点を解決するだめの手段〕
本発明を概説すれば、本発明は薄膜回路の製造方法に関
する発明であって、イオンビームエツチング法を用いて
薄膜回路を製造する方法において、薄膜回路パターンを
形成するためのマスク材として、ポリメチルイソプロペ
ニルケトン(以下、PMIPKと略記する)f主成分と
する樹脂を用いることを特徴とする。
ここでPMIPKt−主成分とする樹脂とは、前記主成
分の弘よりなる樹脂、前記主成分のほか((増□感剤な
ど含む樹脂を包含する・、PlJI PK系の樹脂を意
味する。
前記の目的は、レジストの材質を選定し、かつイオンビ
ームエツチングに44々レジストパターンを形成するこ
とにより達成されろ。
本発明者ら、は、レンスト材質としてPMIPKを主成
分とする樹脂を用いることにより、イオンビームエツチ
ング法を用いてパターン全形成スる際に、エツチングさ
れる嘴材がパターン端部に再付着するのを防止できろこ
とを実憤によってf4認したものである。
イオンビームエツチング法のマスクとしてホトレジスト
等のm噌を用いる鳴合、その樹脂の暗面に再付着!・1
が主成する。この再付着1−の生成は、マスク材の断面
のテーパ角に依存することが、実装によって確認された
。そこで、このテーパ角を最適なものにするために、本
発明によるところのPMIPKを主成分とする樹脂を用
い、この樹脂のパターンを形成した後に、必要に応じ加
熱してマスク材である樹脂の断面のテーパ角を最適化す
ることにより、再付着層の無いパターンを形成すること
ができる。
次に、本発明によるPMIPKを主成分とする樹脂をマ
スク材として用いることの、他の理由を述べる。
本発明で適用したPMIPKを主成分とする叫脂をマス
ク材として用いることにより、加熱処理によって、レジ
ストの断面形状が変化するが、411記第4図に示した
様な曲率のあるパターンでも、ノボラック系樹脂の様に
曲率の内側方向に断面形が変形することも無く、断面形
状はほば左右対4ツトの形状になることが確認できた。
この様に曲率のあるパターンでも断面形状がほぼ左右対
称になるのが本発明で適用したPMIPKを主成分とす
る樹脂の1つの特長である。
本発明で使用する樹脂は、常用の増感剤、例えは安息香
酸系の増感剤を添加して、必要に応じ感光性とした形態
で使用してもよい。したがって、ホトレジストに限定さ
れず、他のエネルギー線感応性の形iqでもよい。
以下、本発明方法を、図面を用いて具体的に説明する。
第1図は、本発明方法を実施する場合の1例を、その形
成プロセスに従って示す工程図である。
第1図にシいて符号1け基板、2は導体膜、3′寸レジ
ストを意味する。
〔1〕鳩板:基板1上にパターン形成される襖2を形成
した基板を用いろ。ここではパターン形成さルる模2を
導体膜として以下説明をする。
〔2〕レジスト塗布:導体膜2上にレジスト3を塗布す
る。
〔5〕レジストパターン形成:形成すべき導体パターン
形状に、マスクを用いて工ふルギー線を照射し、現1ヤ
する。
〔4〕レジストパタ一ン断面形状制両:後述するが、イ
オンビームエツチングをする場合に、再付着1−を形成
しないためには、レジストパターンの断面形状を制御す
ることが重要である。
〔5〕イオンビームエツチング:形成されたレジストパ
ターンをマスクとして、イオンビームエツチングをする
〔6〕レジスト除去:イオンビームエツチングをした後
に不要な残存するレジストを除去し、導体パターンを形
成する。
以上の様に、導体パターンを形成する場合、必要なパタ
ーン形状にマスク材としてのレジストを形成し、それを
マスクとしてイオンビームを1′!@射しエツチングす
る。
〔実施例〕
以下、本発明を実施例により更に具体的に説明するが1
本発明はこれに限定されない。
実施例1 マスク材として用いる樹脂として、PMI PKを主成
分とし、安息香酸系の増感剤を含有する遠紫外線用、ホ
トレジスト(ODUR−1013(商品名):東京応化
工業株式会社11りを使用した。
このホトレジストはポジ型であり、遠紫外線によって感
光された部分が現偉液に可溶となり未露光部がパターン
として残るものである。
パターンを形成する基材としてd、siウエノ1をに板
とし、その上に合計厚さ1.9μmのCr −Cu −
Cr3Jl膜を形成したものを用いた。
この基板上に、上記ホトレジストを膜厚5pmで形成し
、その断面のテーパ角を測定したところ、はぼ垂直の8
5〜90°であった。そこで、このホトレジストパター
ンをArガスを利用してイオンビームエツチングしたと
ころ、ホトレジストの側壁、すなわち導体パターン−の
端部に鍔付N層が形成されることがわかった。
そこで、このホトレジストパターンを形成した後に、基
板を熱処理して、ホトレジストの断面のテーパ角を測定
した。その結果を第2図に示す。
すなわち第2図は、本発明によるレジストの1例の現像
後の熱処理温度(℃、横軸)とテーパ角(0、縦軸)の
関係を示したグラフである。
第2図から、熱処理温度が高くなる程、レジストのテー
パ角は小さくなることがわかる。この傾向は、通常のレ
ジストと同様である。
この様に、基板に熱処理を加えてレジストの断面のテー
パ角を変えた試料を用いて、イオンビームエツチングし
た時の再付着層の発生状況について検討し九。その結果
を第3図に示す。
すなわち第3図は、本発明による各種レジストのレジス
ト断面のテーパ角(0、横軸)とイオンビームエツチン
グ時の再付着層の高さくμm、縦軸)の1内係を示した
グラフである。
第3図から、レジスト断面のテーパ角が、70゜付近を
境にして、再付着jφの発生を防止できることがわかっ
た。
〔発明の効果〕
以上説明し九ようK、本発明方法によれば、イオンビー
ムエツチングによりパターンを形成する場合に、イオン
ビームエツチング法を用いた・ζターン形成で特徴的に
現われる再付着層の発生を防止することができるという
効果がある。これによって、多層配線の層間の絶0不良
の発生や、再付着層がはがれてくること・1・こよって
生じるゴばの発生等を防止できろという効果がある。
更に、本発明;・ζよるレジストでは、上記効果圧加え
て、曲率円周方向の要形が防止されるので、従来より寸
法留置を向上することう;できるという効果も奏せられ
る。
【図面の簡単な説明】
第1図は本発明の製造方法の1例を示す工程図、第2図
は不発明によるレジストの1例の現像後の熱処理は度と
テーパ角の関係を示したグラフ、第3図1.i本発明に
よる各種レジストのレジスト断面のテーパ角とイオンビ
ームエツチング時の再封N層の高さの関係を示したグラ
フ、第4図:は従来のホトレジストパターンが加熱によ
り変形する態様を示したモデル図で、ちる。 1:に板、2:尋体膜、5ニレジスト、41:従来のホ
トレジスト

Claims (1)

  1. 【特許請求の範囲】 1、イオンビームエッチング法を用いて薄膜回路を製造
    する方法において、薄膜回路パターンを形成するための
    マスク材として、ポリメチルイソプロペニルケトンを主
    成分とする樹脂を用いることを特徴とする薄膜回路の製
    造方法。 2、該マスク材として用いる樹脂のパターンを基板上に
    形成した後に加熱処理することにより該樹脂のテーパ角
    を制御する工程を包含する特許請求の範囲第1項記載の
    薄膜回路の製造方法。 3、該テーパ角は、再付着層が発生しない角度以下の角
    度である特許請求の範囲第2項記載の薄膜回路の製造方
    法。 4、該マスク材として用いる樹脂が、感光性の樹脂であ
    る特許請求の範囲第1項〜第3項のいずれかに記載の薄
    膜回路の製造方法。
JP61072533A 1986-04-01 1986-04-01 薄膜回路の製造方法 Expired - Lifetime JPH079902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61072533A JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61072533A JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Publications (2)

Publication Number Publication Date
JPS62232124A true JPS62232124A (ja) 1987-10-12
JPH079902B2 JPH079902B2 (ja) 1995-02-01

Family

ID=13492078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61072533A Expired - Lifetime JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Country Status (1)

Country Link
JP (1) JPH079902B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582889B1 (en) 1999-08-26 2003-06-24 Tdk Corporation Method for forming resist pattern and manufacturing method of thin-film element

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475989A (en) * 1977-11-30 1979-06-18 Hitachi Ltd Pattern production method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475989A (en) * 1977-11-30 1979-06-18 Hitachi Ltd Pattern production method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582889B1 (en) 1999-08-26 2003-06-24 Tdk Corporation Method for forming resist pattern and manufacturing method of thin-film element

Also Published As

Publication number Publication date
JPH079902B2 (ja) 1995-02-01

Similar Documents

Publication Publication Date Title
CA1173689A (en) Electron beam exposed positive resist mask process
US4174219A (en) Method of making a negative exposure mask
US4403151A (en) Method of forming patterns
EP0142639A2 (en) Method for forming narrow images on semiconductor substrates
US3986876A (en) Method for making a mask having a sloped relief
JPS62232124A (ja) 薄膜回路の製造方法
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
JPS61116838A (ja) レジストパタ−ン形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPH02156244A (ja) パターン形成方法
JP3421268B2 (ja) パターン形成法
JPH01189923A (ja) 半導体装置の製造方法
JPS62277746A (ja) 半導体装置の製造方法
JPS5914550B2 (ja) 微細加工方法
JPS5857728A (ja) イオンミ−リングによるパタ−ン形成方法
JPH01283931A (ja) レジストパターン形成方法
JPH0258213A (ja) 半導体装置の製造方法
JPH02208933A (ja) コンタクトホールの形成方法
JPS59155930A (ja) 微細パタ−ンの形成方法
JPS62219520A (ja) レジストパタ−ンの形成方法
JPS63138736A (ja) レジストのパタ−ニング方法
JP2000040692A (ja) パタン形成法
JPS63133628A (ja) ポジ型フオトレジストの処理方法
JPS5842237A (ja) 凹凸パタ−ンの形成方法
JPH0250164A (ja) レジストパターン形成方法