JPH079902B2 - 薄膜回路の製造方法 - Google Patents

薄膜回路の製造方法

Info

Publication number
JPH079902B2
JPH079902B2 JP61072533A JP7253386A JPH079902B2 JP H079902 B2 JPH079902 B2 JP H079902B2 JP 61072533 A JP61072533 A JP 61072533A JP 7253386 A JP7253386 A JP 7253386A JP H079902 B2 JPH079902 B2 JP H079902B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
resist
film circuit
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61072533A
Other languages
English (en)
Other versions
JPS62232124A (ja
Inventor
誠 森尻
真一 原
栄次 芦田
真治 成重
雅信 華園
治信 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61072533A priority Critical patent/JPH079902B2/ja
Publication of JPS62232124A publication Critical patent/JPS62232124A/ja
Publication of JPH079902B2 publication Critical patent/JPH079902B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は薄膜回路の製造方法に係り、特にイオンビーム
エツチング法を用いるのに好適な薄膜回路の製造方法に
関する。
〔従来の技術〕
従来より、薄膜回路の製造方法において、イオンビーム
エツチング法を用いる場合、アイオニクス(IONICS)、
1981年8月号、第1〜10頁に記載のように、形成するパ
ターンの端部に再付着層が発生することが知られてい
る。この再付着層は、イオンビームエツチングされた基
板上の材料が、マスク材として用いられているホトレジ
ストの端部に再付着することによつて形成されるもので
ある。
この再付着層は、多層の配線間での短絡現象の発生する
原因となつたり、再付着層が基板表面にゴミとして付着
する等の問題を生じる。すなわち、ポジ型のホトレジス
トには、多くの種類のものがあるが、その中で一般に使
用されているものにノボラツク系樹脂がある。例えば、
マイクロポジツト1300(商品名);(シツプレイフアー
イースト社製)がその一例として挙げられる。このホト
レジストを用いて、ホトレジストパターンを形成した場
合、特に曲率のあるパターンの場合には、加熱処理によ
つて、ホトレジストが流動化するものの、第4図に示す
様に、曲率の内側方向にホトレジストが引張られて、断
面形状が傾くという問題がある。加熱による断面形状を
変化させることは可能であるもののホトレジスト断面の
テーパ角は90゜〜100゜ともなり、逆テーパ形状となつ
てイオンビームエツチング時に再付着層が発生するとい
う問題がある。第4図は従来のノボラツク系ホトレジス
トパターンが加熱により変形する態様を示したモデル図
であり、(A)は現象後の状態、(B)は加熱後の状態を示
す。第4図中、符号1は基板、2は導体膜、41は従来の
ホトレジストを意味する。前記文献では、この再付着層
の発生を防止するために、基板を回転したり、イオンビ
ームの基板に対する入射角を選定することにより、再付
着層の無いパターンを形成することができることができ
ることを述べている。
上記従来技術は、再付着層の発生の無い入射角を選定す
ることにより、常にどんなパターンを形成することも可
能であるとしている。
〔発明が解決しようとする問題点〕
しかしながら、パターンの形状及びパターンの厚さある
いは高さ等についての配慮がなされておらず、再付着層
の発生しないエツチング条件を選定することは、実用上
はほとんど困難であるという問題があつた。
本発明の目的は、レジストパターンを最適な形状にする
ことにより、再付着層の無いパターンを形成する薄膜回
路の製造方法を提供することにある。
〔問題点を解決するための手段〕
本発明を概説すれば、本発明は薄膜回路の製造方法に関
する発明であつて、薄膜回路パターンを形成するための
マスク材として、ポリメチルイソプロペニルケトン(以
下、PMIPKと略記する)を主成分とする樹脂を用い、イ
オンビームエツチング法を用いて薄膜回路を製造する方
法において、該マスク材として用いる樹脂のパターンを
基板上に形成した後に加熱処理することにより該樹脂の
テーパ角を制御する工程を包含することを特徴とする。
ここでPMIPKを主成分とする樹脂とは、前記主成分のみ
よりなる樹脂、前記主成分のほかに増感剤など含む樹脂
を包含する、PMIPK系の樹脂を意味する。
前記の目的は、レジストの材質を選定し、かつイオンビ
ームエツチングに最適なレジストパターンを形成するこ
とにより達成される。
本発明者らは、レジスト材質としてPMIPKを主成分とす
る樹脂を用いることにより、イオンビームエツチング法
を用いてパターンを形成する際に、エツチングされる基
材がパターン端部に再付着するのを防止できることを実
験によつて確認したものである。
イオンビームエツチング法のマスクとしてホトレジスト
等の樹脂を用いる場合、その樹脂の壁面に再付着層が生
成する。この再付着層の生成は、マスク材の断面のテー
パ角に依存することが、実験によつて確認された。そこ
で、このテーパ角を最適なものにするために、本発明に
よるところのPMIPKを主成分とする樹脂を用い、この樹
脂のパターンを形成した後に、加熱してマスク材である
樹脂の断面のテーパ角を最適化することにより、再付着
層の無いパターンを形成することができる。
次に、本発明によるPMIPKを主成分とする樹脂をマスク
材として用いることの、他の理由を述べる。
本発明で適用したPMIPKを主成分とする樹脂をマスク材
として用いることにより、加熱処理によつて、レジスト
の断面形状が変化するが、前記第4図に示した様な曲率
のあるパターンでも、ノボラツク系樹脂の様に曲率の内
側方向に断面形が変形することも無く、断面形状はほぼ
左右対称の形状になることが確認できた。この様に曲率
のあるパターンでも断面形状がほぼ左右対称になるのが
本発明で適用したPMIPKを主成分とする樹脂の1つの特
長である。
本発明で使用する樹脂は、常用の増感剤、例えば安息香
酸系の増感剤を添加して、必要に応じ感光性とした形態
で使用してもよい。したがつて、ホトレジストに限定さ
れず、他のエネルギー線感応性の形態でもよい。
以下、本発明方法を、図面を用いて具体的に説明する。
第1図は、本発明方法を実施する場合の1例を、その形
成プロセスに従つて示す工程図である。
第1図において符号1は基板、2は導体膜、3はレジス
トを意味する。
〔1〕基板:基板1上にパターン形成される膜2を形成
した基板を用いる。ここではパターン形成される膜2を
導体膜として以下説明をする。
〔2〕レジスト塗布:導体膜2上にレジスト3を塗布す
る。
〔3〕レジストパターン形成:形成すべき導体パターン
形状に、マスクを用いてエネルギー線を照射し、現像す
る。
〔4〕レジストパターン断面形状制御:後述するが、イ
オンビームエツチングをする場合に、再付着層を形成し
ないためには、レジストパターンの断面形状を制御する
ことが重要である。
〔5〕イオンビームエツチング:形成されたレジストパ
ターンをマスクとして、イオンビームエツチングをす
る。
〔6〕レジスト除去:イオンビームエツチングをした後
に不要な残存するレジストを除去し、導体パターンを形
成する。
以上の様に、導体パターンを形成する場合、必要なパタ
ーン形状にマスク材としてのレジストを形成し、それを
マスクとしてイオンビームを照射しエツチングする。
〔実施例〕
以下、本発明を実施例により更に具体的に説明するが、
本発明はこれに限定されない。
実施例1 マスク材として用いる樹脂として、PMIPKを主成分と
し、安息香酸系の増感剤を含有する遠紫外線用ホトレジ
スト(ODUR-1013(商品名):東京応化工業株式会社
製)を使用した。このホトレジストはポジ型であり、遠
紫外線によつて感光された部分が現像液に可溶となり未
露光部がパターンとして残るものである。
パターンを形成する基材としては、Siウエハを基板と
し、その上に合計厚さ1.9μmのCr-Cu-Cr3層膜を形成し
たものを用いた。
この基板上に、上記ホトレジストを膜厚3μmで形成
し、その断面のテーパ角を測定したところ、ほぼ垂直の
85〜90゜であつた。そこで、このホトレジストパターン
をArガスを利用してイオンビームエツチングしたとこ
ろ、ホトレジストの側壁、すなわち導体パターンの端部
に再付着層が形成されることがわかつた。
そこで、このホトレジストパターンを形成した後に、基
板を熱処理して、ホトレジストの断面のテーパ角を測定
した。その結果を第2図に示す。
すなわち第2図は、本発明によるレジストの1例の現像
後の熱処理温度(℃、横軸)とテーパ角(゜、縦軸)の
関係を示したグラフである。
第2図から、熱処理温度が高くなる程、レジストのテー
パ角は小さくなることがわかる。この傾向は、通常のレ
ジストと同様である。
この様に、基板に熱処理を加えてレジストの断面のテー
パ角を変えた試料を用いて、イオンビームエツチングし
た時の再付着層の発生状況について検討した。その結果
を第3図に示す。
すなわち第3図は、本発明による各種レジストのレジス
ト断面のテーパ角(゜、横軸)とイオンビームエツチン
グ時の再付着層の高さ(μm、縦軸)の関係を示したグ
ラフである。
第3図から、レジスト断面のテーパ角が、70゜付近を境
にして、再付着層の発生を防止できることがわかつた。
〔発明の効果〕
以上説明したように、本発明方法によれば、イオンビー
ムエツチングによりパターンを形成する場合に、イオン
ビームエツチング法を用いたパターン形成で特徴的に現
われる再付着層の発生を防止することができるという効
果がある。これによつて、多層配線の層間の絶縁不良の
発生や、再付着層がはがれてくることによつて生じるゴ
ミの発生等を防止できるという効果がある。
更に、本発明によるレジストでは、上記効果に加えて、
曲率円周方向の変形が防止されるので、従来より寸法精
度を向上することができるという効果も奏せられる。
【図面の簡単な説明】
第1図は本発明の製造方法の1例を示す工程図、第2図
は本発明によるレジストの1例の現像後の熱処理温度と
テーパ角の関係を示したグラフ、第3図は本発明による
各種レジストのレジスト断面のテーパ角とイオンビーム
エツチング時の再付着層の高さの関係を示したグラフ、
第4図は従来のホトレジストパターンが加熱により変形
する態様を示したモデル図である。 1:基板、2:導体膜、3:レジスト、41:従来のホトレジス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7352−4M H01L 21/30 576 (72)発明者 成重 真治 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 華園 雅信 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 斉藤 治信 神奈川県小田原市国府津2880番地 株式会 社日立製作所小田原工場内 (56)参考文献 特開 昭54−75989(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】薄膜回路パターンを形成するためのマスク
    材としてポリメチルイソプロペニルケトンを主成分とす
    る樹脂を用い、イオンビームエツチング法を用いて薄膜
    回路を製造する方法において、該マスク材として用いる
    樹脂のパターンを基板上に形成した後に加熱処理するこ
    とにより該樹脂のテーパ角を制御する工程を包含するこ
    とを特徴とする薄膜回路の製造方法。
  2. 【請求項2】該テーパ角が0゜〜70゜であることを特徴
    とする特許請求の範囲第1項記載の薄膜回路の製造方
    法。
JP61072533A 1986-04-01 1986-04-01 薄膜回路の製造方法 Expired - Lifetime JPH079902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61072533A JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61072533A JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Publications (2)

Publication Number Publication Date
JPS62232124A JPS62232124A (ja) 1987-10-12
JPH079902B2 true JPH079902B2 (ja) 1995-02-01

Family

ID=13492078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61072533A Expired - Lifetime JPH079902B2 (ja) 1986-04-01 1986-04-01 薄膜回路の製造方法

Country Status (1)

Country Link
JP (1) JPH079902B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348702B2 (ja) 1999-08-26 2002-11-20 ティーディーケイ株式会社 レジストパターンの形成方法及び薄膜素子の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5475989A (en) * 1977-11-30 1979-06-18 Hitachi Ltd Pattern production method

Also Published As

Publication number Publication date
JPS62232124A (ja) 1987-10-12

Similar Documents

Publication Publication Date Title
JP3057879B2 (ja) 半導体装置の製造方法
US8546048B2 (en) Forming sloped resist, via, and metal conductor structures using banded reticle structures
JPS6323657B2 (ja)
US4599137A (en) Method of forming resist pattern
JP4556757B2 (ja) 半導体装置の製造方法
JP2002110536A (ja) レジストパターン、レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JP4218476B2 (ja) レジストパターン形成方法とデバイス製造方法
JP2639372B2 (ja) 半導体装置の製造方法
JPH0219970B2 (ja)
JPH079902B2 (ja) 薄膜回路の製造方法
JPH06244156A (ja) パタ―ン形成法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JP3509761B2 (ja) レジストパターン形成方法及び微細パターン形成方法
JP2530833B2 (ja) ホトレジストパタ―ンの形成方法
JP3421268B2 (ja) パターン形成法
JPH02156244A (ja) パターン形成方法
TW202326812A (zh) Euv光阻的混合式顯影
JPH05166805A (ja) パターン形成方法
JP2000182940A (ja) レジストパターン形成方法
JPH04346216A (ja) 中間層を有する多層レジストの下部レジストパターン除去方法
JPH07263314A (ja) レジストパターン形成方法
JPH0518253B2 (ja)
JPH02208933A (ja) コンタクトホールの形成方法
JPH0685084B2 (ja) レジスト膜パタ−ンの形成方法
JP2000040692A (ja) パタン形成法