JP3348702B2 - レジストパターンの形成方法及び薄膜素子の製造方法 - Google Patents

レジストパターンの形成方法及び薄膜素子の製造方法

Info

Publication number
JP3348702B2
JP3348702B2 JP24000199A JP24000199A JP3348702B2 JP 3348702 B2 JP3348702 B2 JP 3348702B2 JP 24000199 A JP24000199 A JP 24000199A JP 24000199 A JP24000199 A JP 24000199A JP 3348702 B2 JP3348702 B2 JP 3348702B2
Authority
JP
Japan
Prior art keywords
layer
heat treatment
resist pattern
resist
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24000199A
Other languages
English (en)
Other versions
JP2001066787A (ja
Inventor
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP24000199A priority Critical patent/JP3348702B2/ja
Priority to US09/613,595 priority patent/US6582889B1/en
Publication of JP2001066787A publication Critical patent/JP2001066787A/ja
Application granted granted Critical
Publication of JP3348702B2 publication Critical patent/JP3348702B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3109—Details
    • G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
    • G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Magnetic Heads (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
の形成方法及びこの方法によってレジストパターンを形
成して薄膜をパターニングする薄膜素子の製造方法に関
する。
【０００２】
【従来の技術及び発明が解決しようとする課題】薄膜磁
気ヘッド等の薄膜素子を製造する場合は、ミリング（ド
ライエッチング）処理やリフトオフ処理等の薄膜のパタ
ーニング処理が複数回行われる。これらパターニング処
理は、フォトレジストパターンを形成することから始ま
る。
【０００３】フォトレジストパターンには種々の構造の
ものがあるが、近年、断面形状を逆台形形状又はＴ字形
状とした２層構造のフォトレジストパターンが注目され
ている。
【０００４】図１は、このようなＴ字形状の断面を有す
る２層構造のフォトレジストパターンの従来例を示す断
面図である。
【０００５】同図に示すように、このフォトレジスト構
造は、基板１０上にポリメチルグルタルイミド（ＰＭＧ
Ｉ）層１１及びレジスト層１２を積層したいわゆる２層
フォトレジスト構造となっている。レジスト層１２はＰ
ＭＧＩ層１１より幅が広く横方向に突出している。図か
ら明らかのように、従来の２層フォトレジスト構造で
は、レジスト層１２の突出部分であるオーバーハング部
１２ａが水平方向に伸びるいわゆる断面がＴ字形状の構
造を有していた。
【０００６】しかしながら、このようにオーバーハング
部１２ａが水平方向に伸びるフォトレジストパターンに
よると、ミリング処理に使用した場合には、ミリングで
除去された被ミリング層材料がＰＭＧＩ層１１の側面及
びレジスト層１２の底面に再付着して最終的にバリ（微
小突起）として残ってしまう。また、リフトオフ処理に
使用した場合には、オーバーハング部１２ａの下側部分
であるアンダーカット部まで被パターニング層が付着し
てしまい、正しいパターンを得ることができなくなって
しまう。上述の傾向は、特に、基板を傾けた状態で回転
させてミリング又はスパッタリングを行う場合に顕著と
なり、薄膜素子の製造における不良品発生率が高くなり
歩留が悪化する。
【０００７】不良品の発生を少なくし歩留をよくするた
めの公知技術として、特開平１０−２６１２０８号公報
に記載された磁気抵抗効果型ヘッドの製造方法が存在す
る。この公知技術は、２層構造のリフトオフ用パターン
として、上層を下層より幅が広くなるように形成しかつ
上層の応力が負の方向になるように形成することによ
り、この上層を表面が凸になるように湾曲させかつその
端部が基板側に反るようにしたものを使用するものであ
る。
【０００８】本発明は、このような公知技術とは異なる
新規な技術を提供するものであり、その目的は、簡単な
処理を行うのみで不良品の発生率が極めて低くなり歩留
を大幅に向上することができるレジストパターンの形成
方法及び薄膜素子の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明によれば、樹脂材
料による下層及びレジスト材料による上層からなり断面
がＴ字形状の２層パターンを形成した後、上層のオーバ
ーハング部が下方に傾くように７０〜１３０℃の温度で
熱処理するレジストパターンの形成方法が提供される。
【００１０】本発明によれば、さらに、樹脂材料による
下層及びレジスト材料による上層からなり断面がＴ字形
状の２層パターンを形成した後、７０〜１３０℃の温度
で熱処理を行うことにより上層のオーバーハング部が下
方に傾いたレジストパターンを使用して薄膜をパターニ
ングする薄膜素子の製造方法が提供される。
【００１１】本発明によれば、またさらに、基板上に被
パターニング層を積層し、樹脂材料による下層及びレジ
スト材料による上層からなり断面がＴ字形状の２層パタ
ーンを被パターニング層上に形成した後、７０〜１３０
℃の温度で熱処理を行うことにより上層のオーバーハン
グ部が下方に傾いたレジストパターンを使用して被パタ
ーニング層をドライエッチングする薄膜素子の製造方法
が提供される。
【００１２】本発明によれば、さらに、基板上に、樹脂
材料による下層及びレジスト材料による上層からなり断
面がＴ字形状の２層パターンを形成した後、７０〜１３
０℃の温度で熱処理を行うことにより上層のオーバーハ
ング部が下方に傾いたレジストパターンを使用して被パ
ターニング層を成膜する薄膜素子の製造方法が提供され
る。
【００１３】本発明によれば、またさらに、基板上に第
１の被パターニング層を積層し、樹脂材料による下層及
びレジスト材料による上層からなり断面がＴ字形状の２
層パターンを第１の被パターニング層上に形成した後、
７０〜１３０℃の温度で熱処理を行うことにより上層の
オーバーハング部が下方に傾いたレジストパターンを使
用して第１の被パターニング層をドライエッチングし、
次いでレジストパターンを使用して第２の被パターニン
グ層を成膜する薄膜素子の製造方法が提供される。
【００１４】樹脂材料による下層及びレジスト材料によ
る上層からなる断面がＴ字形状の２層パターンを形成し
た後に７０〜１３０℃の温度で熱処理を行って、上層の
オーバーハング部が下方に傾くようにする。これによっ
て、ミリング方法によるパターニング時に、ミリングで
除去された被ミリング層材料が上層の底面及び下層の側
面に再付着せず、最終的にバリが残るような不都合がな
くなり、良好な薄膜パターンが得られる。また、リフト
オフ方法によるパターニング時に、アンダーカット部ま
で被パターニング層が付着するような不都合もなくな
り、良好な薄膜パターンが得られる。その結果、不良品
の発生率が極めて低くなり歩留を大幅に向上することが
できる。特に本発明では、熱処理という制御が容易でか
つ簡単な処理を行うのみでこのようなレジストパターン
を得ることができるので、製造工程が複雑化するような
不都合が生じない。
【００１５】熱処理が、薄膜のパターニング前又は薄膜
のパターニング中に行われることが好ましい。後者の場
合、熱処理が、薄膜のパターニング時の冷却温度を制御
することにより行われることがより好ましい。この場
合、熱処理のための特別の工程が付加されないため、レ
ジストパターンの形成工程又は薄膜素子の製造工程がよ
り簡易化される。
【００１６】上述の下層の樹脂材料は、ポリメチルグル
タルイミド又は染料を含むポリメチルグルタルイミドで
あることが好ましい。
【００１７】熱処理が、上層のオーバーハング部が１０
〜２５°だけ下方に傾くよう加熱する処理であることが
より好ましい。
【００１８】
【００１９】
【発明の実施の形態】図２は本発明によって形成される
レジストパターンの構造を概略的に示す断面図である。
【００２０】同図において、２０は基板、２１基板上に
積層された２層構造のフォトレジストパターンの下層、
２２はその上層である。下層２１は、ポリメチルグルタ
ルイミド（ＰＭＧＩ）又は染料を添加したＰＭＧＩ等の
樹脂材料で構成されており、上層２２はフォトレジスト
材料で構成されている。
【００２１】上層２２は下層２１より幅が広く、その両
端に突出した部分であるオーバーハング部２２ａが基板
２０の方向（下方向）に傾斜している。なお、本明細書
では、上層２２のこの突出部分を「オーバーハング部
（ひさし部）」と呼び、その下の空間２３をアンダーカ
ット部と呼ぶ。また、オーバーハング部の基板平面に対
する傾斜角度θを「ひさし角度」と呼ぶこととする。
【００２２】上層２２のフォトレジスト材料としては、
ノボラック型ポジ型レジスト、化学増幅型ポジ型レジス
ト、又は化学増幅型ネガ型レジスト等が使用される。ノ
ボラック型ポジ型レジストとしては、例えば、住友化学
株式会社ＰＦｉ−５８、シプレー株式会社ＳＰＲ９５
０、東京応用化学工業株式会社ＴＨＭＲ−ｉＰｌ８００
等がある。化学増幅型ポジ型レジストとしては、例え
ば、東京応用化学工業株式会社ＴＤＵＲ−Ｐ０３０、信
越化学工業株式会社ＳＥＰＲ−４０２等がある。化学増
幅型ネガ型レジストとしては、例えば、シプレー株式会
社ＳＮＲ２００等がある。ただし、上層２２のフォトレ
ジスト材料、及び下層２１の樹脂材料は、上述した例に
限定されるものではない。
【００２３】図３は、本発明による薄膜素子の製造方法
の一実施形態として、薄膜磁気ヘッド素子の１つの膜を
ドライエッチング（ミリング）方法によってパターニン
グする工程を示す断面図である。
【００２４】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板３０を用意し、同図（Ｂ）に
示すように、その上の全面にパターニングすべき層、こ
こでは５００Åのパーマロイ層３１、をスパッタリング
により成膜する。
【００２５】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の下層３２として、ポリメチ
ルグルタルイミド（ＰＭＧＩ）又は染料を添加したＰＭ
ＧＩ等の樹脂材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００２６】次いで、同図（Ｄ）に示すように、その上
の全面に２層レジスト構造の上層３３として、前述した
ようなレジスト材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００２７】次いで、同図（Ｅ）に示すように、マスク
３４を介して紫外線露光し、現像すると、同図（Ｆ）に
示すように、下層３２のＰＭＧＩ材料の方がレジスト材
料よりも溶解速度が速いことから上層３３の両端部にオ
ーバーハング部３３ａを備えた断面がＴ字形状の２層構
造レジストパターンが形成される。
【００２８】次いで、レジストパターンの熱処理を行
う。この熱処理は、断面がＴ字形状の２層構造レジスト
パターンが形成された後、ミリング処理によるパターニ
ングを行う前に実施される。この熱処理により、同図
（Ｇ）に示すように、上層３３のオーバーハング部３３
ａが下方、即ち基板３０方向へ、所望のひさし角度θで
傾斜する。
【００２９】図４は、この熱処理の処理温度、処理時間
及びひさし角度θとの関係を示す特性図である。
【００３０】同図から明らかのように、ひさし角度θ
は、熱処理の処理温度及び処理時間に応じてある程度自
由に制御可能である。熱処理の処理時間としては、１〜
６０分が実用の限界であるが、あまり短いと、ひさし角
度θの制御が難しくなり、逆にあまり長いと製造工程全
体の処理時間が長大化につながる。好ましくは、数分〜
十数分である。熱処理の処理温度としては、このような
適度の処理時間内で所望のひさし角度θを得るために、
７０〜１３０℃が望ましい。７０℃未満であると、オー
バーハング部３３ａが傾斜しないか又は傾斜したとして
も所望のひさし角度θを得るために長時間、例えば１時
間を越える時間かかってしまうので実用的ではない。処
理温度がガラス転移点である２５０℃を越えるとレジス
ト材料の熱分解が始まってしまうのでこれ以上は採用で
きない。なお、図４の特性は、ＰＭＧＩによる下層３２
の高さ（アンダーカット部の高さ）が０．１μｍ、オー
バーハング部３３ａの幅が０．１μｍ、住友化学株式会
社ＰＦｉ−５８による上層３３のプリベーキングが温度
９０℃及び時間６０秒、上層３３の厚さが０．８μｍ、
上層３３の幅が０．５μｍという条件の場合である。上
層３３のレジスト材料の組成（分子量等）に応じて、所
望のひさし角度θを得るための処理温度及び処理時間は
多少異なってくる。
【００３１】次いで、図３（Ｈ）に示すように、熱処理
により所望のひさし角度θが与えられた２層構造レジス
トパターンをレジストカバーとして用いてイオンミリン
グを行い、被パターニング層であるパーマロイ層３１の
不要部分を除去する。
【００３２】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｉ）に示すように、パターニングされたパーマロイ層
３１を得る。
【００３３】図５は、種々の形状の２層構造レジストパ
ターンを用いて薄膜をパターニングした場合の様子を説
明する図である。
【００３４】同図（Ａ）に示すように、従来の断面がＴ
字形状の２層構造レジストパターンを用いて薄膜をミリ
ングすると、被ミリング膜から飛散した粒子がレジスト
パターン上層の下面及び下層の側壁に再付着し、これが
レジストパターンを剥離した後にもバリ（微小突起）と
して残ってしまう。
【００３５】これに対して、本実施形態のごとくオーバ
ーハング部３３ａが下方へ所望のひさし角度θで傾斜し
た２層構造レジストパターンを用いて薄膜をミリングす
ると、同図（Ｂ）に示すように、被ミリング膜から飛散
した粒子は、レジストパターンの上層の側壁に再付着す
るのみで、その他の部分には再付着しないから非常に良
好なパターンが得られる。ただし、ひさし角度θが大き
くなり過ぎると、同図（Ｃ）に示すように、上層の側壁
についた再付着膜がパターニングされた薄膜とつながっ
てしまうので良好な薄膜パターンを得ることができなく
なる。
【００３６】図６は、２層構造レジストパターンのオー
バーハング部のひさし角度θと、各パターニング方法
（ミリング方法、リフトオフ方法、ミリング及びリフト
オフの併用方法）におけるパターニングの歩留との関係
を示す図である。
【００３７】この図６の特性は、ＰＭＧＩによる下層３
２の高さ（アンダーカット部の高さ）が０．１μｍ、オ
ーバーハング部３３ａの幅（アンダーカット部の幅）が
０．１μｍ、上層３３の幅が０．５μｍであり、ひさし
角度θを変化させたレジストパターンを有するサンプル
について、各方法でパターニングし、膜の端部をＳＥＭ
（走査電子顕微鏡）により観察してバリが存在しなけれ
ば良品、存在すれば不良品とした場合の歩留率である。
ひさし角度θは、まず、θ＝０°のもの（断面がＴ字形
状のレジストパターン）を形成し、これを処理温度が７
０℃の熱処理で処理時間を変えて行うことにより変化さ
せている。ミリング又はリフトオフによるパターニング
時は、基板温度が５０℃以上とならないように基板冷却
を行っている。ミリング装置としては、コモンウエルス
社の８Ｃ型を使用している。
【００３８】図６から明らかのように、ひさし角度θが
１０〜２５°の時に歩留率が１００％となり、良好なパ
ターニング結果が得られている。
【００３９】以上述べたように、本実施形態では、ミリ
ングで除去された被ミリング層材料が上層の底面及び下
層の側面に再付着せず、最終的にバリが残るような不都
合がなくなり、良好な薄膜パターンが得られる。その結
果、不良品の発生率が極めて低くなり歩留を大幅に向上
することができる。特に、熱処理という制御が容易でか
つ簡単な処理を行うのみでこのようなレジストパターン
を得ることができるので、製造工程が複雑化するような
不都合が生じない。
【００４０】図７は、本発明による薄膜素子の製造方法
の他の実施形態として、薄膜磁気ヘッド素子の１つの膜
をリフトオフ方法によってパターニングする工程を示す
断面図である。
【００４１】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板７０を用意し、同図（Ｂ）に
示すように、その上の全面に２層レジスト構造の下層７
２として、ポリメチルグルタルイミド（ＰＭＧＩ）又は
染料を添加したＰＭＧＩ等の樹脂材料をスピンコーティ
ング法により塗布し、プリベーキングして硬化させる。
【００４２】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の上層７３として、前述した
ようなレジスト材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００４３】次いで、同図（Ｄ）に示すように、マスク
７４を介して紫外線露光し、現像すると、同図（Ｅ）に
示すように、下層７２のＰＭＧＩ材料の方がレジスト材
料よりも溶解速度が速いことから上層７３の両端部にオ
ーバーハング部７３ａを備えた断面がＴ字形状の２層構
造レジストパターンが形成される。
【００４４】次いで、レジストパターンの熱処理を行
う。この熱処理は、断面がＴ字形状の２層構造レジスト
パターンが形成された後、ミリング処理によるパターニ
ングを行う前に実施される。この熱処理により、同図
（Ｆ）に示すように、上層７３のオーバーハング部７３
ａが下方、即ち基板７０方向へ、所望のひさし角度θで
傾斜する。
【００４５】この熱処理における処理温度及び処理時間
並びにそれによって得られるひさし角度θ等について
は、図３の実施形態の場合と全く同様であるため、説明
を省略する。
【００４６】次いで、同図（Ｇ）に示すように、熱処理
により所望のひさし角度θが与えられた２層構造レジス
トパターンをレジストカバーとして用いて、被パターニ
ング層７５を成膜する。
【００４７】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｈ）に示すように、パターニングされた層７５を得
る。
【００４８】図５（Ｄ）に示すように、従来の断面がＴ
字形状の２層構造レジストパターンを用いてリフトオフ
方法により成膜すると、被パターニング膜がレジストパ
ターンのオーバーハング部の下側（アンダーカット部）
にも成膜されてしまい、これがレジストパターンを剥離
した後にも残ってしまう。
【００４９】これに対して、本実施形態のごとくオーバ
ーハング部７３ａが下方へ所望のひさし角度θで傾斜し
た２層構造レジストパターンを用いて成膜すると、同図
（Ｅ）に示すように、被パターニング膜は、レジストパ
ターンのオーバーハング部の下側（アンダーカット部）
には成膜されないから非常に良好なパターンが得られ
る。ただし、ひさし角度θが大きくなり過ぎると、同図
（Ｆ）に示すように、上層の側壁についた再付着膜がパ
ターニングされた薄膜とつながってしまうので良好な薄
膜パターンを得ることができなくなる。
【００５０】図３の実施形態の場合と同じく図６から明
らかのように、ひさし角度θが１０〜２５°の時に歩留
率が１００％となり、良好なパターニング結果が得られ
る。なお、図６の特性は、図３の実施形態と共に説明し
た通りであるが、リフトオフ方法については、ＡｌＴｉ
Ｃ基板上に２層構造レジストパターンを形成後、Ｔａ
（タンタル）を１５００Åの厚さにスパッタリングして
リフトオフしている。スパッタリング装置としては、ア
ネルバ社のＳＰＦ−７４０Ｈを使用している。
【００５１】以上述べたように、本実施形態では、リフ
トオフ方法により成膜した被パターニング膜がレジスト
パターンのオーバーハング部の下側（アンダーカット
部）には成膜されないので、良好な薄膜パターンが得ら
れる。その結果、不良品の発生率が極めて低くなり歩留
を大幅に向上することができる。特に、熱処理という制
御が容易でかつ簡単な処理を行うのみでこのようなレジ
ストパターンを得ることができるので、製造工程が複雑
化するような不都合が生じない。
【００５２】本実施形態のその他の構成及び作用効果等
については、図３の実施形態の場合と同様である。
【００５３】図８は、本発明による薄膜素子の製造方法
のさらに他の実施形態として、薄膜磁気ヘッド素子の１
つの膜をミリング及びリフトオフの併用方法によってパ
ターニングする工程を示す断面図である。
【００５４】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板８０を用意し、同図（Ｂ）に
示すように、その上の全面に第１の被パターニング層、
ここでは５００Åのパーマロイ層８１、をスパッタリン
グにより成膜する。
【００５５】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の下層８２として、ポリメチ
ルグルタルイミド（ＰＭＧＩ）又は染料を添加したＰＭ
ＧＩ等の樹脂材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００５６】次いで、同図（Ｄ）に示すように、その上
の全面に２層レジスト構造の上層８３として、前述した
ようなレジスト材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００５７】次いで、同図（Ｅ）に示すように、マスク
８４を介して紫外線露光し、現像すると、同図（Ｆ）に
示すように、下層８２のＰＭＧＩ材料の方がレジスト材
料よりも溶解速度が速いことから上層８３の両端部にオ
ーバーハング部８３ａを備えた断面がＴ字形状の２層構
造レジストパターンが形成される。
【００５８】次いで、レジストパターンの熱処理を行
う。この熱処理は、断面がＴ字形状の２層構造レジスト
パターンが形成された後、ミリング処理によるパターニ
ングを行う前に実施される。この熱処理により、同図
（Ｇ）に示すように、上層８３のオーバーハング部８３
ａが下方、即ち基板８０方向へ、所望のひさし角度θで
傾斜する。
【００５９】この熱処理における処理温度及び処理時間
並びにそれによって得られるひさし角度θ等について
は、図３の実施形態の場合と全く同様であるため、説明
を省略する。
【００６０】次いで、同図（Ｈ）に示すように、熱処理
により所望のひさし角度θが与えられた２層構造レジス
トパターンをレジストカバーとして用いてイオンミリン
グを行って第１の被パターニング層８１のパターニング
を行い、続いて、同図（Ｉ）に示すように、このレジス
トカバーをそのまま用いて、金属膜、セラミック膜等の
第２の被パターニング層８５を成膜する。
【００６１】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｊ）に示すように、第１及び第２のパターニング層８
１及び８５を得る。
【００６２】図３及び図７の実施形態の場合と同じく、
図６から明らかのように、ひさし角度θが１０〜２５°
の時に歩留率が１００％となり、良好なパターニング結
果が得られる。なお、図６の特性は、図３及び図７の実
施形態と共に説明した通りである。
【００６３】以上述べたように、本実施形態では、ミリ
ングで除去された被ミリング層材料が上層の底面及び下
層の側面に再付着せず、最終的にバリが残るような不都
合がなくなり、さらに、リフトオフ方法により成膜した
被パターニング膜がレジストパターンのオーバーハング
部の下側（アンダーカット部）には成膜されないので、
良好な薄膜パターンが得られる。その結果、不良品の発
生率が極めて低くなり歩留を大幅に向上することができ
る。特に、熱処理という制御が容易でかつ簡単な処理を
行うのみでこのようなレジストパターンを得ることがで
きるので、製造工程が複雑化するような不都合が生じな
い。
【００６４】本実施形態のその他の構成及び作用効果等
については、図３の実施形態の場合と同様である。
【００６５】図９は、本発明による薄膜素子の製造方法
のまたさらに他の実施形態として、薄膜磁気ヘッド素子
の１つの膜をミリング方法によってパターニングする工
程を示す断面図である。
【００６６】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板９０を用意し、同図（Ｂ）に
示すように、その上の全面にパターニングすべき層、こ
こでは５００Åのパーマロイ層９１、をスパッタリング
により成膜する。
【００６７】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の下層９２として、ポリメチ
ルグルタルイミド（ＰＭＧＩ）又は染料を添加したＰＭ
ＧＩ等の樹脂材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００６８】次いで、同図（Ｄ）に示すように、その上
の全面に２層レジスト構造の上層９３として、前述した
ようなレジスト材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００６９】次いで、同図（Ｅ）に示すように、マスク
９４を介して紫外線露光し、現像すると、同図（Ｆ）に
示すように、下層９２のＰＭＧＩ材料の方がレジスト材
料よりも溶解速度が速いことから上層９３の両端部にオ
ーバーハング部９３ａを備えた断面がＴ字形状の２層構
造レジストパターンが形成される。
【００７０】次いで、熱処理を行うことなく、２層構造
レジストパターンをレジストカバーとして用いてイオン
ミリングを行う。イオンミリングによりかなりの発熱が
あるため、通常は、基板を冷却してその温度があまり上
昇しないように制御するが、本実施形態では、イオンミ
リング中の冷却温度を制御してレジストパターンの熱処
理を行っている。即ち、熱処理は、断面がＴ字形状の２
層構造レジストパターンが形成された後、ミリング処理
によるパターニングを行っている最中に実施される。こ
の熱処理により、同図（Ｇ）に示すように、上層９３の
オーバーハング部９３ａが下方、即ち基板９０方向へ、
所望のひさし角度θで傾斜しながらミリングが行われ、
被パターニング層であるパーマロイ層９１の不要部分が
徐々に除去されていく。
【００７１】なお、上述の熱処理における処理温度及び
処理時間並びにそれによって得られるひさし角度θ等に
ついては、図３の実施形態の場合と全く同様であるた
め、説明を省略する。
【００７２】以上のイオンミリングにより、同図（Ｈ）
に示すように、被パターニング層であるパーマロイ層９
１の不要部分が全て除去される。
【００７３】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｉ）に示すように、パターニングされたパーマロイ層
９１を得る。
【００７４】前述した実施形態の場合と同じく、図６か
ら明らかのように、ひさし角度θが１０〜２５°の時に
歩留率が１００％となり、良好なパターニング結果が得
られる。なお、実際にイオンミリング中に１００℃の処
理温度で１５分の処理時間の熱処理を行った際の歩留率
は９５％であった。
【００７５】以上述べたように、本実施形態では、ミリ
ングで除去された被ミリング層材料が上層の底面及び下
層の側面に再付着せず、最終的にバリが残るような不都
合がなくなり、良好な薄膜パターンが得られる。その結
果、不良品の発生率が極めて低くなり歩留を大幅に向上
することができる。特に、熱処理という制御が容易でか
つ簡単な処理を行うのみでこのようなレジストパターン
を得ることができるので、製造工程が複雑化するような
不都合が生じない。特に本実施形態では、熱処理のため
の特別の工程が付加されないため、レジストパターンの
形成工程又は薄膜素子の製造工程がより簡易化される。
【００７６】本実施形態のその他の構成及び作用効果等
については、図３の実施形態の場合と同様である。
【００７７】図１０は、本発明による薄膜素子の製造方
法のさらに他の実施形態として、薄膜磁気ヘッド素子の
１つの膜をリフトオフ方法によってパターニングする工
程を示す断面図である。
【００７８】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板１００を用意し、同図（Ｂ）
に示すように、その上の全面に２層レジスト構造の下層
１０２として、ポリメチルグルタルイミド（ＰＭＧＩ）
又は染料を添加したＰＭＧＩ等の樹脂材料をスピンコー
ティング法により塗布し、プリベーキングして硬化させ
る。
【００７９】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の上層１０３として、前述し
たようなレジスト材料をスピンコーティング法により塗
布し、プリベーキングして硬化させる。
【００８０】次いで、同図（Ｄ）に示すように、マスク
１０４を介して紫外線露光し、現像すると、同図（Ｅ）
に示すように、下層１０２のＰＭＧＩ材料の方がレジス
ト材料よりも溶解速度が速いことから上層１０３の両端
部にオーバーハング部１０３ａを備えた断面がＴ字形状
の２層構造レジストパターンが形成される。
【００８１】次いで、熱処理を行うことなく、２層構造
レジストパターンをレジストカバーとして用いて被パタ
ーニング層１０５を成膜する。
【００８２】リフトオフによる成膜する際にかなりの加
熱されるため、通常は、基板を冷却してその温度があま
り上昇しないように制御するが、本実施形態では、成膜
中の冷却温度を制御してレジストパターンの熱処理を行
っている。即ち、熱処理は、断面がＴ字形状の２層構造
レジストパターンが形成された後、リフトオフ方法によ
りパターニングを行っている最中に実施される。この熱
処理により、同図（Ｆ）に示すように、上層１０３のオ
ーバーハング部１０３ａが下方、即ち基板１００方向
へ、所望のひさし角度θで傾斜しながら成膜され、被パ
ターニング層１０５が徐々に形成されていく。
【００８３】この熱処理における処理温度及び処理時間
並びにそれによって得られるひさし角度θ等について
は、図３の実施形態の場合と全く同様であるため、説明
を省略する。
【００８４】同図（Ｇ）に示すように、熱処理により所
望のひさし角度θが与えられた２層構造レジストパター
ンをレジストカバーとして用いて、さらに被パターニン
グ層１０５が成膜されていく。
【００８５】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｈ）に示すように、パターニングされた層１０５を得
る。
【００８６】図３の実施形態の場合と同じく図６から明
らかのように、ひさし角度θが１０〜２５°の時に歩留
率が１００％となり、良好なパターニング結果が得られ
る。なお、図６の特性は、図７の実施形態と共に説明し
た通りである。
【００８７】以上述べたように、本実施形態では、リフ
トオフ方法により成膜した被パターニング膜がレジスト
パターンのオーバーハング部の下側（アンダーカット
部）には成膜されないので、良好な薄膜パターンが得ら
れる。その結果、不良品の発生率が極めて低くなり歩留
を大幅に向上することができる。特に、熱処理という制
御が容易でかつ簡単な処理を行うのみでこのようなレジ
ストパターンを得ることができるので、製造工程が複雑
化するような不都合が生じない。特に本実施形態では、
熱処理のための特別の工程が付加されないため、レジス
トパターンの形成工程又は薄膜素子の製造工程がより簡
易化される。
【００８８】本実施形態のその他の構成及び作用効果等
については、図３の実施形態の場合と同様である。
【００８９】図１１は、本発明による薄膜素子の製造方
法のまたさらに他の実施形態として、薄膜磁気ヘッド素
子の１つの膜をミリング及びリフトオフの併用方法によ
ってパターニングする工程を示す断面図である。
【００９０】同図（Ａ）に示すように、適当な基板、例
えばＡｌＴｉＣによる基板１１０を用意し、同図（Ｂ）
に示すように、その上の全面に第１の被パターニング
層、ここでは５００Åのパーマロイ層１１１、をスパッ
タリングにより成膜する。
【００９１】次いで、同図（Ｃ）に示すように、その上
の全面に２層レジスト構造の下層１１２として、ポリメ
チルグルタルイミド（ＰＭＧＩ）又は染料を添加したＰ
ＭＧＩ等の樹脂材料をスピンコーティング法により塗布
し、プリベーキングして硬化させる。
【００９２】次いで、同図（Ｄ）に示すように、その上
の全面に２層レジスト構造の上層１１３として、前述し
たようなレジスト材料をスピンコーティング法により塗
布し、プリベーキングして硬化させる。
【００９３】次いで、同図（Ｅ）に示すように、マスク
１１４を介して紫外線露光し、現像すると、同図（Ｆ）
に示すように、下層１１２のＰＭＧＩ材料の方がレジス
ト材料よりも溶解速度が速いことから上層１１３の両端
部にオーバーハング部１１３ａを備えた断面がＴ字形状
の２層構造レジストパターンが形成される。
【００９４】次いで、熱処理を行うことなく、２層構造
レジストパターンをレジストカバーとして用いてイオン
ミリングを行う。イオンミリングによりかなりの発熱が
あるため、通常は、基板を冷却してその温度があまり上
昇しないように制御するが、本実施形態では、イオンミ
リング中の冷却温度を制御してレジストパターンの熱処
理を行っている。即ち、熱処理は、断面がＴ字形状の２
層構造レジストパターンが形成された後、ミリング処理
によるパターニングを行っている最中に実施される。こ
の熱処理により、同図（Ｇ）に示すように、上層１１３
のオーバーハング部１１３ａが下方、即ち基板１１０方
向へ、所望のひさし角度θで傾斜しながらミリングが行
われ、被パターニング層であるパーマロイ層１１１の不
要部分が徐々に除去されていく。
【００９５】なお、上述の熱処理における処理温度及び
処理時間並びにそれによって得られるひさし角度θ等に
ついては、図３の実施形態の場合と全く同様であるた
め、説明を省略する。
【００９６】以上のイオンミリングにより、同図（Ｈ）
に示すように、第１の被パターニング層１１１のパター
ニングを行い、続いて、同図（Ｉ）に示すように、この
レジストカバーをそのまま用いて、金属膜、セラミック
膜等の第２の被パターニング層１１５を成膜する。
【００９７】その後、２層構造レジストパターンを有機
溶剤による溶解又はアッシングにより剥離し、同図
（Ｊ）に示すように、第１及び第２のパターニング層１
１１及び１１５を得る。
【００９８】図３の実施形態の場合と同じく、図６から
明らかのように、ひさし角度θが１０〜２５°の時に歩
留率が１００％となり、良好なパターニング結果が得ら
れる。なお、図６の特性は、図９及び図１０の実施形態
と共に説明した通りである。
【００９９】以上述べたように、本実施形態では、ミリ
ングで除去された被ミリング層材料が上層の底面及び下
層の側面に再付着せず、最終的にバリが残るような不都
合がなくなり、さらに、リフトオフ方法により成膜した
被パターニング膜がレジストパターンのオーバーハング
部の下側（アンダーカット部）には成膜されないので、
良好な薄膜パターンが得られる。その結果、不良品の発
生率が極めて低くなり歩留を大幅に向上することができ
る。特に、熱処理という制御が容易でかつ簡単な処理を
行うのみでこのようなレジストパターンを得ることがで
きるので、製造工程が複雑化するような不都合が生じな
い。特に本実施形態では、熱処理のための特別の工程が
付加されないため、レジストパターンの形成工程又は薄
膜素子の製造工程がより簡易化される。
【０１００】本実施形態のその他の構成及び作用効果等
については、図３の実施形態の場合と同様である。
【０１０１】以上述べた実施形態は全て本発明を例示的
に示すものであって限定的に示すものではなく、本発明
は他の種々の変形態様及び変更態様で実施することがで
きる。従って本発明の範囲は特許請求の範囲及びその均
等範囲によってのみ規定されるものである。
【０１０２】
【発明の効果】以上詳細に説明したように本発明によれ
ば、樹脂材料による下層及びレジスト材料による上層か
らなる断面がＴ字形状の２層パターンを形成した後に７
０〜１３０℃の温度で熱処理を行って、上層のオーバー
ハング部が下方に傾くようにしている。これによって、
ミリング方法によるパターニング時に、ミリングで除去
された被ミリング層材料が上層の底面及び下層の側面に
再付着せず、最終的にバリが残るような不都合がなくな
り、良好な薄膜パターンが得られる。また、リフトオフ
方法によるパターニング時に、アンダーカット部まで被
パターニング層が付着するような不都合もなくなり、良
好な薄膜パターンが得られる。その結果、不良品の発生
率が極めて低くなり歩留を大幅に向上することができ
る。特に本発明では、熱処理という制御が容易でかつ簡
単な処理を行うのみでこのようなレジストパターンを得
ることができるので、製造工程が複雑化するような不都
合が生じない。
【図面の簡単な説明】
【図１】従来のＴ字形状の断面を有する２層構造のフォ
トレジストパターンの一例を概略的に示す断面図であ
る。
【図２】本発明によって形成されるレジストパターンの
構造を概略的に示す断面図である。
【図３】本発明による薄膜素子の製造方法の一実施形態
として、薄膜磁気ヘッド素子の１つの膜をミリング方法
によってパターニングする工程を示す断面図である。
【図４】熱処理の処理温度、処理時間及びひさし角度θ
との関係を示す特性図である。
【図５】種々の形状の２層構造レジストパターンを用い
て薄膜をパターニングした場合の様子を説明する図であ
る。
【図６】２層構造レジストパターンのオーバーハング部
のひさし角度θと、各パターニング法におけるパターニ
ングの歩留との関係を示す図である。
【図７】本発明による薄膜素子の製造方法の他の実施形
態として、薄膜磁気ヘッド素子の１つの膜をリフトオフ
方法によってパターニングする工程を示す断面図であ
る。
【図８】本発明による薄膜素子の製造方法のさらに他の
実施形態として、薄膜磁気ヘッド素子の１つの膜をミリ
ング及びリフトオフの併用方法によってパターニングす
る工程を示す断面図である。
【図９】本発明による薄膜素子の製造方法のまたさらに
他の実施形態として、薄膜磁気ヘッド素子の１つの膜を
ミリング方法によってパターニングする工程を示す断面
図である。
【図１０】本発明による薄膜素子の製造方法のさらに他
の実施形態として、薄膜磁気ヘッド素子の１つの膜をリ
フトオフ方法によってパターニングする工程を示す断面
図である。
【図１１】本発明による薄膜素子の製造方法のまたさら
に他の実施形態として、薄膜磁気ヘッド素子の１つの膜
をミリング及びリフトオフの併用方法によってパターニ
ングする工程を示す断面図である。
【符号の説明】
２０、３０、７０、８０、９０、１００、１１０ 基板 ２１、３２、７２、８２、９２、１０２、１１２ 下層 ２２、３３、７３、８３、９３、１０３、１１３ 上層 ２２ａ、３３ａ、７３ａ、８３ａ、９３ａ、１０３ａ、
１１３ａ オーバーハング部 ３１、７５、８１、８５、９１、１０５、１１１、１１
５ 被パターニング層 ３４、７４、８４、９４、１０４、１１４ マスク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 7/26 H01L 21/027

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】 互いに積層された樹脂材料による下層及
    びレジスト材料による上層からなり断面がＴ字形状の２
    層パターンを形成した後、該上層のオーバーハング部が
    下方に傾くように７０〜１３０℃の温度で熱処理するこ
    とを特徴とするレジストパターンの形成方法。
  2. 【請求項２】 互いに積層された樹脂材料による下層及
    びレジスト材料による上層からなり断面がＴ字形状の２
    層パターンを形成した後、７０〜１３０℃の温度で熱処
    理を行うことにより該上層のオーバーハング部が下方に
    傾いたレジストパターンを使用して薄膜をパターニング
    することを特徴とする薄膜素子の製造方法。
  3. 【請求項３】 基板上に被パターニング層を積層し、互
    いに積層された樹脂材料による下層及びレジスト材料に
    よる上層からなり断面がＴ字形状の２層パターンを該被
    パターニング層上に形成した後、７０〜１３０℃の温度
    で熱処理を行うことにより該上層のオーバーハング部が
    下方に傾いたレジストパターンを使用して前記被パター
    ニング層をドライエッチングすることを特徴とする薄膜
    素子の製造方法。
  4. 【請求項４】 基板上に、互いに積層された樹脂材料に
    よる下層及びレジスト材料による上層からなり断面がＴ
    字形状の２層パターンを形成した後、７０〜１３０℃の
    温度で熱処理を行うことにより該上層のオーバーハング
    部が下方に傾いたレジストパターンを使用して被パター
    ニング層を成膜することを特徴とする薄膜素子の製造方
    法。
  5. 【請求項５】 基板上に第１の被パターニング層を積層
    し、互いに積層された樹脂材料による下層及びレジスト
    材料による上層からなり断面がＴ字形状の２層パターン
    を該第１の被パターニング層上に形成した後、７０〜１
    ３０℃の温度で熱処理を行うことにより該上層のオーバ
    ーハング部が下方に傾いたレジストパターンを使用して
    前記第１の被パターニング層をドライエッチングし、次
    いで該レジストパターンを使用して第２の被パターニン
    グ層を成膜することを特徴とする薄膜素子の製造方法。
  6. 【請求項６】 前記熱処理が、薄膜のパターニング前に
    行われることを特徴とする請求項２から５のいずれか１
    項に記載の方法。
  7. 【請求項７】 前記熱処理が、薄膜のパターニング中に
    行われることを特徴とする請求項２から５のいずれか１
    項に記載の方法。
  8. 【請求項８】 前記熱処理が、薄膜のパターニング時の
    冷却温度を制御することにより行われることを特徴とす
    る請求項７に記載の方法。
  9. 【請求項９】 前記樹脂材料が、ポリメチルグルタルイ
    ミドであることを特徴とする請求項８に記載の方法。
  10. 【請求項１０】 前記樹脂材料が、染料を含むポリメチ
    ルグルタルイミドであることを特徴とする請求項８に記
    載の方法。
  11. 【請求項１１】 前記熱処理が、前記上層のオーバーハ
    ング部が１０〜２５°だけ下方に傾くよう加熱する処理
    であることを特徴とする請求項１から１０のいずれか１
    項に記載の方法。
JP24000199A 1999-08-26 1999-08-26 レジストパターンの形成方法及び薄膜素子の製造方法 Expired - Lifetime JP3348702B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP24000199A JP3348702B2 (ja) 1999-08-26 1999-08-26 レジストパターンの形成方法及び薄膜素子の製造方法
US09/613,595 US6582889B1 (en) 1999-08-26 2000-07-10 Method for forming resist pattern and manufacturing method of thin-film element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24000199A JP3348702B2 (ja) 1999-08-26 1999-08-26 レジストパターンの形成方法及び薄膜素子の製造方法

Publications (2)

Publication Number Publication Date
JP2001066787A JP2001066787A (ja) 2001-03-16
JP3348702B2 true JP3348702B2 (ja) 2002-11-20

Family

ID=17052998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24000199A Expired - Lifetime JP3348702B2 (ja) 1999-08-26 1999-08-26 レジストパターンの形成方法及び薄膜素子の製造方法

Country Status (2)

Country Link
US (1) US6582889B1 (ja)
JP (1) JP3348702B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7364840B2 (en) * 2004-02-03 2008-04-29 Headway Technologies, Inc. Controlled shrinkage of bilayer photoresist patterns
US9196270B1 (en) 2006-12-07 2015-11-24 Western Digital (Fremont), Llc Method for providing a magnetoresistive element having small critical dimensions
US8316527B2 (en) 2008-04-01 2012-11-27 Western Digital (Fremont), Llc Method for providing at least one magnetoresistive device
US8349195B1 (en) 2008-06-27 2013-01-08 Western Digital (Fremont), Llc Method and system for providing a magnetoresistive structure using undercut free mask
US8652339B1 (en) * 2013-01-22 2014-02-18 The United States Of America, As Represented By The Secretary Of The Navy Patterned lift-off of thin films deposited at high temperatures
US9104107B1 (en) 2013-04-03 2015-08-11 Western Digital (Fremont), Llc DUV photoresist process
CN116403889B (zh) * 2023-06-08 2023-10-31 润芯感知科技(南昌)有限公司 图案化方法和半导体结构的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582029A (ja) 1981-06-26 1983-01-07 Seiko Epson Corp 半導体基板への絶縁膜の蝕刻方法
JPS5948927A (ja) 1982-09-13 1984-03-21 Fujitsu Ltd 半導体装置の製造方法
JPS6247045A (ja) 1985-08-20 1987-02-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション ポリイミド組成物およびパタ−ンを有する膜の形成法
JPH079902B2 (ja) 1986-04-01 1995-02-01 株式会社日立製作所 薄膜回路の製造方法
US4814258A (en) * 1987-07-24 1989-03-21 Motorola Inc. PMGI bi-layer lift-off process
KR920009718B1 (ko) * 1987-08-10 1992-10-22 스미도모덴기고오교오 가부시기가이샤 화합물반도체장치 및 그 제조방법
US4906552A (en) * 1988-02-22 1990-03-06 Hughes Aircraft Company Two layer dye photoresist process for sub-half micrometer resolution photolithography
US5077174A (en) * 1990-04-10 1991-12-31 E. I. Du Pont De Nemours And Company Positive working dry film element having a layer of resist composition
US5360698A (en) * 1992-09-21 1994-11-01 Eastman Kodak Company Deep UV lift-off resist process
US5604073A (en) * 1994-01-12 1997-02-18 International Business Machines Corporation Azo dyes as adhesion promotion additive in polydimethylglutarimide
US5725997A (en) * 1995-07-26 1998-03-10 Tdk Corporation Method for preparing a resist pattern of t-shaped cross section
JPH0992605A (ja) 1995-09-27 1997-04-04 Matsushita Electron Corp レジストパターンの形成方法及びこの方法を用いた半導体装置の製造方法
US5658469A (en) * 1995-12-11 1997-08-19 Quantum Peripherals Colorado, Inc. Method for forming re-entrant photoresist lift-off profile for thin film device processing and a thin film device made thereby
JPH09260270A (ja) 1996-03-21 1997-10-03 Japan Energy Corp 半導体素子の製造方法
US5985162A (en) * 1997-03-05 1999-11-16 Headway Technologies, Inc. Method for forming soft adjacent layer (SAL) magnetoresistive (MR) sensor element with electrically insulated soft adjacent layer (SAL)
JPH10261208A (ja) 1997-03-18 1998-09-29 Fujitsu Ltd 磁気抵抗効果型ヘッドの製造方法
JPH10312063A (ja) 1997-05-13 1998-11-24 Matsushita Electric Ind Co Ltd リフトオフ用フォトレジストパターンの形成方法

Also Published As

Publication number Publication date
US6582889B1 (en) 2003-06-24
JP2001066787A (ja) 2001-03-16

Similar Documents

Publication Publication Date Title
JP3348702B2 (ja) レジストパターンの形成方法及び薄膜素子の製造方法
JPH0973610A (ja) 磁気抵抗効果型ヘッドの製造方法
JP2002110536A (ja) レジストパターン、レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JPH06267843A (ja) パターン形成方法
JP2002116557A (ja) レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JP2003077922A (ja) 薄膜パターンの作製方法、及び、それを用いたマイクロデバイスの製造方法
JPH07288247A (ja) 酸化シリコン膜のドライエッチング方法
JPH07161711A (ja) パターン形成法
JP3589201B2 (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JP3146470B2 (ja) 電子放出素子の製造方法
JPH04111422A (ja) 半導体装置の製造方法
Ono et al. Suspended metal mask techniques in Josephson junction fabrication
JPS59126634A (ja) パタ−ン形成方法
JP3920222B2 (ja) 磁気抵抗効果型ヘッドの製造方法
JP3661284B2 (ja) 電子回路基板の製造方法
JPH09148666A (ja) 半導体レーザ素子およびその製造方法
JPH0497523A (ja) 半導体装置の製造方法
JPH0622221B2 (ja) ドライエツチング方法
JPS6045246A (ja) レジストパタ−ンの形成方法
JPS6066452A (ja) 半導体素子の製造方法
JP2005275413A (ja) マスクを用いたパターン形成方法
JP2002116532A (ja) マスクパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JPH023926A (ja) 配線の形成方法
JPH0462956A (ja) エアブリッジ配線の製造方法
JP2006172640A (ja) 転写用原盤基板の型の製造方法、及び転写用原盤基板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020813

R150 Certificate of patent or registration of utility model

Ref document number: 3348702

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070913

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

EXPY Cancellation because of completion of term