JPS582029A - 半導体基板への絶縁膜の蝕刻方法 - Google Patents
半導体基板への絶縁膜の蝕刻方法Info
- Publication number
- JPS582029A JPS582029A JP10007081A JP10007081A JPS582029A JP S582029 A JPS582029 A JP S582029A JP 10007081 A JP10007081 A JP 10007081A JP 10007081 A JP10007081 A JP 10007081A JP S582029 A JPS582029 A JP S582029A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- dry etching
- film
- insulating film
- photo resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 6
- 238000000034 method Methods 0.000 title claims description 8
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000005530 etching Methods 0.000 title claims description 5
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 8
- 239000011248 coating agent Substances 0.000 claims abstract 2
- 238000000576 coating method Methods 0.000 claims abstract 2
- 239000000203 mixture Substances 0.000 claims 1
- 239000007772 electrode material Substances 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- 239000000956 alloy Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 206010011732 Cyst Diseases 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明ｉｊ、半導体基板上への８１酸化被膜をドライエ
ツチングに工って形成する方法に関する。
ツチングに工って形成する方法に関する。
半導体集積回路の絶縁膜としてリンドープされｆＢ ｓ
Ｗｌ化［（Ｐ” ）ｄｉ広＜使用１ｉ１＠この工うなｉ
ｅ縁膜を形放しｔ後、半導体集積回路の相互接続配線を
含む電極材料として五！膜あるｉは′ムｊ合金膜が使用
されるが、この電極部における絶縁膜の断面形Ｗ’ｔｔ
ｂ接合性の良悪の決め手の１つとな°る。
Ｗｌ化［（Ｐ” ）ｄｉ広＜使用１ｉ１＠この工うなｉ
ｅ縁膜を形放しｔ後、半導体集積回路の相互接続配線を
含む電極材料として五！膜あるｉは′ムｊ合金膜が使用
されるが、この電極部における絶縁膜の断面形Ｗ’ｔｔ
ｂ接合性の良悪の決め手の１つとな°る。
ところで、この絶縁膜（リンドープした８ｉ酸化膜が広
く使用される）の形成に際しては、ｅ縁膜として被着し
−ｆｔ８（酸化膜に所定の接合パターンを形成するため
のエツチング処理が不可決である。このエツチング処ｆ
ｆｌは、パターンの微細化。
く使用される）の形成に際しては、ｅ縁膜として被着し
−ｆｔ８（酸化膜に所定の接合パターンを形成するため
のエツチング処理が不可決である。このエツチング処ｆ
ｆｌは、パターンの微細化。
製造プロセスのドライ化ある＾は無公害化、および自動
化等の目的により、従来の水溶液利用のウェットエッチ
処理から、ガスプラズマを利用したト°ライエッチ処理
へと移行しつつある。
化等の目的により、従来の水溶液利用のウェットエッチ
処理から、ガスプラズマを利用したト°ライエッチ処理
へと移行しつつある。
しかしながら、絶縁膜と−して用％／ｈた８１酸化膜に
対し、ドライエツチングを施して一細パターンを形成し
た場會、エツチングした８（酸化膜断面が１峻な角ｆ（
一般的に８０°〜９０＠）を放し、電極社科としてのム
１１Ｍ、あるＩＡはムｊ合金膜の被覆性が悪く、接合性
が乏しいという欠点があった。
対し、ドライエツチングを施して一細パターンを形成し
た場會、エツチングした８（酸化膜断面が１峻な角ｆ（
一般的に８０°〜９０＠）を放し、電極社科としてのム
１１Ｍ、あるＩＡはムｊ合金膜の被覆性が悪く、接合性
が乏しいという欠点があった。
この電極部での接合性は、半導体装置そのものの良、不
良を決めゐ重要な特性であゐ。
良を決めゐ重要な特性であゐ。
こうした欠点ｔ−取り除くために、８イ酸化ＷＷを選択
的Ｋｍうフォトレジストパターンに対して、ドライエツ
チング前に熱処理を施し、フォトレジストパターンの断
面角ｉを制御すもことが可能である。ＩＩＩ紀に示した
通り、熱処理を施さない場合。
的Ｋｍうフォトレジストパターンに対して、ドライエツ
チング前に熱処理を施し、フォトレジストパターンの断
面角ｉを制御すもことが可能である。ＩＩＩ紀に示した
通り、熱処理を施さない場合。
あるいはある＠度以下の熱処理ではフォトレジストの断
面角ｆをｆオること゛けできないために、ドライエツチ
ング後のＳ＜酸化膜の断面角１ｆｔｌｊ閏〜５幻０を示
す。従って、本発明での熱処理とは、レジスト軟化点以
上の温間において熱処理することＫより、フォトレジス
ト断面角Ｉを変えることであり、ドライエツチング処理
前に施す？が特徴である。
面角ｆをｆオること゛けできないために、ドライエツチ
ング後のＳ＜酸化膜の断面角１ｆｔｌｊ閏〜５幻０を示
す。従って、本発明での熱処理とは、レジスト軟化点以
上の温間において熱処理することＫより、フォトレジス
ト断面角Ｉを変えることであり、ドライエツチング処理
前に施す？が特徴である。
次に本発明の詳細な説明する。第１図のごとく、Ｉ＃さ
約ｌ＃ｍのＳ＜酸化膜２が基板３上に形放さｆｌ、これ
を選択的に覆うフォトレジストパターンｌが形叙されて
いる。これを熱処理せず、ト°ライエツチング装置にて
エッチレジすると、謳２図の１うな断面形状を得る。８
イ酸化膜の断面内置は約（資）〜（イ）０を示すが、フ
ォトレジスト１を除去合金！１１４を形成すると、ｍ４
図のようになるｔ、ｍ３図に示す如く、８（酸化膜２の
段差部におｈて。
約ｌ＃ｍのＳ＜酸化膜２が基板３上に形放さｆｌ、これ
を選択的に覆うフォトレジストパターンｌが形叙されて
いる。これを熱処理せず、ト°ライエツチング装置にて
エッチレジすると、謳２図の１うな断面形状を得る。８
イ酸化膜の断面内置は約（資）〜（イ）０を示すが、フ
ォトレジスト１を除去合金！１１４を形成すると、ｍ４
図のようになるｔ、ｍ３図に示す如く、８（酸化膜２の
段差部におｈて。
ム盛４本る％／％はム！合金膜４にクラッタ（亀裂）を
生じ、接合不良を招きやすめ。
生じ、接合不良を招きやすめ。
こうした欠点を除くために、第４図＆Ｃ承す、如く。
ドライエラ千ング前忙熱処理を施し、フォトレジＸ）ｌ
の断面角１５を変えて、ドライエツチングを施すとｗＸ
Ｓ図にホす工うに８１酸化膜２の断面角ばを６０〜７０
ｃ′に変えることができる。次にフォトレジス゛）１を
除去し、電極材料としてのム１４ある込はムｊ合金ｌｌ
Ｎ４を形面すると、第６図のＬ’）ＩＩＣＢｔ酸化膜２
の段差上においても艮好な被傍性を得すことが可能であ
る。従ってドライエツチング前に７オトレ、シスト軟化
点以上の温ＷＩＶｃおいて熱処理により、８（酸化膜の
微細加工においてもムｊま霞はムｊ合金膜等の良好な機
種性を得ることが可能である。
の断面角１５を変えて、ドライエツチングを施すとｗＸ
Ｓ図にホす工うに８１酸化膜２の断面角ばを６０〜７０
ｃ′に変えることができる。次にフォトレジス゛）１を
除去し、電極材料としてのム１４ある込はムｊ合金ｌｌ
Ｎ４を形面すると、第６図のＬ’）ＩＩＣＢｔ酸化膜２
の段差上においても艮好な被傍性を得すことが可能であ
る。従ってドライエツチング前に７オトレ、シスト軟化
点以上の温ＷＩＶｃおいて熱処理により、８（酸化膜の
微細加工においてもムｊま霞はムｊ合金膜等の良好な機
種性を得ることが可能である。
以上説明してきた工うＶｃ、本発明は半導体集積１ｇ路
上の絶縁膜として吊込た８１酸化膜の加工方法を改良す
ることに工Ｏ１接続配線を含む電極材料としてのムｊｇ
ＪＩまたけムｊ合金膜との接合性向１λ 層 上を図ることで、電極部）くターンの１ｌＡｌｌ！Ｆｆ
化に大きく寄与するものである。
上の絶縁膜として吊込た８１酸化膜の加工方法を改良す
ることに工Ｏ１接続配線を含む電極材料としてのムｊｇ
ＪＩまたけムｊ合金膜との接合性向１λ 層 上を図ることで、電極部）くターンの１ｌＡｌｌ！Ｆｆ
化に大きく寄与するものである。
ＩＥＩ図−Ｌｗｔ３図は従来の方法であり１第４図〜第
゛６図は本発明の一実施例である。 ｌ・・・フォト
レジスト ２・・１１日イ酸化膜 ４・・―ムｊ膜あるいはム！合金膜゛ 以 上 出願人 株式会社譚訪精工舎 代理人 最 上 務
゛６図は本発明の一実施例である。 ｌ・・・フォト
レジスト ２・・１１日イ酸化膜 ４・・―ムｊ膜あるいはム！合金膜゛ 以 上 出願人 株式会社譚訪精工舎 代理人 最 上 務
Claims (1)
- 絶縁膜としてのａ＜酸化膜を形放する工程、１配８ｉ酸
化膜を覆うフォトレジスジ塗布工程および露光、現惨工
程、上記工程を含み、フォーレジストパターンをレジス
ト軟化点以上の混Ｋにおいて熱処理する工程、１基半導
体基板をプラズマガスにＬＯドライエツチングする工程
シ９なることを特徴とする半導体基板の絶縁膜の蝕刻方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007081A JPS582029A (ja) | 1981-06-26 | 1981-06-26 | 半導体基板への絶縁膜の蝕刻方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10007081A JPS582029A (ja) | 1981-06-26 | 1981-06-26 | 半導体基板への絶縁膜の蝕刻方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS582029A true JPS582029A (ja) | 1983-01-07 |
Family
ID=14264195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10007081A Pending JPS582029A (ja) | 1981-06-26 | 1981-06-26 | 半導体基板への絶縁膜の蝕刻方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS582029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356656A (ja) * | 1986-08-27 | 1988-03-11 | Hoya Corp | パタ−ン形成方法 |
| US6582889B1 (en) | 1999-08-26 | 2003-06-24 | Tdk Corporation | Method for forming resist pattern and manufacturing method of thin-film element |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158071A (ja) * | 1974-11-18 | 1976-05-21 | Nichiden Varian Kk | Supatsutaetsuchinguho |
| JPS5529188A (en) * | 1978-08-24 | 1980-03-01 | Nec Corp | Controlling method of shape of pattern |
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
-
1981
- 1981-06-26 JP JP10007081A patent/JPS582029A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5158071A (ja) * | 1974-11-18 | 1976-05-21 | Nichiden Varian Kk | Supatsutaetsuchinguho |
| JPS5529188A (en) * | 1978-08-24 | 1980-03-01 | Nec Corp | Controlling method of shape of pattern |
| JPS5775431A (en) * | 1980-10-28 | 1982-05-12 | Fujitsu Ltd | Formation of pattern |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356656A (ja) * | 1986-08-27 | 1988-03-11 | Hoya Corp | パタ−ン形成方法 |
| US6582889B1 (en) | 1999-08-26 | 2003-06-24 | Tdk Corporation | Method for forming resist pattern and manufacturing method of thin-film element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS582029A (ja) | 半導体基板への絶縁膜の蝕刻方法 | |
| JPS5975659A (ja) | 半導体装置の製造方法 | |
| JPS6039848A (ja) | 半導体装置の製造方法 | |
| JPH02153525A (ja) | 半導体装置の製造方法 | |
| JPH08335543A (ja) | アライメントパターンの形成方法 | |
| JP2626887B2 (ja) | 半導体装置の製造方法 | |
| JPS6350014A (ja) | 半導体装置の製造方法 | |
| JPH0529281A (ja) | ドライエツチング方法 | |
| JPH118222A (ja) | シリコン基板の加工方法 | |
| JPH08298314A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPS6217865B2 (ja) | ||
| TWI247357B (en) | Method for improving footing defect in the semiconductor manufacture | |
| US20100119982A1 (en) | Etching method and manufacturing method of semiconductor device | |
| JP2670465B2 (ja) | 微細加工方法 | |
| JPS61114536A (ja) | 半導体装置の製造方法 | |
| JPH065565A (ja) | 半導体装置の製造方法 | |
| JPS583230A (ja) | 半導体装置の製造方法 | |
| JPS61252668A (ja) | 半導体装置の製造方法 | |
| JPS58188140A (ja) | 半導体装置の製造方法 | |
| JPH1041309A (ja) | 半導体装置の配線形成方法 | |
| JPS583226A (ja) | 半導体装置の製造方法 | |
| JPS61198627A (ja) | 半導体装置の製造方法 | |
| JPS6247166A (ja) | 半導体装置の製造方法 | |
| JPS58192338A (ja) | 半導体装置及びその製造方法 | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 |