JP3589201B2 - 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 - Google Patents

薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 Download PDF

Info

Publication number
JP3589201B2
JP3589201B2 JP2001200807A JP2001200807A JP3589201B2 JP 3589201 B2 JP3589201 B2 JP 3589201B2 JP 2001200807 A JP2001200807 A JP 2001200807A JP 2001200807 A JP2001200807 A JP 2001200807A JP 3589201 B2 JP3589201 B2 JP 3589201B2
Authority
JP
Japan
Prior art keywords
film
trench
thin film
pattern
patterned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001200807A
Other languages
English (en)
Other versions
JP2003017474A (ja
Inventor
聡史 上島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001200807A priority Critical patent/JP3589201B2/ja
Publication of JP2003017474A publication Critical patent/JP2003017474A/ja
Application granted granted Critical
Publication of JP3589201B2 publication Critical patent/JP3589201B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Magnetic Heads (AREA)
  • Drying Of Semiconductors (AREA)
  • Hall/Mr Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体デバイス及び薄膜デバイスにおける薄膜のパターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法に関する。
【0002】
【従来の技術】
図1は、半導体デバイス及び薄膜デバイスの分野における従来の薄膜パターニング方法を示す工程図である。以下同図を用いて、従来の最も一般的な薄膜パターニング方法を説明する。
【0003】
まず、同図(A)に示す基板10を用意し、その上に、同図(B)に示すようにパターニングすべき薄膜(被パターニング薄膜)11をスパッタリング法等によって成膜する。次いで、同図(C)に示すように、その上にレジストパターン14を形成する。このレジストパターン14は、レジスト材料を被パターニング薄膜11上に塗布し、所定のマスクを介して露光を行い、現像することで形成される。次いで、同図(D)に示すように、このレジストパターン14をマスクとして、エッチングにより被パターニング薄膜11をパターニングする。次いで、同図(E)に示すように、レジストパターン14を除去することにより、所望の形状にパターニングされた被パターニング薄膜11´を得る。
【0004】
特開2001−44530号公報には、このような薄膜パターニング方法の一例が開示されている。
【0005】
【発明が解決しようとする課題】
しかしながら、被パターニング薄膜上にレジストパターンを形成してエッチングによりパターニングする従来の薄膜パターニング方法によると、形成される薄膜パターンのトレンチ幅の狭小化限度が、レジストパターンの形成可能な狭小化限度によって規定されてしまうため、より狭いトレンチ幅を得ることはできなかった。即ち、レジスト材料、露光機、露光光源や露光方法等によって規定されるレジストパターンの最小の開口幅よりも狭いトレンチ幅を有する薄膜パターンを得ることは不可能であった。
【0006】
従って本発明の目的は、レジストパターンの形成技術に依存することなく、より狭い孤立トレンチ幅を得ることができる薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明によれば、パターニングすべき薄膜上に有機膜及びこの有機膜上に積層された無機材料からなるバリア膜を形成し、バリア膜上にトレンチパターンを有する膜を形成し、トレンチパターンを有する膜の少なくともトレンチの内壁に無機材料による付加膜を成膜し、トレンチパターンを有する膜及び付加膜をマスクとして用いた指向性エッチングにより、付加膜によって狭小化されたトレンチ内に位置するバリア膜、有機膜及びパターニングすべき薄膜を除去した後、この有機膜及び有機膜上に積層されている膜を除去する薄膜パターニング方法、このパターニング方法を用いて少なくとも一部の薄膜パターンを形成する薄膜デバイス及び薄膜磁気ヘッドの製造方法が提供される。
【0008】
パターニングすべき薄膜(被パターニング薄膜)上に剥離可能な有機膜及びこの有機膜上に積層された無機材料からなるバリア膜を形成し、その上にトレンチパターンを有する膜を形成し、その少なくともトレンチの内壁に無機材料による付加膜を成膜してトレンチ幅を狭小化する。この狭小化されたトレンチパターンをマスクとして、指向性エッチングによりトレンチ内のバリア膜、有機膜及び被パターニング薄膜を除去した後、この有機膜及び有機膜上に積層されている膜をリフトオフ法により除去する。これにより、被パターニング薄膜には、トレンチの内壁に成膜した付加膜の膜厚の2倍だけ狭小化されたトレンチ幅を有する孤立トレンチがパターニングされることとなる。付加膜の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁に成膜する付加膜の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。
【0010】
このバリア膜を、導電性無機材料によって形成することも好ましい。
【0011】
トレンチパターンを有する膜を、レジスト材料によって形成することが好ましい。
【0012】
この場合、バリア膜上にレジスト材料による層を形成し、レジストパターン用のマスクを介してこのレジスト材料による層を露光して現像することにより、レジスト材料によるトレンチパターンを有する膜を形成することも好ましい。
【0013】
トレンチパターンを有する膜を、無機材料によって形成することも好ましい。トレンチパターンを有する膜を無機材料で形成すれば、指向性エッチングの際に、このトレンチパターンを有する膜が大幅に削られてしまうような不都合が生じない。
【0014】
この場合、バリア膜上に無機材料による層を形成し、無機材料による層上にレジストパターンを形成し、レジストパターンをマスクとしてこの無機材料による層をエッチングした後、レジストパターンを除去することにより、無機材料によるトレンチパターンを有する膜を形成することも好ましい。
【0015】
トレンチパターンを有する膜を、導電性無機材料によって形成することも好ましい。この場合も無機材料であるため、指向性エッチングの際に、このトレンチパターンを有する膜が大幅に削られてしまうような不都合が生じない。
【0016】
この場合、バリア膜上にレジストパターンを形成し、レジストパターンをマスクとしてめっきすることにより、金属材料によるトレンチパターンを有する膜を形成することも好ましい。
【0017】
付加膜を、金属材料で形成することも好ましい。
【0018】
この場合、金属材料による付加膜を、めっき法で形成することも好ましい。
【0019】
付加膜を、無機材料で形成することも好ましい。
【0020】
この場合、無機材料による付加膜を、スパッタリング法又は化学的気相成長法により形成することも好ましい。
【0021】
本発明によれば、さらに、パターニングすべき薄膜上に有機膜及びこの有機膜上に積層された導電性無機材料からなるバリア膜を形成し、バリア膜上に金属材料によるトレンチパターンを有する膜をめっき法により形成し、トレンチパターンを有する膜をマスクに用いた指向性エッチングにより、トレンチ内に位置するバリア膜を除去し、トレンチパターンを有する膜の少なくともトレンチ内壁に金属材料による付加膜をめっき法で形成し、トレンチパターンを有する膜及び付加膜をマスクに用いた指向性エッチングにより、付加膜によって狭小化されたトレンチ内に位置する有機膜及びパターニングすべき薄膜を除去した後、有機膜及びこの有機膜上に積層されている膜を除去する薄膜パターニング方法、このパターニング方法を用いて少なくとも一部の薄膜パターンを形成する薄膜デバイス及び薄膜磁気ヘッドの製造方法が提供される。
【0022】
パターニングすべき薄膜(被パターニング薄膜)上に有機膜及びこの有機膜上に積層された導電性無機材料からなるバリア膜を形成し、その上にトレンチパターンを有する膜を形成し、その少なくともトレンチの内壁に金属材料による付加膜を成膜してトレンチ幅を狭小化する。この狭小化されたトレンチパターンをマスクとして、指向性エッチングによりトレンチ内の有機膜及び被パターニング薄膜を除去した後、この有機膜をリフトオフ法により除去する。これにより、被パターニング薄膜には、トレンチの内壁に成膜した付加膜の膜厚の2倍だけ狭小化されたトレンチ幅を有する孤立トレンチがパターニングされることとなる。付加膜の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁に成膜する付加膜の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。しかも、トレンチパターンを有する膜を金属材料で形成しているので、指向性エッチングの際に、このトレンチパターンを有する膜が大幅に削られてしまうような不都合が生じない。特に本発明では、付加膜をめっきする前にトレンチ内に位置する導電性のバリア膜が除去されるので、トレンチの底部に付加膜がめっきによって成膜されることがなくなり、その結果、指向性エッチングによるトレンチ内の膜の除去が非常に容易となる。
【0023】
【発明の実施の形態】
図2は本発明の第1の実施形態における薄膜パターニング方法を示す工程図である。被パターニング薄膜としては、半導体デバイス又は薄膜デバイスのいかなる部分の膜であっても良い。薄膜磁気ヘッドにおいては、例えば、磁気抵抗効果素子のトラック幅を決定するリード導体部分の薄膜又は多層膜等である。
【0024】
同図(A)に示すように、まず、基板又はパターニングすべき薄膜の下層となる層20を用意し、その上に、同図(B)に示すように被パターニング薄膜21をスパッタリング法、CVD(化学的気相成長)法、めっき法等によって成膜する。
【0025】
次いで、同図(C)に示すように、この被パターニング薄膜21上に例えばレジスト等の有機材料をスピンコート法等によって塗布して有機膜22を形成する。具体的なレジスト材料としては、ポリグリシジルメタクリレート、グリシジルメタクリレート及びエチルアクリレート重合体、クロロメチル化ポリスチレン、ポリビニルフェノール+アジド化合物、及びノボラック系樹脂+架橋剤+酸発生剤等のネガ型レジスト材料や、ポリメチルメタクリレート、ポリ(ブテン−1−スルホン)、ノボラック系樹脂+溶解阻害剤、例えばPMPS(ポリ(2−メチルペンテン−1−スルホン)、ポリ(2,2,2−トリフルオロエチル−2−クロロアクリレート)、アルファメチルスチレン及びアルファクロロアクリル酸の共重合体、及びノボラック系樹脂+キノンジアジド等のポジ型レジスト材料等がある。
【0026】
さらに、その上に例えば金属材料、酸化材料又は窒化材料等の無機材料によるバリア膜23をスパッタリング法又はCVD法等によって成膜する。このバリア層23は、以後に行われる工程において、有機膜22がダメージを受けないようにこれを保護するためのセパレータとして働く。
【0027】
次いで、同図(D)に示すように、その上にレジスト材料を塗布してマスクを介する露光(EBを含む)及び現像を行うことによってトレンチ幅がWのトレンチパターンを有するレジスト膜24を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0028】
次いで、同図(E)に示すように、このレジスト膜24の上面及びトレンチ内壁24a、さらにトレンチの底部であるバリア層22の表面上に、金属材料又は無機材料をスパッタリング法、CVD法等によって成膜し、付加膜25を形成する。スパッタリング法を用いる場合は、基板を傾けた状態で回転させ、レジスト膜24のトレンチ内壁24aにも付加膜25が成膜されるようにする。
【0029】
次いで、同図(F)に示すように、レジスト膜24及び付加膜25をマスクとして用い、RIE等の指向性ドライエッチングを行うことによって、付加膜25によってトレンチ幅がWに狭小化されたトレンチ内の付加膜25、バリア膜23、有機膜22及び被パターニング膜21を順次エッチング除去し、パターニングされたバリア膜23´、有機膜22´及び被パターニング膜21´を得る。この時、各層毎にエッチング条件を変えても良い。
【0030】
次いで、同図(G)に示すように、有機溶剤等によって、有機膜22´を溶解させて、その上のバリア膜23´、レジスト膜24及び付加膜25の残った部分をリフトオフし、トレンチ幅がWの非常に狭い孤立トレンチ26を有するようにパターニングされた薄膜21´を得る。
【0031】
このように本実施形態によれば、被パターニング薄膜21には、レジスト膜24のトレンチの内壁24aに成膜した付加膜25の膜厚の2倍だけ狭小化されたトレンチ幅Wを有する孤立トレンチ26がパターニングされることとなる。付加膜25の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁24aに成膜する付加膜25の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。
【0032】
図3は本発明の第2の実施形態における薄膜パターニング方法を示す工程図である。被パターニング薄膜としては、半導体デバイス又は薄膜デバイスのいかなる部分の膜であっても良い。薄膜磁気ヘッドにおいては、例えば、磁気抵抗効果素子のトラック幅を決定するリード導体部分の薄膜又は多層膜等である。
【0033】
同図(A)に示すように、まず、基板又はパターニングすべき薄膜の下層となる層30を用意し、その上に、同図(B)に示すように被パターニング薄膜31をスパッタリング法、CVD法、めっき法等によって成膜する。
【0034】
次いで、同図(C)に示すように、この被パターニング薄膜31上に例えばレジスト等の有機材料をスピンコート法等によって塗布して有機膜32を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0035】
さらに、その上に例えば金属材料等の導電性無機材料によるバリア膜33をスパッタリング法又はCVD法等によって成膜する。このバリア層33は、以後に行われる工程において、有機膜32がダメージを受けないようにこれを保護するためのセパレータとして働くと共に次のめっき処理における電極としても働く。
【0036】
次いで、同図(D)に示すように、その上にレジスト材料を塗布してマスクを介する露光(EBを含む)及び現像を行うことによってトレンチに対応する形状を有するレジストパターン37を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0037】
次いで、同図(E)に示すように、このレジストパターン37をマスクとして、金属材料をめっきすることによって、トレンチ幅がWのトレンチパターンを有する金属膜34を形成する。
【0038】
次いで、同図(F)に示すように、レジストパターン37を、アセトン等の有機溶剤で溶解除去するか又はアッシングにより除去する。
【0039】
次いで、同図(G)に示すように、この金属膜34の上面及びトレンチ内壁34a、さらにトレンチの底部であるバリア層32の表面上に、金属材料又は無機材料をスパッタリング法、CVD法又はめっき法等によって成膜し、付加膜35を形成する。スパッタリング法を用いる場合は、基板を傾けた状態で回転させ、金属膜34のトレンチ内壁34aにも付加膜35が成膜されるようにする。
【0040】
次いで、同図(H)に示すように、金属膜34及び付加膜35をマスクとして用い、RIE等の指向性ドライエッチングを行うことによって、付加膜35によってトレンチ幅がWに狭小化されたトレンチ内の付加膜35、バリア膜33、有機膜32及び被パターニング膜31を順次エッチング除去し、パターニングされたバリア膜33´、有機膜32´及び被パターニング膜31´を得る。この時、各層毎にエッチング条件を変えても良い。
【0041】
次いで、同図(I)に示すように、有機溶剤等によって、有機膜32´を溶解させて、その上のバリア膜33´、金属膜34及び付加膜35の残った部分をリフトオフし、トレンチ幅がWの非常に狭い孤立トレンチ36を有するようにパターニングされた薄膜31´を得る。
【0042】
このように本実施形態によれば、被パターニング薄膜31には、金属膜34のトレンチの内壁34aに成膜した付加膜35の膜厚の2倍だけ狭小化されたトレンチ幅Wを有する孤立トレンチ36がパターニングされることとなる。付加膜35の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁34aに成膜する付加膜35の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。しかも、指向性ドライエッチングの際にマスクとなる膜が金属膜34であるため、この膜が大幅に削られてしまうような不都合が生じない。
【0043】
図4は本発明の第3の実施形態における薄膜パターニング方法を示す工程図である。被パターニング薄膜としては、半導体デバイス又は薄膜デバイスのいかなる部分の膜であっても良い。薄膜磁気ヘッドにおいては、例えば、磁気抵抗効果素子のトラック幅を決定するリード導体部分の薄膜又は多層膜等である。
【0044】
同図(A)に示すように、まず、基板又はパターニングすべき薄膜の下層となる層40を用意し、その上に、同図(B)に示すように被パターニング薄膜41をスパッタリング法、CVD(化学的気相成長)法、めっき法等によって成膜する。
【0045】
次いで、同図(C)に示すように、この被パターニング薄膜41上に例えばレジスト等の有機材料をスピンコート法等によって塗布して有機膜42を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0046】
さらに、その上に例えば金属材料、酸化材料又は窒化材料等の無機材料によるバリア膜43をスパッタリング法又はCVD法等によって成膜する。このバリア層43は、以後に行われる工程において、有機膜42がダメージを受けないようにこれを保護するためのセパレータとして働く。
【0047】
次いで、同図(D)に示すように、その上に無機材料による無機膜44´をスパッタリング法又はCVD法等によって成膜し、さらに同図(E)に示すように、その上にレジスト材料を塗布してマスクを介する露光(EBを含む)及び現像を行うことによってトレンチ幅がWのトレンチパターンを有するレジストパターン48を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0048】
次いで、同図(F)に示すように、このレジストパターン48をマスクとして、エッチングを行うことによって、トレンチ幅がWのトレンチパターンを有する無機膜44を形成する。
【0049】
次いで、同図(G)に示すように、レジストパターン48を、アセトン等の有機溶剤で溶解除去するか又はアッシングにより除去する。
【0050】
次いで、同図(H)に示すように、このトレンチパターンを有する無機膜44の上面及びトレンチ内壁44a、さらにトレンチの底部であるバリア層42の表面上に、金属材料又は無機材料をスパッタリング法、CVD法、めっき法等によって成膜し、付加膜45を形成する。スパッタリング法を用いる場合は、基板を傾けた状態で回転させ、無機膜44のトレンチ内壁44aにも付加膜45が成膜されるようにする。
【0051】
次いで、同図(I)に示すように、無機膜44及び付加膜45をマスクとして用い、RIE等の指向性ドライエッチングを行うことによって、付加膜45によってトレンチ幅がWに狭小化されたトレンチ内の付加膜45、バリア膜43、有機膜42及び被パターニング膜41を順次エッチング除去し、パターニングされたバリア膜43´、有機膜42´及び被パターニング膜41´を得る。この時、各層毎にエッチング条件を変えても良い。
【0052】
次いで、同図(J)に示すように、有機溶剤等によって、有機膜42´を溶解させて、その上のバリア膜43´、無機膜44及び付加膜45の残った部分をリフトオフし、トレンチ幅がWの非常に狭い孤立トレンチ46を有するようにパターニングされた薄膜41´を得る。
【0053】
このように本実施形態によれば、被パターニング薄膜41には、無機膜44のトレンチの内壁44aに成膜した付加膜45の膜厚の2倍だけ狭小化されたトレンチ幅Wを有する孤立トレンチ46がパターニングされることとなる。付加膜45の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁44aに成膜する付加膜45の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。しかも、指向性ドライエッチングの際にマスクとなる膜が無機膜44であるため、この膜が大幅に削られてしまうような不都合が生じない。
【0054】
図5は本発明の第4の実施形態における薄膜パターニング方法を示す工程図である。被パターニング薄膜としては、半導体デバイス又は薄膜デバイスのいかなる部分の膜であっても良い。薄膜磁気ヘッドにおいては、例えば、磁気抵抗効果素子のトラック幅を決定するリード導体部分の薄膜又は多層膜等である。
【0055】
同図(A)に示すように、まず、基板又はパターニングすべき薄膜の下層となる層50を用意し、その上に、同図(B)に示すように被パターニング薄膜51をスパッタリング法、CVD法、めっき法等によって成膜する。
【0056】
次いで、同図(C)に示すように、この被パターニング薄膜51上に例えばレジスト等の有機材料をスピンコート法等によって塗布して有機膜52を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0057】
さらに、その上に例えば金属材料等の導電性無機材料によるバリア膜53をスパッタリング法又はCVD法等によって成膜する。このバリア層53は、以後に行われる工程において、有機膜52がダメージを受けないようにこれを保護するためのセパレータとして働くと共に次のめっき処理における電極としても働く。
【0058】
次いで、同図(D)に示すように、その上にレジスト材料を塗布してマスクを介する露光(EBを含む)及び現像を行うことによってトレンチに対応する形状を有するレジストパターン57を形成する。具体的なレジスト材料としては、前述したものと同様のものを用いることが可能である。
【0059】
次いで、同図(E)に示すように、このレジストパターン57をマスクとして、金属材料をめっきすることによって、トレンチ幅がWのトレンチパターンを有する金属膜54を形成する。
【0060】
次いで、同図(F)に示すように、レジストパターン57を、アセトン等の有機溶剤で溶解除去するか又はアッシングにより除去する。
【0061】
次いで、同図(G)に示すように、金属膜54をマスクとしたウェットエッチング又はイオンミリング若しくはRIE等のドライエッチングにより、トレンチ内の導電性バリア膜53を除去する。
【0062】
次いで、同図(H)に示すように、金属膜54の上面及びトレンチ内壁54a上に、金属材料をめっきして付加膜55を形成する。この場合、トレンチの底部には、導電膜が存在しないため付加膜が形成されない。
【0063】
次いで、同図(I)に示すように、金属膜54及び付加膜55をマスクとして用い、RIE等の指向性ドライエッチングを行うことによって、付加膜55によってトレンチ幅がWに狭小化されたトレンチ内の有機膜52及び被パターニング膜51を順次エッチング除去し、パターニングされた有機膜52´及び被パターニング膜51´を得る。この時、各層毎にエッチング条件を変えても良い。
【0064】
次いで、同図(J)に示すように、有機溶剤等によって、有機膜52´を溶解させて、その上のバリア膜53´、金属膜54及び付加膜55の残った部分をリフトオフし、トレンチ幅がWの非常に狭い孤立トレンチ56を有するようにパターニングされた薄膜51´を得る。
【0065】
このように本実施形態によれば、被パターニング薄膜51には、金属膜54のトレンチの内壁54aに成膜した付加膜55の膜厚の2倍だけ狭小化されたトレンチ幅Wを有する孤立トレンチ56がパターニングされることとなる。付加膜55の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁54aに成膜する付加膜55の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。しかも、指向性ドライエッチングの際にマスクとなる膜が金属膜54であるため、この膜が大幅に削られてしまうような不都合が生じない。さらに、付加膜55をめっきする前にトレンチ内に位置する導電性のバリア膜53が除去されるので、トレンチの底部に付加膜55がめっきによって成膜されることがなくなり、その結果、指向性エッチングによるトレンチ内の膜の除去が非常に容易となる。
【0066】
【実施例】
以下、本発明の第1の実施例について説明する。この実施例は、前述の第1の実施形態に対応している。
【0067】
まず、基板20をSiで構成し、その表面にスパッタリング法でAuを30nmの厚さに成膜し、被パターニング薄膜21を形成した。この場合のスパッタリング装置及び条件は、
使用装置 : CVC社製 VE8295(直流スパッタ)
スパッタ膜 : Au
ターゲット : Au
パワー : 700W
Ar流量 : 10sccm
ガス圧力 : 1.0mTorr
であった。
【0068】
次いで、PMGI(ポリグルタールイミド)のシクロペンタノン溶液を被パターニング薄膜21上にスピンコートし、170℃で3分間ベークすることにより、厚さが30nmの有機膜(PMGI膜)22を形成した。
【0069】
さらに、その上にスパッタリング法でAuを20nmの厚さに成膜し、バリア層23を形成した。この場合のスパッタリング装置及び条件は、
使用装置 : CVC社製 VE8295(直流スパッタ)
スパッタ膜 : Au
ターゲット : Au
パワー : 700W
Ar流量 : 10sccm
ガス圧力 : 1.0mTorr
であった。
【0070】
次いで、このバリア膜23上にトレンチ幅がW=0.16μmのトレンチパターンを有するレジスト膜24をプリントした。その条件は、
Figure 0003589201
である。
【0071】
次いで、このレジスト膜24の上面及びトレンチ内壁24aさらにバリア層22の表面上にスパッタリング法で基板を傾斜した状態で回転させながらAuを30nmの厚さに成膜し、付加膜25を形成した。この場合のスパッタリング装置及び条件は、
使用装置 : 日電アネルバ社製 SPF−740H(直流スパッタ)
スパッタ膜 : Au
ターゲット : Au
パワー : 1000W
Ar流量 : 50sccm
ガス圧力 : 2.0mTorr
であった。これにより、トレンチ幅がW=0.1μmまで狭小化された。
【0072】
その後、この狭小化されたトレンチパターンを有するレジスト膜24及びその上の付加膜25をマスクとしたRIE法で、トレンチ内の付加膜25、バリア膜23、有機膜22及び被パターニング膜21を順次エッチング除去し、パターニングされたバリア膜23´、有機膜22´及び被パターニング膜21´を得た。このRIEの条件は、
Figure 0003589201
であった。
【0073】
次いで、基板をN−メチルピロリドン(N−Methylpyrrolidone(NMP))中にて浸漬揺動し、PMGI膜である有機膜22´を溶解させ、その上のバリア膜23´、レジスト膜24及び付加膜25の残った部分をリフトオフ除去した。
【0074】
その結果、厚さ30nm、トレンチ幅W=0.1μmのAu薄膜パターンが得られた。
【0075】
次に、本発明の第2の実施例について説明する。この実施例は、前述の第4の実施形態に対応している。
【0076】
まず、基板50をSiで構成し、その表面にスパッタリング法でAuを30nmの厚さに成膜し、被パターニング薄膜51を形成した。この場合のスパッタリング装置及び条件は、
使用装置 : CVC社製 VE8295(直流スパッタ)
スパッタ膜 : Au
ターゲット : Au
パワー : 700W
Ar流量 : 10sccm
ガス圧力 : 1.0mTorr
であった。
【0077】
次いで、PMGI(ポリグルタールイミド)のシクロペンタノン溶液を被パターニング薄膜51上にスピンコートし、170℃で3分間ベークすることにより、厚さが30nmの有機膜(PMGI膜)52を形成した。
【0078】
さらに、その上にスパッタリング法でAuを100nmの厚さに成膜し、バリア層53を形成した。この場合のスパッタリング装置及び条件は、
使用装置 : CVC社製 VE8295(直流スパッタ)
スパッタ膜 : Au
ターゲット : Au
パワー : 700W
Ar流量 : 10sccm
ガス圧力 : 1.0mTorr
であった。
【0079】
次いで、このバリア膜53上にトレンチ幅が0.16μmのトレンチ形状を有するレジストパターン57をプリントした。その条件は、
Figure 0003589201
である。
【0080】
次いで、このレジストパターン57をマスクとして、Auのめっきを行い、0.5μmの厚さの金属膜54を形成した。めっき液としては、亜硫酸金ナトリウム系金めっき液を用いた。
【0081】
その後、レジストパターン57をアセトンにて溶解除去した。これにより、トレンチ幅WがW=0.16μmのトレンチパターンを有するAuによる金属膜54が得られた。
【0082】
次いで、この金属膜54をマスクとして、イオンミリングを行い、トレンチ底部のバリア膜53を除去した。この場合のイオンミリングの条件は、
使用装置 : コモンウェルス社製 8C
パワー : 500W、 500mA
ガス圧力 : 3mTorr
角度 : 0°
であった。
【0083】
次いで、この金属膜54の上面及びトレンチ内壁54a上にAuのめっきを行い、0.05μmの厚さの付加膜55を形成した。めっき液としては、亜硫酸金ナトリウム系金めっき液を用いた。これにより、トレンチ幅WがW=0.06μmと狭小化されたトレンチパターンを有するAu膜(金属膜54及び付加膜55)が得られた。
【0084】
その後、この狭小化されたトレンチパターンを有する金属膜54及びその上の付加膜55をマスクとしたRIE法で、トレンチ内の有機膜52及び被パターニング膜51を順次エッチング除去し、パターニングされたバリア膜53´、有機膜52´及び被パターニング膜51´を得た。このRIEの条件は、
Figure 0003589201
であった。
【0085】
次いで、基板をN−メチルピロリドン(N−Methylpyrrolidone(NMP))中にて浸漬揺動し、PMGI膜である有機膜52´を溶解させ、その上のバリア膜53´、金属膜54及び付加膜55の残った部分をリフトオフ除去した。
【0086】
その結果、厚さ30nm、トレンチ幅W=0.06μmのAu薄膜パターンが得られた。
【0087】
以上述べた実施形態及び実施例は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【0088】
【発明の効果】
以上詳細に説明したように本発明によれば、パターニングすべき薄膜(被パターニング薄膜)上に剥離可能な有機膜及びこの有機膜上に積層された無機材料からなるバリア膜を形成し、その上にトレンチパターンを有する膜を形成し、その少なくともトレンチの内壁に無機材料による付加膜を成膜してトレンチ幅を狭小化する。この狭小化されたトレンチパターンをマスクとして、指向性エッチングによりトレンチ内のバリア膜、有機膜及び被パターニング薄膜を除去した後、この有機膜及び有機膜上に積層されている膜をリフトオフ法により除去する。これにより、被パターニング薄膜には、トレンチの内壁に成膜した付加膜の膜厚の2倍だけ狭小化されたトレンチ幅を有する孤立トレンチがパターニングされることとなる。付加膜の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁に成膜する付加膜の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。
【0089】
本発明によれば、さらに、パターニングすべき薄膜(被パターニング薄膜)上に有機膜及びこの有機膜上に積層された導電性無機材料からなるバリア膜を形成し、その上にトレンチパターンを有する膜を形成し、その少なくともトレンチの内壁に金属材料による付加膜を成膜してトレンチ幅を狭小化する。この狭小化されたトレンチパターンをマスクとして、指向性エッチングによりトレンチ内の有機膜及び被パターニング薄膜を除去した後、この有機膜をリフトオフ法により除去する。これにより、被パターニング薄膜には、トレンチの内壁に成膜した付加膜の膜厚の2倍だけ狭小化されたトレンチ幅を有する孤立トレンチがパターニングされることとなる。付加膜の膜厚は、自由に厚くできるため、極めて狭い孤立トレンチ幅(理論的には限りなく零に近い値)を達成できる。即ち、レジストパターンの形成技術に依存することなくトレンチの内壁に成膜する付加膜の膜厚にのみ依存する非常に狭い孤立トレンチ幅を得ることができる。しかも、トレンチパターンを有する膜を金属材料で形成しているので、指向性エッチングの際に、このトレンチパターンを有する膜が大幅に削られてしまうような不都合が生じない。特に本発明では、付加膜をめっきする前にトレンチ内に位置する導電性のバリア膜が除去されるので、トレンチの底部に付加膜がめっきによって成膜されることがなくなり、その結果、指向性エッチングによるトレンチ内の膜の除去が非常に容易となる。
【図面の簡単な説明】
【図1】半導体デバイス及び薄膜デバイスの分野における従来の薄膜パターニング方法を示す工程図である。
【図2】本発明の第1の実施形態における薄膜パターニング方法を示す工程図である。
【図3】本発明の第2の実施形態における薄膜パターニング方法を示す工程図である。
【図4】本発明の第3の実施形態における薄膜パターニング方法を示す工程図である。
【図5】本発明の第4の実施形態における薄膜パターニング方法を示す工程図である。
【符号の説明】
20、30、40、50 基板又はパターニングすべき薄膜の下層となる層
21、31、41、51 パターニングすべき薄膜
21´、31´、41´、51´ パターニングされた薄膜
22、32、42、52 有機膜
22´、32´、42´、52´ パターニングされた有機膜
23、33、43、53 バリア膜
23´、33´、43´、53´ パターニングされたバリア膜
24 レジスト膜
24a、34a、44a、54a トレンチ内壁
25、35、45、55 付加膜
26、36、46、56 孤立トレンチ
34、54 金属膜
37、48、57 レジストパターン
44、44´ 無機膜

Claims (15)

  1. パターニングすべき薄膜上に有機膜及び該有機膜上に積層された無機材料からなるバリア膜を形成し、該バリア膜上にトレンチパターンを有する膜を形成し、該トレンチパターンを有する膜の少なくともトレンチの内壁に無機材料による付加膜を成膜し、前記トレンチパターンを有する膜及び該付加膜をマスクとして用いた指向性エッチングにより、該付加膜によって狭小化された前記トレンチ内に位置する前記バリア膜、前記有機膜及び前記パターニングすべき薄膜を除去した後、該有機膜及び該有機膜上に積層されている膜を除去することを特徴とする薄膜パターニング方法。
  2. 前記バリア膜を、導電性無機材料によって形成することを特徴とする請求項1に記載の方法。
  3. 前記トレンチパターンを有する膜を、レジスト材料によって形成することを特徴とする請求項1又は2に記載の方法。
  4. 前記バリア膜上にレジスト材料による層を形成し、レジストパターン用のマスクを介して該レジスト材料による層を露光して現像することにより、レジスト材料による前記トレンチパターンを有する膜を形成することを特徴とする請求項3に記載の方法。
  5. 前記トレンチパターンを有する膜を、無機材料によって形成することを特徴とする請求項1又は2に記載の方法。
  6. 前記バリア膜上に無機材料による層を形成し、該無機材料による層上にレジストパターンを形成し、該レジストパターンをマスクとして該無機材料による層をエッチングした後、前記レジストパターンを除去することにより、無機材料による前記トレンチパターンを有する膜を形成することを特徴とする請求項5に記載の方法。
  7. 前記トレンチパターンを有する膜を、導電性無機材料によって形成することを特徴とする請求項1又は2に記載の方法。
  8. 前記バリア膜上にレジストパターンを形成し、該レジストパターンをマスクとしてめっきすることにより、金属材料による前記トレンチパターンを有する膜を形成することを特徴とする請求項7に記載の方法。
  9. 前記付加膜を、金属材料で形成することを特徴とする請求項7又は8に記載の方法。
  10. 金属材料による前記付加膜を、めっき法で形成することを特徴とする請求項9に記載の方法。
  11. 前記付加膜を、無機材料で形成することを特徴とする請求項1から8のいずれか1項に記載の方法。
  12. 無機材料による前記付加膜を、スパッタリング法又は化学的気相成長法により形成することを特徴とする請求項11に記載の方法。
  13. パターニングすべき薄膜上に有機膜及び該有機膜上に積層された導電性無機材料からなるバリア膜を形成し、該バリア膜上に金属材料によるトレンチパターンを有する膜をめっき法により形成し、該トレンチパターンを有する膜をマスクに用いた指向性エッチングにより、トレンチ内に位置する前記バリア膜を除去し、該トレンチパターンを有する膜の少なくともトレンチ内壁に金属材料による付加膜をめっき法で形成し、前記トレンチパターンを有する膜及び該付加膜をマスクに用いた指向性エッチングにより、該付加膜によって狭小化された前記トレンチ内に位置する前記有機膜及び前記パターニングすべき薄膜を除去した後、該有機膜及び該有機膜上に積層されている膜を除去することを特徴とする薄膜パターニング方法。
  14. 請求項1から13のいずれか1項に記載の薄膜パターニング方法を用いて少なくとも一部の薄膜パターンを形成することを特徴とする薄膜デバイスの製造方法。
  15. 請求項1から13のいずれか1項に記載の薄膜パターニング方法を用いて少なくとも一部の薄膜パターンを形成することを特徴とする薄膜磁気ヘッドの製造方法。
JP2001200807A 2001-07-02 2001-07-02 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 Expired - Fee Related JP3589201B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001200807A JP3589201B2 (ja) 2001-07-02 2001-07-02 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200807A JP3589201B2 (ja) 2001-07-02 2001-07-02 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Publications (2)

Publication Number Publication Date
JP2003017474A JP2003017474A (ja) 2003-01-17
JP3589201B2 true JP3589201B2 (ja) 2004-11-17

Family

ID=19037867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200807A Expired - Fee Related JP3589201B2 (ja) 2001-07-02 2001-07-02 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法

Country Status (1)

Country Link
JP (1) JP3589201B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7250371B2 (en) * 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
JP2007257815A (ja) 2006-02-22 2007-10-04 Tdk Corp 磁気デバイス、垂直磁気記録ヘッド、磁気記録装置、磁性層パターンの形成方法および垂直磁気記録ヘッドの製造方法
US7859792B2 (en) 2007-03-27 2010-12-28 Tdk Corporation Magnetic head with a recording element including a non-magnetic film and a magnetic pole film of an electrode and plated film formed in a depression of the magnetic pole film
US8529778B2 (en) * 2008-11-13 2013-09-10 Molecular Imprints, Inc. Large area patterning of nano-sized shapes

Also Published As

Publication number Publication date
JP2003017474A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
US6821451B2 (en) Dry etching method, microfabrication process and dry etching mask
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JP3448838B2 (ja) 磁気抵抗効果型ヘッドの製造方法
CN111095584B (zh) 使用多层堆叠制造器件的方法
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
JP3589201B2 (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JP3818188B2 (ja) マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP3456461B2 (ja) パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JP3840925B2 (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JPH1154460A (ja) 電導性構造を製造する方法
JP3704030B2 (ja) 半導体装置の製造方法
JP3920222B2 (ja) 磁気抵抗効果型ヘッドの製造方法
JP3874268B2 (ja) パターン化薄膜およびその形成方法
JP3475890B2 (ja) パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JPH07176501A (ja) 半導体装置の製造方法
JP2946102B2 (ja) パターン形成方法
JPS5978586A (ja) Nbのパタ−ン形成法
JP2937537B2 (ja) パターン形成方法
JPS59145528A (ja) パタ−ン形成方法
CN121578582A (zh) 一种耐刻蚀性复合硬掩膜的制备方法及其应用
JP2005275413A (ja) マスクを用いたパターン形成方法
JPS60154539A (ja) アルミ配線の形成方法
JPH0821574B2 (ja) パタ−ン形成方法
JPH0521337B2 (ja)
JP2005293828A (ja) マスクを用いたパターン形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040727

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees