JP3874268B2 - パターン化薄膜およびその形成方法 - Google Patents
パターン化薄膜およびその形成方法 Download PDFInfo
- Publication number
- JP3874268B2 JP3874268B2 JP2002214971A JP2002214971A JP3874268B2 JP 3874268 B2 JP3874268 B2 JP 3874268B2 JP 2002214971 A JP2002214971 A JP 2002214971A JP 2002214971 A JP2002214971 A JP 2002214971A JP 3874268 B2 JP3874268 B2 JP 3874268B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- frame
- partial layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/3116—Shaping of layers, poles or gaps for improving the form of the electrical signal transduced, e.g. for shielding, contour effect, equalizing, side flux fringing, cross talk reduction between heads or between heads and information tracks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3109—Details
- G11B5/313—Disposition of layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/31—Structure or manufacture of heads, e.g. inductive using thin films
- G11B5/3163—Fabrication methods or processes specially adapted for a particular head structure, e.g. using base layers for electroplating, using functional layers for masking, using energy or particle beams for shaping the structure or modifying the properties of the basic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0562—Details of resist
- H05K2203/0577—Double layer of resist having the same pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Electrochemistry (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、積層された複数の部分層を有するパターン化薄膜およびその形成方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（本出願においてパターン化薄膜と言う。）を形成する方法の一つとして、例えば特公昭５６−３６７０６号公報に示されるようなフレームめっき法がある。このフレームめっき法では、例えば基板の上に電極膜を形成し、その上にレジスト層を形成し、このレジスト層をフォトリソグラフィによりパターニングして、めっきのためのフレーム（外枠）を形成する。そして、このフレームを用い、先に形成した電極膜を電極およびシード層として用いて電気めっきを行って、パターン化薄膜を形成する。
【０００３】
フレームめっき法によって形成されるパターン化薄膜は、例えばマイクロデバイスに使用される。このようなマイクロデバイスとしては、薄膜インダクタ、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等がある。このような用途では、例えばマイクロデバイスの集積度を高めるために、幅が小さく且つ膜厚が大きいパターン化薄膜が必要とされる場合がある。
【０００４】
ここで、フレームめっき法によって上述の幅が小さく且つ膜厚が大きいパターン化薄膜を形成する場合について考える。この場合、単層のフレームを用いてパターン化薄膜を形成しようとすると、溝部の幅が小さく且つ膜厚が大きいフレームを形成する必要が生じる。しかしながら、このようなフレームを精度よく形成することは大変難しい。
【０００５】
そこで、例えば特開平８−３３０７３６号公報に示されるように、２層以上のめっき層を積層してパターン化薄膜を形成する方法が提案されている。以下、この方法について説明する。この方法では、まず、例えば基板の上に電極膜を形成し、その上に１層目のレジスト層を形成し、この１層目のレジスト層をフォトリソグラフィによりパターニングして、１層目のフレームを形成する。次に、この１層目のフレームを用い、電極膜に電流を流して電気めっきを行って、１層目のめっき層を形成する。次に、１層目のフレームを剥離せずに、これをハードベークする。次に、１層目のフレームおよび１層目のめっき層の上に、２層目のレジスト層を形成し、この２層目のレジスト層をフォトリソグラフィによりパターニングして、２層目のフレームを形成する。次に、この２層目のフレームを用い、１層目のめっき層を形成する際に用いた電極膜に電流を流して電気めっきを行って、２層目のめっき層を形成する。２層目のめっき層は、１層目のめっき層の上に積層される。次に、有機溶剤によって１層目のフレームおよび２層目のフレームを剥離する。最後に、ウェットエッチングまたはドライエッチングによって、電極膜のうち、１層目のめっき層の下に存在する部分以外の部分を除去する。
【０００６】
なお、１層目のめっき層の上に２層目のめっき層を形成する工程と同様の工程によって、２層目のめっき層の上に更に１層以上のめっき層を積層してもよい。また、２層目以降のめっき層は、その下のめっき層の少なくとも一部に接触していればよく、重なる２つのめっき層のパターンが異なっていてもよい。
【０００７】
【発明が解決しようとする課題】
上述のパターン化薄膜を形成する方法において、液状レジストを用いて各レジスト層を形成する場合には、液状レジストを塗布して塗布膜を形成した後に、塗布膜中の溶剤の蒸発と、塗布膜とその下地との密着性向上のために、塗布膜の熱処理、すなわちプリベークが必要になる。
【０００８】
ところが、液状レジストを用いて各レジスト層を形成する場合には、以下のような問題が生じることが分かった。それは、２層目以降のレジスト層の形成の際のプリベーク時に、形成対象のレジスト層用の塗布膜あるいはその塗布膜よりも下に存在するレジスト層（フレーム）が発泡して、形成対象のレジスト層を綺麗に形成することが困難になるという問題点である。
【０００９】
前出の特開平８−３３０７３６号公報は、ドライフィルムフォトレジストを用いて、１層目および２層目のレジスト層を形成する例を開示している。ドライフィルムフォトレジストを用いてレジスト層を形成する場合には、上述のようなプリベーク時の発泡は生じない。しかしながら、ドライフィルムフォトレジストを用いて形成したレジスト層は、液状レジストを用いて形成したレジスト層に比べて解像度が低い。そのため、ドライフィルムフォトレジストを用いてレジスト層を形成する場合には、微細なパターン化薄膜を形成することが難しいという問題点がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成できるようにしたパターン化薄膜形成方法を提供することにある。
【００１１】
また、本発明の第２の目的は、フレームめっき法を用いて、幅が小さく且つ膜厚が大きくなるように形成することの可能なパターン化薄膜を提供することにある。
【００１２】
【課題を解決するための手段】
本発明のパターン化薄膜形成方法は、積層されたＭ層（Ｍは２以上の整数）の部分層を有するパターン化薄膜を形成する方法であって、
それぞれフレームめっき法によって１層目の部分層からＭ層目の部分層までを順に形成する各工程を備え、この各工程は、それぞれ、
下層の上に液状レジストを塗布して塗布膜を形成する工程と、
塗布膜に対して熱処理を施すことによってレジスト層を形成する熱処理工程と、
レジスト層をパターニングして、溝部を有するフレームを形成する工程と、
フレームを用いてめっきを行って部分層を形成するめっき工程とを含み、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層を形成する工程中のめっき工程は、部分層が、溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、部分層を形成するものである。
【００１３】
本発明のパターン化薄膜形成方法では、Ｎ層目の部分層が、フレームの溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、Ｎ層目の部分層が形成される。これにより、本発明では、Ｎ＋１層目の部分層を形成する工程中の熱処理工程において、塗布膜あるいはその塗布膜よりも下に存在するフレームが発泡することを防止することが可能になる。
【００１４】
本発明のパターン化薄膜形成方法において、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触しないように部分層を形成してもよい。
【００１５】
また、本発明のパターン化薄膜形成方法において、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触するように部分層を形成し、Ｎ層目の部分層を形成する工程は、更に、めっき工程の後で、隣り合う張り出し部同士が分離されるよう、張り出し部の少なくとも一部をエッチングによって除去する工程を含んでいてもよい。
【００１６】
本発明のパターン化薄膜は、１層目の部分層からＭ層目（Ｍは２以上の整数）の部分層まで順に積層されたＭ層の部分層を備えたものであって、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層は、
側壁を有する第１の部分と、
第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、
第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するものである。
【００１７】
本発明のパターン化薄膜では、Ｎ層目の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有する。これにより、本発明では、フレームめっき法によってＮ＋１層目の部分層を形成するために用いられるレジスト層を綺麗に形成することが可能になる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタについて説明する。図１は本実施の形態における薄膜インダクタの斜視図である。
【００１９】
図１に示した薄膜インダクタは、基板１０１と、この基板１０１の上に形成された薄膜コイル１０２と、薄膜コイル１０２の各端部に接続された２つのリード１０３とを備えている。
【００２０】
薄膜コイル１０２は、それぞれフレームめっき法によって形成され、積層された２層の部分層１０２Ａ，１０２Ｂを有している。薄膜コイル１０２は、本実施の形態に係るパターン化薄膜に対応する。
【００２１】
また、図１に示した例では、リード１０３も、それぞれフレームめっき法によって形成され、積層された２層の部分層１０３Ａ，１０３Ｂを有している。従って、リード１０３も、本実施の形態に係るパターン化薄膜形成に対応する。なお、リード１０３は、必ずしも２層の部分層１０３Ａ，１０３Ｂを有している必要はなく、１つの層で構成されていてもよい。
【００２２】
次に、図２ないし図１２を参照して、本実施の形態に係るパターン化薄膜およびその形成方法について詳しく説明する。本実施の形態に係るパターン化薄膜形成方法では、まず、図２に示したように、基板１の上に、例えばスパッタ法によって電極膜２を形成する。基板１の材料は、シリコン（Ｓｉ）等の半導体でもよいし、アルティック（Ａｌ2Ｏ3・ＴｉＣ）等のセラミックでもよいし、ポリエチレンテレフタレート等の樹脂でもよい。電極膜２は、金属等の導電材料によって形成される。また、電極膜２の材料は、電極膜２の上に形成される部分層の材料と同じ組成のものを用いるのが好ましい。また、電極膜２は、一層で構成されていてもよいし、複数の層で構成されていてもよい。電極膜２の材料としては、例えば銅（Ｃｕ）が用いられる。
【００２３】
次に、図３に示したように、パターン化薄膜の下地となる電極膜２の上に、スピンコート法等により液状レジストを塗布して、塗布膜３Ａを形成する。なお、液状レジストは、ポジ型でもよいしネガ型でもよい。
【００２４】
次に、図４に示したように、塗布膜３Ａ中の溶剤の蒸発と、塗布膜３Ａとその下層との密着性向上のために、塗布膜３Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、１層目のレジスト層３Ｂが形成される。図４は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００２５】
次に、図５に示したように、マスク４を介してレジスト層３Ｂの露光を行い、レジスト層３Ｂに、マスク４のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層３Ｂに対して熱処理、すなわち現像前ベークを施す。
【００２６】
次に、図６に示したように、レジスト層３Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層３Ｂによって、１層目の部分層を形成するための１層目のフレーム５を形成する。フレーム５は溝部５ａを有している。なお、図６には、レジスト層３Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層３Ｂのうち、露光された部分が現像後に除去される例を示している。
【００２７】
このようにして、フォトリソグラフィによってレジスト層３Ｂがパターニングされて、フレーム５が形成される。
【００２８】
次に、必要に応じてめっき前処理を行った後、図７に示したように、フレーム５を用い、電極膜２に電流を流して電気めっきを行って、１層目の部分層６を形成する。部分層６は、金属等の導電材料によって形成される。部分層６の材料としては、例えば銅（Ｃｕ）が用いられる。
【００２９】
部分層６を形成する工程では、部分層６の厚さがフレーム５の厚さよりも大きくなり、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出す（オーバーハングする）ように部分層６を形成する。
【００３０】
部分層６は、溝部５ａ内に収納され且つ側壁６１ａを有する第１の部分６１と、溝部５ａよりはみ出し且つ第１の部分６１に連結された第２の部分６２とを含む。第２の部分６２は、第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有する。部分層６の断面形状はＴ形となる。張り出し部６２ａの下面と側壁６１ａとは、９０°あるいは９０°に近い角度をなしている。
【００３１】
本実施の形態では、隣り合う張り出し部６２ａ同士が接触しないように部分層６を形成する。
【００３２】
次に、図８に示したように、フレーム５および部分層６の上に、スピンコート法等により液状レジストを塗布して、塗布膜７Ａを形成する。なお、液状レジストは、ポジ型でもよいしネガ型でもよい。また、塗布膜７Ａを形成するための液状レジストの成分（ベース樹脂、感光剤、溶剤）は、塗布膜３Ａを形成するための液状レジストの成分と同じでもよいし、一部または全部が異なっていてもよい。
【００３３】
次に、図９に示したように、塗布膜７Ａ中の溶剤の蒸発と、塗布膜７Ａとその下層との密着性向上のために、塗布膜７Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、２層目のレジスト層７Ｂが形成される。図９は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００３４】
次に、図１０に示したように、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層７Ｂに対して熱処理、すなわち現像前ベークを施す。なお、マスク８のパターンは、後で形成される２層目の部分層が１層目の部分層６の少なくとも一部に接触することになるようなパターンであればよい。図１０に示した例では、マスク８のパターンは、マスク４のパターンと同じである。
【００３５】
次に、図１１に示したように、レジスト層７Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層７Ｂによって、２層目の部分層を形成するための２層目のフレーム９を形成する。フレーム９は溝部９ａを有している。なお、図１１には、レジスト層７Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層７Ｂのうち、露光された部分が現像後に除去される例を示している。
【００３６】
このようにして、フォトリソグラフィによってレジスト層７Ｂがパターニングされて、フレーム９が形成される。
【００３７】
次に、必要に応じてめっき前処理を行った後、図１２に示したように、フレーム９を用い、電極膜２に電流を流して電気めっきを行って、フレーム９の溝部９ａ内に２層目の部分層１０を形成する。２層目の部分層１０は、１層目の部分層６の第２の部分６２の上に積層される。部分層１０は、金属等の導電材料によって形成される。部分層１０の材料としては、例えば銅（Ｃｕ）が用いられる。
【００３８】
部分層１０を形成する工程では、部分層１０の厚さがフレーム９の厚さ以下となるように部分層１０を形成してもよいし、部分層６と同様に、部分層１０の厚さがフレーム９の厚さよりも大きくなり、部分層１０の一部が溝部９ａよりはみ出してフレーム９の上面の上に張り出すように部分層１０を形成してもよい。
【００３９】
次に、例えば、図１２に示した積層体を有機溶剤に浸漬し、揺動することによって、図１３に示したように、１層目のフレーム５および２層目のフレーム９を溶解させて除去する。
【００４０】
最後に、図１４に示したように、部分層６，１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去する。このようにして、それぞれフレームめっき法によって形成され、積層された２層の部分層６，１０を有するパターン化薄膜が形成される。
【００４１】
以上説明したように、本実施の形態に係るパターン化薄膜形成方法は、フレームめっき法によって１層目の部分層６を形成する工程と、フレームめっき法によって１層目の部分層６の上に２層目の部分層１０を形成する工程とを備えている。
【００４２】
各部分層６，１０を形成する工程は、それぞれ、下層の上に液状レジストを塗布して塗布膜（３Ａ，７Ａ）を形成する工程と、塗布膜（３Ａ，７Ａ）に対して所定の温度および所定の時間の熱処理を施すことによってレジスト層（３Ｂ，７Ｂ）を形成する熱処理工程と、フォトリソグラフィによってレジスト層（３Ｂ，７Ｂ）をパターニングして、溝部（５ａ，９ａ）を有するフレーム（５，９）を形成する工程と、フレーム（５，９）を用いてめっきを行って部分層（６，１０）を形成するめっき工程とを含んでいる。
【００４３】
１層目の部分層６を形成する工程中のめっき工程は、部分層６が、フレーム５の溝部５ａ内に収納され且つ側壁６１ａを有する第１の部分６１と、溝部５ａよりはみ出し且つ第１の部分６１に連結された第２の部分６２とを含み、第２の部分６２は第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有するように、部分層６を形成する。また、本実施の形態では、隣り合う張り出し部６２ａ同士が接触しないように部分層６を形成する。
【００４４】
本実施の形態に係るパターン化薄膜は、１層目の部分層６と、この部分層６の上に積層された２層目の部分層１０とを備えている。１層目の部分層６は、側壁６１ａを有する第１の部分６１と、第１の部分６１における２層目の部分層１０に近い端部に連結された第２の部分６２とを含んでいる。第２の部分６２は、第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有している。張り出し部６２ａの下面と側壁６１ａとは、９０°あるいは９０°に近い角度をなしている。
【００４５】
ところで、液状レジストを用いて各レジスト層３Ｂ，７Ｂを形成する場合において、１層目の部分層６を、第１の部分６１のみからなる形状にすると、以下のような問題が生じる。すなわち、レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａあるいはその塗布膜７Ａよりも下に存在するフレーム５が発泡して、レジスト層７Ｂを綺麗に形成することが困難になる。レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａまたはフレーム５が発泡する原因の一つは、次のように考えられる。すなわち、部分層６の形成後に、フレーム５の溝部５ａにおける壁部と部分層６の側壁との間に隙間が生じ、この隙間に空気等のガスが入り込む。そして、このガスが、レジスト層７Ｂの形成の際の熱処理時に、隙間から抜けて、上述の発泡が生じると考えられる。
【００４６】
本実施の形態では、前述のように、１層目の部分層６は、第１の部分６１と第２の部分６２とを含み、第２の部分６２は張り出し部６２ａを有している。張り出し部６２ａは、フレーム５の溝部５ａにおける壁部と部分層６の第１の部分６１の側壁６１ａとの間の隙間に空気等のガスが入り込むことを防ぐ。従って、本実施の形態によれば、レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａまたはフレーム５が発泡することを防止することができる。その結果、本実施の形態によれば、２層目のレジスト層７Ｂを綺麗に形成することができる。
【００４７】
また、本実施の形態では、液状レジストを用いて形成したレジスト層３Ｂ，７Ｂを形成している。そのため、本実施の形態によれば、ドライフィルムフォトレジストを用いてレジスト層３Ｂ，７Ｂを形成する場合に比べて、解像度の高いレジスト層３Ｂ，７Ｂを形成することができる。その結果、本実施の形態によれば、微細なパターン化薄膜を形成することが可能になる。
【００４８】
以上のことから、本実施の形態によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になる。
【００４９】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、基板１として、直径３インチ（７６．２ｍｍ）、厚さ０．４ｍｍのシリコン基板を用いた。本実施例のパターン化薄膜形成方法では、まず、スパッタ装置を用いて、基板１の上に、以下の条件でＣｕをスパッタリングして、Ｃｕよりなる厚さ１００ｎｍの電極膜２を形成した。スパッタ装置としては、日電アネルバ社製の直流スパッタ装置ＳＰＦ−７４０Ｈ（製品名）を用いた。スパッタ装置におけるターゲットはＣｕとした。スパッタ装置の出力は１０００Ｗとした。スパッタ装置におけるスパッタ室内には、Ａｒガスを５０ｓｃｃｍの流量で供給した。スパッタ室内におけるＡｒガスの圧力は、２．０ｍＴｏｒｒ（約０．２６６Ｐａ）とした。
【００５０】
次に、電極膜２の上に、スピンコート法により液状レジストを塗布して、塗布膜３Ａを形成した。レジストとしては、クラリアント社製ＡＺＰ４６２０（製品名）を使用した。塗布膜３Ａの厚みは５０μｍとした。
【００５１】
次に、塗布膜３Ａに対して、ホットプレート２０を用いて熱処理を施して、レジスト層３Ｂを形成した。熱処理の温度は１１０℃とし、熱処理の時間は３００秒（５分）とした。
【００５２】
次に、露光装置を用いて、以下の条件で、マスク４を介してレジスト層３Ｂの露光を行い、レジスト層３Ｂに、マスク４のパターンに対応した潜像を形成した。露光装置としては、キャノン社製ＰＬＡ−５０１ＦＡ（製品名）を用いた。マスク４のパターンは、透光部が１０ターンの渦巻き状をなし、遮光部と透光部の幅がいずれも３５μｍで、透光部のピッチが７０μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、３０００ｍＪ／ｃｍ２とした。また、露光法としてはプロキシミティー露光法を用いた。
【００５３】
次に、現像液として規定度０．３ＮのＫＯＨの水溶液を用いて、パドル法によって、レジスト層３Ｂに対して、２５０秒間の現像を１０回行った。その後、レジスト層３Ｂを水洗し、乾燥させて、１層目のフレーム５を完成させた。
【００５４】
次に、フレーム５を用いて電気めっきを行って、Ｃｕよりなる１層目の部分層６を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。部分層６の厚さは６０μｍとし、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出すようにした。
【００５５】
次に、フレーム５および部分層６の上に、スピンコート法により液状レジストを塗布して、塗布膜７Ａを形成した。レジストとしては、クラリアント社製ＡＺＰ４６２０（製品名）を使用した。塗布膜７Ａの厚みは５０μｍとした。
【００５６】
次に、塗布膜７Ａに対して、ホットプレート２０を用いて熱処理を施して、レジスト層７Ｂを形成した。熱処理の温度は１１０℃とし、熱処理の時間は３００秒（５分）とした。
【００５７】
次に、露光装置を用いて、以下の条件で、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成した。露光装置としては、キャノン社製ＰＬＡ−５０１ＦＡ（製品名）を用いた。マスク８のパターンは、透光部が１０ターンの渦巻き状をなし、遮光部と透光部の幅がいずれも３５μｍで、透光部のピッチが７０μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、３０００ｍＪ／ｃｍ２とした。また、露光法としてはプロキシミティー露光法を用いた。
【００５８】
次に、現像液として規定度０．３ＮのＫＯＨの水溶液を用いて、パドル法によって、レジスト層７Ｂに対して、２５０秒間の現像を１０回行った。その後、レジスト層７Ｂを水洗し、乾燥させて、２層目のフレーム９を完成させた。
【００５９】
次に、フレーム９を用いて電気めっきを行って、フレーム９の溝部９ａ内に、Ｃｕよりなる２層目の部分層１０を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。部分層１０の厚さは５０μｍとした。
【００６０】
次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、フレーム５，９を溶解させて除去した。
【００６１】
次に、イオンミリング装置を用いて、下記の条件で、電極膜２を選択的にエッチングして、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去した。イオンミリング装置としては、コモンウェルス社製８Ｃ（製品名）を用いた。イオンミリング装置における出力は、５００Ｗ、５００ｍＡとした。エッチング室内のガスの圧力は３ｍＴｏｒｒ（約０．３９９Ｐａ）とした。イオン照射角度は０°（イオン照射方向が基板に垂直）とした。
【００６２】
このようにして、部分層６，１０からなり、ピッチが７０μｍ、厚さが１１０μｍで、１０ターンの薄膜コイルが得られた。
【００６３】
なお、上記実施例との比較のために、部分層６の厚さを５０μｍ以下とし、他の条件は上記実施例と同様にして、塗布膜７Ａに対して熱処理を施す工程までを行う実験を行った。この実験では、塗布膜７Ａに対する熱処理時に塗布膜７Ａが発泡して、パターニング可能なレジスト層７Ｂを形成することはできなかった。
【００６４】
［第２の実施の形態］
次に、図１５ないし図２３を参照して、本発明の第２の実施の形態に係るパターン化薄膜およびその形成方法について説明する。
【００６５】
本実施の形態に係るパターン化薄膜形成方法では、図６に示したように、１層目のフレーム５を形成する工程までは、第１の実施の形態と同様である。本実施の形態では、次に、必要に応じてめっき前処理を行った後、図１５に示したように、フレーム５を用い、電極膜２に電流を流して電気めっきを行って、１層目の部分層６を形成する。部分層６は、金属等の導電材料によって形成される。部分層６の材料としては、例えば銅（Ｃｕ）が用いられる。
【００６６】
本実施の形態では、隣り合う張り出し部６２ａ同士が接触するように部分層６を形成する。部分層６のその他の特徴は第１の実施の形態と同様である。
【００６７】
次に、図１６に示したように、フレーム５および部分層６の上に塗布膜７Ａを形成する。塗布膜７Ａの材料や形成方法は第１の実施の形態と同様である。
【００６８】
次に、図１７に示したように、塗布膜７Ａ中の溶剤の蒸発と、塗布膜７Ａとその下層との密着性向上のために、塗布膜７Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、２層目のレジスト層７Ｂが形成される。図１７は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００６９】
次に、図１８に示したように、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層７Ｂに対して熱処理、すなわち現像前ベークを施す。なお、マスク８のパターンは、第１の実施の形態と同様である。
【００７０】
次に、図１９に示したように、レジスト層７Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層７Ｂによって、２層目の部分層を形成するための２層目のフレーム９を形成する。フレーム９は溝部９ａを有している。なお、図１９には、レジスト層７Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層７Ｂのうち、露光された部分が現像後に除去される例を示している。
【００７１】
このようにして、フォトリソグラフィによってレジスト層７Ｂがパターニングされて、フレーム９が形成される。
【００７２】
次に、必要に応じてめっき前処理を行った後、図２０に示したように、フレーム９を用い、電極膜２に電流を流して電気めっきを行って、フレーム９の溝部９ａ内に２層目の部分層１０を形成する。２層目の部分層１０は、１層目の部分層６の第２の部分６２の上に積層される。部分層１０は、金属等の導電材料によって形成される。部分層１０の材料としては、例えば銅（Ｃｕ）が用いられる。
【００７３】
部分層１０を形成する工程では、部分層１０の厚さがフレーム９の厚さ以下となるように部分層１０を形成してもよいし、部分層６と同様に、部分層１０の厚さがフレーム９の厚さよりも大きくなり、部分層１０の一部が溝部９ａよりはみ出してフレーム９の上面の上に張り出すように部分層１０を形成してもよい。
【００７４】
次に、例えば、図２０に示した積層体を有機溶剤に浸漬し、揺動することによって、図２１に示したように、２層目のフレーム９の全体と、１層目のフレーム５の一部を溶解させて除去する。この時点では、１層目のフレーム５のうち、張り出し部６２ａによって上面が完全に覆われている部分は残っている。以下、この部分を残部５Ａと言う。
【００７５】
次に、図２２に示したように、部分層１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、隣り合う張り出し部６２ａ同士が分離されるよう、張り出し部６２ａの少なくとも一部を除去する。
【００７６】
次に、例えば、図２２に示した積層体を有機溶剤に浸漬し、揺動することによって、図２３に示したように、残部５Ａを溶解させて除去する。
【００７７】
最後に、図２４に示したように、部分層６，１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去する。このようにして、それぞれフレームめっき法によって形成され、積層された２層の部分層６，１０を有するパターン化薄膜が形成される。
【００７８】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、１層目のフレーム５を形成する工程までは、第１の実施の形態における実施例と同様である。
【００７９】
本実施例では、次に、フレーム５を用いて電気めっきを行って、Ｃｕよりなる１層目の部分層６を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。本実施例では、部分層６の厚さは７０μｍとし、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出すと共に、隣り合う張り出し部６２ａ同士が接触するようにした。
【００８０】
この後、塗布膜７Ａの形成工程から、部分層１０の形成工程までは、第１の実施の形態における実施例と同様である。
【００８１】
本実施例では、次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、２層目のフレーム９の全体と、１層目のフレーム５の一部を溶解させて除去した。
【００８２】
次に、イオンミリング装置を用いて、下記の条件で、隣り合う張り出し部６２ａ同士が分離されるよう、張り出し部６２ａの一部をエッチングして除去した。イオンミリング装置としては、コモンウェルス社製８Ｃ（製品名）を用いた。イオンミリング装置における出力は、５００Ｗ、５００ｍＡとした。エッチング室内のガスの圧力は３ｍＴｏｒｒ（約０．３９９Ｐａ）とした。イオン照射角度は０°（イオン照射方向が基板に垂直）とした。
【００８３】
次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、残部５Ａを溶解させて除去した。
【００８４】
次に、第１の実施の形態における実施例と同じ条件で、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分をエッチングして除去した。
【００８５】
このようにして、部分層６，１０からなり、ピッチが７０μｍ、厚さが１２０μｍで、１０ターンの薄膜コイルが得られた。
【００８６】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００８７】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明は、それぞれフレームめっき法によって形成され、積層された３層以上の部分層を有するパターン化薄膜を形成する場合にも適用することができる。
【００８８】
積層された３層以上の部分層を有するパターン化薄膜を形成する場合も含めて、本発明を一般化して表現すると、以下のようになる。すなわち、本発明のパターン化薄膜形成方法は、積層されたＭ層（Ｍは２以上の整数）の部分層を有するパターン化薄膜を形成する方法であって、それぞれフレームめっき法によって１層目の部分層からＭ層目の部分層までを順に形成する各工程を備えている。この各工程は、それぞれ、下層の上に液状レジストを塗布して塗布膜を形成する工程と、塗布膜に対して熱処理を施すことによってレジスト層を形成する熱処理工程と、レジスト層をパターニングして、溝部を有するフレームを形成する工程と、フレームを用いてめっきを行って部分層を形成するめっき工程とを含んでいる。Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層を形成する工程中のめっき工程は、部分層が、溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、部分層を形成する。
【００８９】
Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触しないように部分層を形成してもよい。あるいは、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触するように部分層を形成し、Ｎ層目の部分層を形成する工程は、更に、めっき工程の後で、隣り合う張り出し部同士が分離されるよう、張り出し部の少なくとも一部をエッチングによって除去する工程を含んでいてもよい。
【００９０】
本発明のパターン化薄膜は、１層目の部分層からＭ層目（Ｍは２以上の整数）の部分層まで順に積層されたＭ層の部分層を備えたものであって、Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するものである。
【００９１】
また、本発明は、第１の実施の形態で示した薄膜インダクタに限らず、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等の他のマイクロデバイスにおけるパターン化薄膜を形成する場合にも適用することができる。また、パターン化薄膜は、コイルに限らず、配線等であってもよい。
【００９２】
【発明の効果】
以上説明したように請求項１ないし３のいずれかに記載のパターン化薄膜形成方法では、Ｎ層目の部分層が、フレームの溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、Ｎ層目の部分層が形成される。これにより、本発明では、Ｎ＋１層目の部分層を形成する工程中の熱処理工程において、塗布膜あるいはその塗布膜よりも下に存在するフレームが発泡することを防止することが可能になる。従って、本発明によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になるという効果を奏する。
【００９３】
また、請求項４記載のパターン化薄膜では、Ｎ層目の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有する。これにより、本発明では、フレームめっき法によってＮ＋１層目の部分層を形成するために用いられるレジスト層を綺麗に形成することが可能になる。従って、本発明によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタを示す斜視図である。
【図２】本発明の第１の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図３】図２に示した工程に続く工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】図４に示した工程に続く工程を説明するための断面図である。
【図６】図５に示した工程に続く工程を説明するための断面図である。
【図７】図６に示した工程に続く工程を説明するための断面図である。
【図８】図７に示した工程に続く工程を説明するための断面図である。
【図９】図８に示した工程に続く工程を説明するための断面図である。
【図１０】図９に示した工程に続く工程を説明するための断面図である。
【図１１】図１０に示した工程に続く工程を説明するための断面図である。
【図１２】図１１に示した工程に続く工程を説明するための断面図である。
【図１３】図１２に示した工程に続く工程を説明するための断面図である。
【図１４】図１３に示した工程に続く工程を説明するための断面図である。
【図１５】本発明の第２の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図１６】図１５に示した工程に続く工程を説明するための断面図である。
【図１７】図１６に示した工程に続く工程を説明するための断面図である。
【図１８】図１７に示した工程に続く工程を説明するための断面図である。
【図１９】図１８に示した工程に続く工程を説明するための断面図である。
【図２０】図１９に示した工程に続く工程を説明するための断面図である。
【図２１】図２０に示した工程に続く工程を説明するための断面図である。
【図２２】図２１に示した工程に続く工程を説明するための断面図である。
【図２３】図２２に示した工程に続く工程を説明するための断面図である。
【図２４】図２３に示した工程に続く工程を説明するための断面図である。
【符号の説明】
１…基板、２…電極膜、３Ａ…塗布膜、３Ｂ…レジスト層、４…マスク、５…フレーム、５ａ…溝部、６…部分層、７Ａ…塗布膜、７Ｂ…レジスト層、８…マスク、９…フレーム、１０…部分層、６１…第１の部分、６１ａ…側壁、６２…第２の部分、６２ａ…張り出し部、１０１…基板、１０２…薄膜コイル、１０３…リード。
【発明の属する技術分野】
本発明は、積層された複数の部分層を有するパターン化薄膜およびその形成方法に関する。
【０００２】
【従来の技術】
パターン化された薄膜（本出願においてパターン化薄膜と言う。）を形成する方法の一つとして、例えば特公昭５６−３６７０６号公報に示されるようなフレームめっき法がある。このフレームめっき法では、例えば基板の上に電極膜を形成し、その上にレジスト層を形成し、このレジスト層をフォトリソグラフィによりパターニングして、めっきのためのフレーム（外枠）を形成する。そして、このフレームを用い、先に形成した電極膜を電極およびシード層として用いて電気めっきを行って、パターン化薄膜を形成する。
【０００３】
フレームめっき法によって形成されるパターン化薄膜は、例えばマイクロデバイスに使用される。このようなマイクロデバイスとしては、薄膜インダクタ、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等がある。このような用途では、例えばマイクロデバイスの集積度を高めるために、幅が小さく且つ膜厚が大きいパターン化薄膜が必要とされる場合がある。
【０００４】
ここで、フレームめっき法によって上述の幅が小さく且つ膜厚が大きいパターン化薄膜を形成する場合について考える。この場合、単層のフレームを用いてパターン化薄膜を形成しようとすると、溝部の幅が小さく且つ膜厚が大きいフレームを形成する必要が生じる。しかしながら、このようなフレームを精度よく形成することは大変難しい。
【０００５】
そこで、例えば特開平８−３３０７３６号公報に示されるように、２層以上のめっき層を積層してパターン化薄膜を形成する方法が提案されている。以下、この方法について説明する。この方法では、まず、例えば基板の上に電極膜を形成し、その上に１層目のレジスト層を形成し、この１層目のレジスト層をフォトリソグラフィによりパターニングして、１層目のフレームを形成する。次に、この１層目のフレームを用い、電極膜に電流を流して電気めっきを行って、１層目のめっき層を形成する。次に、１層目のフレームを剥離せずに、これをハードベークする。次に、１層目のフレームおよび１層目のめっき層の上に、２層目のレジスト層を形成し、この２層目のレジスト層をフォトリソグラフィによりパターニングして、２層目のフレームを形成する。次に、この２層目のフレームを用い、１層目のめっき層を形成する際に用いた電極膜に電流を流して電気めっきを行って、２層目のめっき層を形成する。２層目のめっき層は、１層目のめっき層の上に積層される。次に、有機溶剤によって１層目のフレームおよび２層目のフレームを剥離する。最後に、ウェットエッチングまたはドライエッチングによって、電極膜のうち、１層目のめっき層の下に存在する部分以外の部分を除去する。
【０００６】
なお、１層目のめっき層の上に２層目のめっき層を形成する工程と同様の工程によって、２層目のめっき層の上に更に１層以上のめっき層を積層してもよい。また、２層目以降のめっき層は、その下のめっき層の少なくとも一部に接触していればよく、重なる２つのめっき層のパターンが異なっていてもよい。
【０００７】
【発明が解決しようとする課題】
上述のパターン化薄膜を形成する方法において、液状レジストを用いて各レジスト層を形成する場合には、液状レジストを塗布して塗布膜を形成した後に、塗布膜中の溶剤の蒸発と、塗布膜とその下地との密着性向上のために、塗布膜の熱処理、すなわちプリベークが必要になる。
【０００８】
ところが、液状レジストを用いて各レジスト層を形成する場合には、以下のような問題が生じることが分かった。それは、２層目以降のレジスト層の形成の際のプリベーク時に、形成対象のレジスト層用の塗布膜あるいはその塗布膜よりも下に存在するレジスト層（フレーム）が発泡して、形成対象のレジスト層を綺麗に形成することが困難になるという問題点である。
【０００９】
前出の特開平８−３３０７３６号公報は、ドライフィルムフォトレジストを用いて、１層目および２層目のレジスト層を形成する例を開示している。ドライフィルムフォトレジストを用いてレジスト層を形成する場合には、上述のようなプリベーク時の発泡は生じない。しかしながら、ドライフィルムフォトレジストを用いて形成したレジスト層は、液状レジストを用いて形成したレジスト層に比べて解像度が低い。そのため、ドライフィルムフォトレジストを用いてレジスト層を形成する場合には、微細なパターン化薄膜を形成することが難しいという問題点がある。
【００１０】
本発明はかかる問題点に鑑みてなされたもので、その第１の目的は、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成できるようにしたパターン化薄膜形成方法を提供することにある。
【００１１】
また、本発明の第２の目的は、フレームめっき法を用いて、幅が小さく且つ膜厚が大きくなるように形成することの可能なパターン化薄膜を提供することにある。
【００１２】
【課題を解決するための手段】
本発明のパターン化薄膜形成方法は、積層されたＭ層（Ｍは２以上の整数）の部分層を有するパターン化薄膜を形成する方法であって、
それぞれフレームめっき法によって１層目の部分層からＭ層目の部分層までを順に形成する各工程を備え、この各工程は、それぞれ、
下層の上に液状レジストを塗布して塗布膜を形成する工程と、
塗布膜に対して熱処理を施すことによってレジスト層を形成する熱処理工程と、
レジスト層をパターニングして、溝部を有するフレームを形成する工程と、
フレームを用いてめっきを行って部分層を形成するめっき工程とを含み、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層を形成する工程中のめっき工程は、部分層が、溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、部分層を形成するものである。
【００１３】
本発明のパターン化薄膜形成方法では、Ｎ層目の部分層が、フレームの溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、Ｎ層目の部分層が形成される。これにより、本発明では、Ｎ＋１層目の部分層を形成する工程中の熱処理工程において、塗布膜あるいはその塗布膜よりも下に存在するフレームが発泡することを防止することが可能になる。
【００１４】
本発明のパターン化薄膜形成方法において、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触しないように部分層を形成してもよい。
【００１５】
また、本発明のパターン化薄膜形成方法において、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触するように部分層を形成し、Ｎ層目の部分層を形成する工程は、更に、めっき工程の後で、隣り合う張り出し部同士が分離されるよう、張り出し部の少なくとも一部をエッチングによって除去する工程を含んでいてもよい。
【００１６】
本発明のパターン化薄膜は、１層目の部分層からＭ層目（Ｍは２以上の整数）の部分層まで順に積層されたＭ層の部分層を備えたものであって、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層は、
側壁を有する第１の部分と、
第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、
第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するものである。
【００１７】
本発明のパターン化薄膜では、Ｎ層目の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有する。これにより、本発明では、フレームめっき法によってＮ＋１層目の部分層を形成するために用いられるレジスト層を綺麗に形成することが可能になる。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタについて説明する。図１は本実施の形態における薄膜インダクタの斜視図である。
【００１９】
図１に示した薄膜インダクタは、基板１０１と、この基板１０１の上に形成された薄膜コイル１０２と、薄膜コイル１０２の各端部に接続された２つのリード１０３とを備えている。
【００２０】
薄膜コイル１０２は、それぞれフレームめっき法によって形成され、積層された２層の部分層１０２Ａ，１０２Ｂを有している。薄膜コイル１０２は、本実施の形態に係るパターン化薄膜に対応する。
【００２１】
また、図１に示した例では、リード１０３も、それぞれフレームめっき法によって形成され、積層された２層の部分層１０３Ａ，１０３Ｂを有している。従って、リード１０３も、本実施の形態に係るパターン化薄膜形成に対応する。なお、リード１０３は、必ずしも２層の部分層１０３Ａ，１０３Ｂを有している必要はなく、１つの層で構成されていてもよい。
【００２２】
次に、図２ないし図１２を参照して、本実施の形態に係るパターン化薄膜およびその形成方法について詳しく説明する。本実施の形態に係るパターン化薄膜形成方法では、まず、図２に示したように、基板１の上に、例えばスパッタ法によって電極膜２を形成する。基板１の材料は、シリコン（Ｓｉ）等の半導体でもよいし、アルティック（Ａｌ2Ｏ3・ＴｉＣ）等のセラミックでもよいし、ポリエチレンテレフタレート等の樹脂でもよい。電極膜２は、金属等の導電材料によって形成される。また、電極膜２の材料は、電極膜２の上に形成される部分層の材料と同じ組成のものを用いるのが好ましい。また、電極膜２は、一層で構成されていてもよいし、複数の層で構成されていてもよい。電極膜２の材料としては、例えば銅（Ｃｕ）が用いられる。
【００２３】
次に、図３に示したように、パターン化薄膜の下地となる電極膜２の上に、スピンコート法等により液状レジストを塗布して、塗布膜３Ａを形成する。なお、液状レジストは、ポジ型でもよいしネガ型でもよい。
【００２４】
次に、図４に示したように、塗布膜３Ａ中の溶剤の蒸発と、塗布膜３Ａとその下層との密着性向上のために、塗布膜３Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、１層目のレジスト層３Ｂが形成される。図４は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００２５】
次に、図５に示したように、マスク４を介してレジスト層３Ｂの露光を行い、レジスト層３Ｂに、マスク４のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層３Ｂに対して熱処理、すなわち現像前ベークを施す。
【００２６】
次に、図６に示したように、レジスト層３Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層３Ｂによって、１層目の部分層を形成するための１層目のフレーム５を形成する。フレーム５は溝部５ａを有している。なお、図６には、レジスト層３Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層３Ｂのうち、露光された部分が現像後に除去される例を示している。
【００２７】
このようにして、フォトリソグラフィによってレジスト層３Ｂがパターニングされて、フレーム５が形成される。
【００２８】
次に、必要に応じてめっき前処理を行った後、図７に示したように、フレーム５を用い、電極膜２に電流を流して電気めっきを行って、１層目の部分層６を形成する。部分層６は、金属等の導電材料によって形成される。部分層６の材料としては、例えば銅（Ｃｕ）が用いられる。
【００２９】
部分層６を形成する工程では、部分層６の厚さがフレーム５の厚さよりも大きくなり、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出す（オーバーハングする）ように部分層６を形成する。
【００３０】
部分層６は、溝部５ａ内に収納され且つ側壁６１ａを有する第１の部分６１と、溝部５ａよりはみ出し且つ第１の部分６１に連結された第２の部分６２とを含む。第２の部分６２は、第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有する。部分層６の断面形状はＴ形となる。張り出し部６２ａの下面と側壁６１ａとは、９０°あるいは９０°に近い角度をなしている。
【００３１】
本実施の形態では、隣り合う張り出し部６２ａ同士が接触しないように部分層６を形成する。
【００３２】
次に、図８に示したように、フレーム５および部分層６の上に、スピンコート法等により液状レジストを塗布して、塗布膜７Ａを形成する。なお、液状レジストは、ポジ型でもよいしネガ型でもよい。また、塗布膜７Ａを形成するための液状レジストの成分（ベース樹脂、感光剤、溶剤）は、塗布膜３Ａを形成するための液状レジストの成分と同じでもよいし、一部または全部が異なっていてもよい。
【００３３】
次に、図９に示したように、塗布膜７Ａ中の溶剤の蒸発と、塗布膜７Ａとその下層との密着性向上のために、塗布膜７Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、２層目のレジスト層７Ｂが形成される。図９は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００３４】
次に、図１０に示したように、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層７Ｂに対して熱処理、すなわち現像前ベークを施す。なお、マスク８のパターンは、後で形成される２層目の部分層が１層目の部分層６の少なくとも一部に接触することになるようなパターンであればよい。図１０に示した例では、マスク８のパターンは、マスク４のパターンと同じである。
【００３５】
次に、図１１に示したように、レジスト層７Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層７Ｂによって、２層目の部分層を形成するための２層目のフレーム９を形成する。フレーム９は溝部９ａを有している。なお、図１１には、レジスト層７Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層７Ｂのうち、露光された部分が現像後に除去される例を示している。
【００３６】
このようにして、フォトリソグラフィによってレジスト層７Ｂがパターニングされて、フレーム９が形成される。
【００３７】
次に、必要に応じてめっき前処理を行った後、図１２に示したように、フレーム９を用い、電極膜２に電流を流して電気めっきを行って、フレーム９の溝部９ａ内に２層目の部分層１０を形成する。２層目の部分層１０は、１層目の部分層６の第２の部分６２の上に積層される。部分層１０は、金属等の導電材料によって形成される。部分層１０の材料としては、例えば銅（Ｃｕ）が用いられる。
【００３８】
部分層１０を形成する工程では、部分層１０の厚さがフレーム９の厚さ以下となるように部分層１０を形成してもよいし、部分層６と同様に、部分層１０の厚さがフレーム９の厚さよりも大きくなり、部分層１０の一部が溝部９ａよりはみ出してフレーム９の上面の上に張り出すように部分層１０を形成してもよい。
【００３９】
次に、例えば、図１２に示した積層体を有機溶剤に浸漬し、揺動することによって、図１３に示したように、１層目のフレーム５および２層目のフレーム９を溶解させて除去する。
【００４０】
最後に、図１４に示したように、部分層６，１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去する。このようにして、それぞれフレームめっき法によって形成され、積層された２層の部分層６，１０を有するパターン化薄膜が形成される。
【００４１】
以上説明したように、本実施の形態に係るパターン化薄膜形成方法は、フレームめっき法によって１層目の部分層６を形成する工程と、フレームめっき法によって１層目の部分層６の上に２層目の部分層１０を形成する工程とを備えている。
【００４２】
各部分層６，１０を形成する工程は、それぞれ、下層の上に液状レジストを塗布して塗布膜（３Ａ，７Ａ）を形成する工程と、塗布膜（３Ａ，７Ａ）に対して所定の温度および所定の時間の熱処理を施すことによってレジスト層（３Ｂ，７Ｂ）を形成する熱処理工程と、フォトリソグラフィによってレジスト層（３Ｂ，７Ｂ）をパターニングして、溝部（５ａ，９ａ）を有するフレーム（５，９）を形成する工程と、フレーム（５，９）を用いてめっきを行って部分層（６，１０）を形成するめっき工程とを含んでいる。
【００４３】
１層目の部分層６を形成する工程中のめっき工程は、部分層６が、フレーム５の溝部５ａ内に収納され且つ側壁６１ａを有する第１の部分６１と、溝部５ａよりはみ出し且つ第１の部分６１に連結された第２の部分６２とを含み、第２の部分６２は第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有するように、部分層６を形成する。また、本実施の形態では、隣り合う張り出し部６２ａ同士が接触しないように部分層６を形成する。
【００４４】
本実施の形態に係るパターン化薄膜は、１層目の部分層６と、この部分層６の上に積層された２層目の部分層１０とを備えている。１層目の部分層６は、側壁６１ａを有する第１の部分６１と、第１の部分６１における２層目の部分層１０に近い端部に連結された第２の部分６２とを含んでいる。第２の部分６２は、第１の部分６１の側壁６１ａよりも外側に張り出した張り出し部６２ａを有している。張り出し部６２ａの下面と側壁６１ａとは、９０°あるいは９０°に近い角度をなしている。
【００４５】
ところで、液状レジストを用いて各レジスト層３Ｂ，７Ｂを形成する場合において、１層目の部分層６を、第１の部分６１のみからなる形状にすると、以下のような問題が生じる。すなわち、レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａあるいはその塗布膜７Ａよりも下に存在するフレーム５が発泡して、レジスト層７Ｂを綺麗に形成することが困難になる。レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａまたはフレーム５が発泡する原因の一つは、次のように考えられる。すなわち、部分層６の形成後に、フレーム５の溝部５ａにおける壁部と部分層６の側壁との間に隙間が生じ、この隙間に空気等のガスが入り込む。そして、このガスが、レジスト層７Ｂの形成の際の熱処理時に、隙間から抜けて、上述の発泡が生じると考えられる。
【００４６】
本実施の形態では、前述のように、１層目の部分層６は、第１の部分６１と第２の部分６２とを含み、第２の部分６２は張り出し部６２ａを有している。張り出し部６２ａは、フレーム５の溝部５ａにおける壁部と部分層６の第１の部分６１の側壁６１ａとの間の隙間に空気等のガスが入り込むことを防ぐ。従って、本実施の形態によれば、レジスト層７Ｂの形成の際の熱処理時に、塗布膜７Ａまたはフレーム５が発泡することを防止することができる。その結果、本実施の形態によれば、２層目のレジスト層７Ｂを綺麗に形成することができる。
【００４７】
また、本実施の形態では、液状レジストを用いて形成したレジスト層３Ｂ，７Ｂを形成している。そのため、本実施の形態によれば、ドライフィルムフォトレジストを用いてレジスト層３Ｂ，７Ｂを形成する場合に比べて、解像度の高いレジスト層３Ｂ，７Ｂを形成することができる。その結果、本実施の形態によれば、微細なパターン化薄膜を形成することが可能になる。
【００４８】
以上のことから、本実施の形態によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になる。
【００４９】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、基板１として、直径３インチ（７６．２ｍｍ）、厚さ０．４ｍｍのシリコン基板を用いた。本実施例のパターン化薄膜形成方法では、まず、スパッタ装置を用いて、基板１の上に、以下の条件でＣｕをスパッタリングして、Ｃｕよりなる厚さ１００ｎｍの電極膜２を形成した。スパッタ装置としては、日電アネルバ社製の直流スパッタ装置ＳＰＦ−７４０Ｈ（製品名）を用いた。スパッタ装置におけるターゲットはＣｕとした。スパッタ装置の出力は１０００Ｗとした。スパッタ装置におけるスパッタ室内には、Ａｒガスを５０ｓｃｃｍの流量で供給した。スパッタ室内におけるＡｒガスの圧力は、２．０ｍＴｏｒｒ（約０．２６６Ｐａ）とした。
【００５０】
次に、電極膜２の上に、スピンコート法により液状レジストを塗布して、塗布膜３Ａを形成した。レジストとしては、クラリアント社製ＡＺＰ４６２０（製品名）を使用した。塗布膜３Ａの厚みは５０μｍとした。
【００５１】
次に、塗布膜３Ａに対して、ホットプレート２０を用いて熱処理を施して、レジスト層３Ｂを形成した。熱処理の温度は１１０℃とし、熱処理の時間は３００秒（５分）とした。
【００５２】
次に、露光装置を用いて、以下の条件で、マスク４を介してレジスト層３Ｂの露光を行い、レジスト層３Ｂに、マスク４のパターンに対応した潜像を形成した。露光装置としては、キャノン社製ＰＬＡ−５０１ＦＡ（製品名）を用いた。マスク４のパターンは、透光部が１０ターンの渦巻き状をなし、遮光部と透光部の幅がいずれも３５μｍで、透光部のピッチが７０μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、３０００ｍＪ／ｃｍ２とした。また、露光法としてはプロキシミティー露光法を用いた。
【００５３】
次に、現像液として規定度０．３ＮのＫＯＨの水溶液を用いて、パドル法によって、レジスト層３Ｂに対して、２５０秒間の現像を１０回行った。その後、レジスト層３Ｂを水洗し、乾燥させて、１層目のフレーム５を完成させた。
【００５４】
次に、フレーム５を用いて電気めっきを行って、Ｃｕよりなる１層目の部分層６を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。部分層６の厚さは６０μｍとし、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出すようにした。
【００５５】
次に、フレーム５および部分層６の上に、スピンコート法により液状レジストを塗布して、塗布膜７Ａを形成した。レジストとしては、クラリアント社製ＡＺＰ４６２０（製品名）を使用した。塗布膜７Ａの厚みは５０μｍとした。
【００５６】
次に、塗布膜７Ａに対して、ホットプレート２０を用いて熱処理を施して、レジスト層７Ｂを形成した。熱処理の温度は１１０℃とし、熱処理の時間は３００秒（５分）とした。
【００５７】
次に、露光装置を用いて、以下の条件で、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成した。露光装置としては、キャノン社製ＰＬＡ−５０１ＦＡ（製品名）を用いた。マスク８のパターンは、透光部が１０ターンの渦巻き状をなし、遮光部と透光部の幅がいずれも３５μｍで、透光部のピッチが７０μｍとなるパターンとした。露光量（Ｄｏｓｅ）は、３０００ｍＪ／ｃｍ２とした。また、露光法としてはプロキシミティー露光法を用いた。
【００５８】
次に、現像液として規定度０．３ＮのＫＯＨの水溶液を用いて、パドル法によって、レジスト層７Ｂに対して、２５０秒間の現像を１０回行った。その後、レジスト層７Ｂを水洗し、乾燥させて、２層目のフレーム９を完成させた。
【００５９】
次に、フレーム９を用いて電気めっきを行って、フレーム９の溝部９ａ内に、Ｃｕよりなる２層目の部分層１０を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。部分層１０の厚さは５０μｍとした。
【００６０】
次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、フレーム５，９を溶解させて除去した。
【００６１】
次に、イオンミリング装置を用いて、下記の条件で、電極膜２を選択的にエッチングして、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去した。イオンミリング装置としては、コモンウェルス社製８Ｃ（製品名）を用いた。イオンミリング装置における出力は、５００Ｗ、５００ｍＡとした。エッチング室内のガスの圧力は３ｍＴｏｒｒ（約０．３９９Ｐａ）とした。イオン照射角度は０°（イオン照射方向が基板に垂直）とした。
【００６２】
このようにして、部分層６，１０からなり、ピッチが７０μｍ、厚さが１１０μｍで、１０ターンの薄膜コイルが得られた。
【００６３】
なお、上記実施例との比較のために、部分層６の厚さを５０μｍ以下とし、他の条件は上記実施例と同様にして、塗布膜７Ａに対して熱処理を施す工程までを行う実験を行った。この実験では、塗布膜７Ａに対する熱処理時に塗布膜７Ａが発泡して、パターニング可能なレジスト層７Ｂを形成することはできなかった。
【００６４】
［第２の実施の形態］
次に、図１５ないし図２３を参照して、本発明の第２の実施の形態に係るパターン化薄膜およびその形成方法について説明する。
【００６５】
本実施の形態に係るパターン化薄膜形成方法では、図６に示したように、１層目のフレーム５を形成する工程までは、第１の実施の形態と同様である。本実施の形態では、次に、必要に応じてめっき前処理を行った後、図１５に示したように、フレーム５を用い、電極膜２に電流を流して電気めっきを行って、１層目の部分層６を形成する。部分層６は、金属等の導電材料によって形成される。部分層６の材料としては、例えば銅（Ｃｕ）が用いられる。
【００６６】
本実施の形態では、隣り合う張り出し部６２ａ同士が接触するように部分層６を形成する。部分層６のその他の特徴は第１の実施の形態と同様である。
【００６７】
次に、図１６に示したように、フレーム５および部分層６の上に塗布膜７Ａを形成する。塗布膜７Ａの材料や形成方法は第１の実施の形態と同様である。
【００６８】
次に、図１７に示したように、塗布膜７Ａ中の溶剤の蒸発と、塗布膜７Ａとその下層との密着性向上のために、塗布膜７Ａに対して、所定の温度および所定の時間の熱処理、すなわちプリベークを施す。これにより、２層目のレジスト層７Ｂが形成される。図１７は、ホットプレート２０を用いて上記熱処理を行う例を示している。しかし、熱処理は、赤外線ヒータを用いる方法等の他の方法で行ってもよい。
【００６９】
次に、図１８に示したように、マスク８を介してレジスト層７Ｂの露光を行い、レジスト層７Ｂに、マスク８のパターンに対応した潜像を形成する。次に、必要に応じて、レジスト層７Ｂに対して熱処理、すなわち現像前ベークを施す。なお、マスク８のパターンは、第１の実施の形態と同様である。
【００７０】
次に、図１９に示したように、レジスト層７Ｂを現像液によって現像し、水洗し、乾燥させて、残ったレジスト層７Ｂによって、２層目の部分層を形成するための２層目のフレーム９を形成する。フレーム９は溝部９ａを有している。なお、図１９には、レジスト層７Ｂの形成に用いられる液状レジストがポジ型で、そのため、レジスト層７Ｂのうち、露光された部分が現像後に除去される例を示している。
【００７１】
このようにして、フォトリソグラフィによってレジスト層７Ｂがパターニングされて、フレーム９が形成される。
【００７２】
次に、必要に応じてめっき前処理を行った後、図２０に示したように、フレーム９を用い、電極膜２に電流を流して電気めっきを行って、フレーム９の溝部９ａ内に２層目の部分層１０を形成する。２層目の部分層１０は、１層目の部分層６の第２の部分６２の上に積層される。部分層１０は、金属等の導電材料によって形成される。部分層１０の材料としては、例えば銅（Ｃｕ）が用いられる。
【００７３】
部分層１０を形成する工程では、部分層１０の厚さがフレーム９の厚さ以下となるように部分層１０を形成してもよいし、部分層６と同様に、部分層１０の厚さがフレーム９の厚さよりも大きくなり、部分層１０の一部が溝部９ａよりはみ出してフレーム９の上面の上に張り出すように部分層１０を形成してもよい。
【００７４】
次に、例えば、図２０に示した積層体を有機溶剤に浸漬し、揺動することによって、図２１に示したように、２層目のフレーム９の全体と、１層目のフレーム５の一部を溶解させて除去する。この時点では、１層目のフレーム５のうち、張り出し部６２ａによって上面が完全に覆われている部分は残っている。以下、この部分を残部５Ａと言う。
【００７５】
次に、図２２に示したように、部分層１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、隣り合う張り出し部６２ａ同士が分離されるよう、張り出し部６２ａの少なくとも一部を除去する。
【００７６】
次に、例えば、図２２に示した積層体を有機溶剤に浸漬し、揺動することによって、図２３に示したように、残部５Ａを溶解させて除去する。
【００７７】
最後に、図２４に示したように、部分層６，１０をマスクとして、ウェットエッチングによって、あるいはイオンミリング、反応性イオンエッチング等のドライエッチングによって、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分を除去する。このようにして、それぞれフレームめっき法によって形成され、積層された２層の部分層６，１０を有するパターン化薄膜が形成される。
【００７８】
次に、本実施の形態に係るパターン化薄膜形成方法の実施例について説明する。本実施例では、１層目のフレーム５を形成する工程までは、第１の実施の形態における実施例と同様である。
【００７９】
本実施例では、次に、フレーム５を用いて電気めっきを行って、Ｃｕよりなる１層目の部分層６を形成した。めっき浴としては、Ｃｕのめっきに用いられる一般的な硫酸銅浴を用いた。本実施例では、部分層６の厚さは７０μｍとし、部分層６の一部が溝部５ａよりはみ出してフレーム５の上面の上に張り出すと共に、隣り合う張り出し部６２ａ同士が接触するようにした。
【００８０】
この後、塗布膜７Ａの形成工程から、部分層１０の形成工程までは、第１の実施の形態における実施例と同様である。
【００８１】
本実施例では、次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、２層目のフレーム９の全体と、１層目のフレーム５の一部を溶解させて除去した。
【００８２】
次に、イオンミリング装置を用いて、下記の条件で、隣り合う張り出し部６２ａ同士が分離されるよう、張り出し部６２ａの一部をエッチングして除去した。イオンミリング装置としては、コモンウェルス社製８Ｃ（製品名）を用いた。イオンミリング装置における出力は、５００Ｗ、５００ｍＡとした。エッチング室内のガスの圧力は３ｍＴｏｒｒ（約０．３９９Ｐａ）とした。イオン照射角度は０°（イオン照射方向が基板に垂直）とした。
【００８３】
次に、部分層６，１０を含む積層体を、アセトン中に浸漬し、揺動することによって、残部５Ａを溶解させて除去した。
【００８４】
次に、第１の実施の形態における実施例と同じ条件で、電極膜２のうち、１層目の部分層６の下に存在する部分以外の部分をエッチングして除去した。
【００８５】
このようにして、部分層６，１０からなり、ピッチが７０μｍ、厚さが１２０μｍで、１０ターンの薄膜コイルが得られた。
【００８６】
本実施の形態におけるその他の構成、作用および効果は、第１の実施の形態と同様である。
【００８７】
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明は、それぞれフレームめっき法によって形成され、積層された３層以上の部分層を有するパターン化薄膜を形成する場合にも適用することができる。
【００８８】
積層された３層以上の部分層を有するパターン化薄膜を形成する場合も含めて、本発明を一般化して表現すると、以下のようになる。すなわち、本発明のパターン化薄膜形成方法は、積層されたＭ層（Ｍは２以上の整数）の部分層を有するパターン化薄膜を形成する方法であって、それぞれフレームめっき法によって１層目の部分層からＭ層目の部分層までを順に形成する各工程を備えている。この各工程は、それぞれ、下層の上に液状レジストを塗布して塗布膜を形成する工程と、塗布膜に対して熱処理を施すことによってレジスト層を形成する熱処理工程と、レジスト層をパターニングして、溝部を有するフレームを形成する工程と、フレームを用いてめっきを行って部分層を形成するめっき工程とを含んでいる。Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層を形成する工程中のめっき工程は、部分層が、溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、部分層を形成する。
【００８９】
Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触しないように部分層を形成してもよい。あるいは、Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触するように部分層を形成し、Ｎ層目の部分層を形成する工程は、更に、めっき工程の後で、隣り合う張り出し部同士が分離されるよう、張り出し部の少なくとも一部をエッチングによって除去する工程を含んでいてもよい。
【００９０】
本発明のパターン化薄膜は、１層目の部分層からＭ層目（Ｍは２以上の整数）の部分層まで順に積層されたＭ層の部分層を備えたものであって、Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するものである。
【００９１】
また、本発明は、第１の実施の形態で示した薄膜インダクタに限らず、薄膜磁気ヘッド、半導体デバイス、薄膜を用いたセンサ、薄膜を用いたアクチュエータ等の他のマイクロデバイスにおけるパターン化薄膜を形成する場合にも適用することができる。また、パターン化薄膜は、コイルに限らず、配線等であってもよい。
【００９２】
【発明の効果】
以上説明したように請求項１ないし３のいずれかに記載のパターン化薄膜形成方法では、Ｎ層目の部分層が、フレームの溝部内に収納され且つ側壁を有する第１の部分と、溝部よりはみ出し且つ第１の部分に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有するように、Ｎ層目の部分層が形成される。これにより、本発明では、Ｎ＋１層目の部分層を形成する工程中の熱処理工程において、塗布膜あるいはその塗布膜よりも下に存在するフレームが発泡することを防止することが可能になる。従って、本発明によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になるという効果を奏する。
【００９３】
また、請求項４記載のパターン化薄膜では、Ｎ層目の部分層は、側壁を有する第１の部分と、第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、第２の部分は第１の部分の側壁よりも外側に張り出した張り出し部を有する。これにより、本発明では、フレームめっき法によってＮ＋１層目の部分層を形成するために用いられるレジスト層を綺麗に形成することが可能になる。従って、本発明によれば、フレームめっき法を用いて、幅が小さく且つ膜厚が大きいパターン化薄膜を形成することが可能になるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るパターン化薄膜形成方法が適用されるマイクロデバイスの一例としての薄膜インダクタを示す斜視図である。
【図２】本発明の第１の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図３】図２に示した工程に続く工程を説明するための断面図である。
【図４】図３に示した工程に続く工程を説明するための断面図である。
【図５】図４に示した工程に続く工程を説明するための断面図である。
【図６】図５に示した工程に続く工程を説明するための断面図である。
【図７】図６に示した工程に続く工程を説明するための断面図である。
【図８】図７に示した工程に続く工程を説明するための断面図である。
【図９】図８に示した工程に続く工程を説明するための断面図である。
【図１０】図９に示した工程に続く工程を説明するための断面図である。
【図１１】図１０に示した工程に続く工程を説明するための断面図である。
【図１２】図１１に示した工程に続く工程を説明するための断面図である。
【図１３】図１２に示した工程に続く工程を説明するための断面図である。
【図１４】図１３に示した工程に続く工程を説明するための断面図である。
【図１５】本発明の第２の実施の形態に係るパターン化薄膜形成方法における一工程を説明するための断面図である。
【図１６】図１５に示した工程に続く工程を説明するための断面図である。
【図１７】図１６に示した工程に続く工程を説明するための断面図である。
【図１８】図１７に示した工程に続く工程を説明するための断面図である。
【図１９】図１８に示した工程に続く工程を説明するための断面図である。
【図２０】図１９に示した工程に続く工程を説明するための断面図である。
【図２１】図２０に示した工程に続く工程を説明するための断面図である。
【図２２】図２１に示した工程に続く工程を説明するための断面図である。
【図２３】図２２に示した工程に続く工程を説明するための断面図である。
【図２４】図２３に示した工程に続く工程を説明するための断面図である。
【符号の説明】
１…基板、２…電極膜、３Ａ…塗布膜、３Ｂ…レジスト層、４…マスク、５…フレーム、５ａ…溝部、６…部分層、７Ａ…塗布膜、７Ｂ…レジスト層、８…マスク、９…フレーム、１０…部分層、６１…第１の部分、６１ａ…側壁、６２…第２の部分、６２ａ…張り出し部、１０１…基板、１０２…薄膜コイル、１０３…リード。
Claims (4)
- 積層されたＭ層（Ｍは２以上の整数）の部分層を有するパターン化薄膜を形成する方法であって、
それぞれフレームめっき法によって１層目の部分層からＭ層目の部分層までを順に形成する各工程を備え、この各工程は、それぞれ、
下層の上に液状レジストを塗布して塗布膜を形成する工程と、
前記塗布膜に対して熱処理を施すことによってレジスト層を形成する熱処理工程と、
前記レジスト層をパターニングして、溝部を有するフレームを形成する工程と、
前記フレームを用いてめっきを行って部分層を形成するめっき工程とを含み、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層を形成する工程中のめっき工程は、部分層が、前記溝部内に収納され且つ側壁を有する第１の部分と、前記溝部よりはみ出し且つ前記第１の部分に連結された第２の部分とを含み、前記第２の部分は前記第１の部分の側壁よりも外側に張り出した張り出し部を有するように、部分層を形成することを特徴とするパターン化薄膜形成方法。 - Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触しないように部分層を形成することを特徴とする請求項１記載のパターン化薄膜形成方法。
- Ｎ層目の部分層を形成する工程中のめっき工程は、隣り合う張り出し部同士が接触するように部分層を形成し、
Ｎ層目の部分層を形成する工程は、更に、前記めっき工程の後で、隣り合う張り出し部同士が分離されるよう、張り出し部の少なくとも一部をエッチングによって除去する工程を含むことを特徴とする請求項１記載のパターン化薄膜形成方法。 - １層目の部分層からＭ層目（Ｍは２以上の整数）の部分層まで順に積層されたＭ層の部分層を備えたパターン化薄膜であって、
各部分層は、それぞれ、レジスト層よりなり溝部を有するフレームを用いて、フレームめっき法によって形成されたものであり、
Ｎ層目（Ｎは１以上、Ｍ−１以下の整数）の部分層は、
側壁を有する第１の部分と、
前記第１の部分におけるＮ＋１層目の部分層に近い端部に連結された第２の部分とを含み、
前記第２の部分は前記第１の部分の側壁よりも外側に張り出した張り出し部を有し、
前記第１の部分は、前記フレームの前記溝部内に収容されることによって形成されたものであり、
前記第２の部分は、前記溝部よりはみ出すことによって形成されたものであることを特徴とするパターン化薄膜。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214971A JP3874268B2 (ja) | 2002-07-24 | 2002-07-24 | パターン化薄膜およびその形成方法 |
| US10/614,882 US6872579B2 (en) | 2002-07-24 | 2003-07-09 | Thin-film coil and method of forming same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214971A JP3874268B2 (ja) | 2002-07-24 | 2002-07-24 | パターン化薄膜およびその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004056043A JP2004056043A (ja) | 2004-02-19 |
| JP3874268B2 true JP3874268B2 (ja) | 2007-01-31 |
Family
ID=30767905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214971A Expired - Fee Related JP3874268B2 (ja) | 2002-07-24 | 2002-07-24 | パターン化薄膜およびその形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6872579B2 (ja) |
| JP (1) | JP3874268B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100689665B1 (ko) * | 2003-11-06 | 2007-03-08 | 삼성전자주식회사 | 시스템 온 칩용 인덕터의 제조 방법 |
| KR101483876B1 (ko) * | 2013-08-14 | 2015-01-16 | 삼성전기주식회사 | 인덕터 소자 및 이의 제조방법 |
| CN108565273B (zh) * | 2018-05-03 | 2020-10-27 | 五邑大学 | 一种螺旋状超长金属线/带的制备方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3853715A (en) | 1973-12-20 | 1974-12-10 | Ibm | Elimination of undercut in an anodically active metal during chemical etching |
| JPH02123511A (ja) * | 1988-11-02 | 1990-05-11 | Nec Corp | 薄膜磁気ヘッド |
| JPH08330736A (ja) | 1995-06-01 | 1996-12-13 | Toray Ind Inc | 多層基板およびその製造方法 |
| US5824599A (en) * | 1996-01-16 | 1998-10-20 | Cornell Research Foundation, Inc. | Protected encapsulation of catalytic layer for electroless copper interconnect |
| US6136458A (en) * | 1997-09-13 | 2000-10-24 | Kabushiki Kaisha Toshiba | Ferrite magnetic film structure having magnetic anisotropy |
| US6081021A (en) * | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
| US5976967A (en) * | 1998-02-13 | 1999-11-02 | Texas Instruments - Acer Incorporated | Dual damascene process for multi-level metallization and interconnection structure |
| JP3503874B2 (ja) * | 1998-09-29 | 2004-03-08 | Ｔｄｋ株式会社 | 薄膜磁気ヘッドの製造方法 |
| US6255217B1 (en) * | 1999-01-04 | 2001-07-03 | International Business Machines Corporation | Plasma treatment to enhance inorganic dielectric adhesion to copper |
| US6287961B1 (en) * | 1999-01-04 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Dual damascene patterned conductor layer formation method without etch stop layer |
| US6245670B1 (en) * | 1999-02-19 | 2001-06-12 | Advanced Micro Devices, Inc. | Method for filling a dual damascene opening having high aspect ratio to minimize electromigration failure |
| US6284642B1 (en) * | 1999-08-11 | 2001-09-04 | Taiwan Semiconductor Manufacturing Company | Integrated method of damascene and borderless via process |
| US6261950B1 (en) * | 1999-10-18 | 2001-07-17 | Infineon Technologies Ag | Self-aligned metal caps for interlevel metal connections |
| US6252290B1 (en) * | 1999-10-25 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form, and structure of, a dual damascene interconnect device |
| JP3440225B2 (ja) * | 1999-12-09 | 2003-08-25 | Ｔｄｋ株式会社 | フレームめっき方法および薄膜磁気ヘッドの磁極の形成方法 |
| US6143641A (en) * | 2000-01-26 | 2000-11-07 | National Semiconductor Corporation | Structure and method for controlling copper diffusion and for utilizing low K materials for copper interconnects in integrated circuit structures |
| JP2001319312A (ja) * | 2000-05-10 | 2001-11-16 | Tdk Corp | 薄膜コイルおよびその製造方法ならびに薄膜磁気ヘッドおよびその製造方法 |
| JP2001344709A (ja) * | 2000-06-06 | 2001-12-14 | Tdk Corp | 薄膜パターンの形成方法および薄膜磁気ヘッドの製造方法 |
| US6372661B1 (en) * | 2000-07-14 | 2002-04-16 | Taiwan Semiconductor Manufacturing Company | Method to improve the crack resistance of CVD low-k dielectric constant material |
| US6333557B1 (en) * | 2000-09-12 | 2001-12-25 | International Business Machines Corporation | Semiconductor chip structures with embedded thermal conductors |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| JP2003282323A (ja) * | 2002-03-20 | 2003-10-03 | Tdk Corp | マイクロデバイス |
| JP2003317210A (ja) * | 2002-04-25 | 2003-11-07 | Tdk Corp | パターン形成方法、マイクロデバイスの製造方法、薄膜磁気ヘッドの製造方法、磁気ヘッドスライダの製造方法、磁気ヘッド装置の製造方法、磁気記録再生装置の製造方法 |
-
2002
- 2002-07-24 JP JP2002214971A patent/JP3874268B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-09 US US10/614,882 patent/US6872579B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040018726A1 (en) | 2004-01-29 |
| US6872579B2 (en) | 2005-03-29 |
| JP2004056043A (ja) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4256816A (en) | Mask structure for depositing patterned thin films | |
| US20110049680A1 (en) | Dual exposure track only pitch split process | |
| CA1219835A (en) | Metal/semiconductor deposition | |
| JP3957178B2 (ja) | パターン化薄膜形成方法 | |
| JP3818188B2 (ja) | マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法 | |
| JP3874268B2 (ja) | パターン化薄膜およびその形成方法 | |
| JPH06267843A (ja) | パターン形成方法 | |
| JP3563809B2 (ja) | パターン形成方法 | |
| JP2004063740A (ja) | パターン化薄膜形成方法 | |
| JPH1154460A (ja) | 電導性構造を製造する方法 | |
| JP2002076575A (ja) | 半導体装置用基板の製造方法 | |
| JP2003077922A (ja) | 薄膜パターンの作製方法、及び、それを用いたマイクロデバイスの製造方法 | |
| JP3589201B2 (ja) | 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法 | |
| JPH02156244A (ja) | パターン形成方法 | |
| JPH06151351A (ja) | 電極形成方法 | |
| JP2000181077A (ja) | リフトオフ法による配線パターン形成方法 | |
| JPS5857908B2 (ja) | 薄膜構造体の形成方法 | |
| JPS5864616A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS589944B2 (ja) | フオトマスク | |
| JPS61216110A (ja) | 金属パタ−ン形成方法 | |
| JP2946102B2 (ja) | パターン形成方法 | |
| JP2006100289A (ja) | 段差付き凹部の形成方法 | |
| JPH03268427A (ja) | 有機樹脂膜のパターン形成方法及び多層配線基板の製造方法 | |
| JPS63292630A (ja) | 半導体素子の製造方法 | |
| JP2693171B2 (ja) | 薄膜磁気ヘッドの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |