JP2000181077A - リフトオフ法による配線パターン形成方法 - Google Patents

リフトオフ法による配線パターン形成方法

Info

Publication number
JP2000181077A
JP2000181077A JP36097598A JP36097598A JP2000181077A JP 2000181077 A JP2000181077 A JP 2000181077A JP 36097598 A JP36097598 A JP 36097598A JP 36097598 A JP36097598 A JP 36097598A JP 2000181077 A JP2000181077 A JP 2000181077A
Authority
JP
Japan
Prior art keywords
resist
pattern
resist pattern
heat treatment
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36097598A
Other languages
English (en)
Inventor
Yuji Toyoda
祐二 豊田
Yoshihiro Koshido
義弘 越戸
Tadayuki Okawa
忠行 大川
Katsura Fujibayashi
桂 藤林
Ryoichiro Takahashi
亮一郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP36097598A priority Critical patent/JP2000181077A/ja
Publication of JP2000181077A publication Critical patent/JP2000181077A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】通常のリフトオフ法による配線パターン形成方
法に比べて工程が複雑にならず、ポジ型やネガ型いずれ
のレジストにも適用できる、断面がマッシュルーム形状
のレジストパターンを用いた配線パターン形成方法を提
供する。 【解決手段】基板31上にレジスト32を塗布した後、
レジスト32に所望のパターンを露光する。次に、レジ
ストパターン34を現像し、続いて、レジストの断面が
マッシュルーム形状となるようにレジストが変形する温
度で熱処理を行うことによって、断面がマッシュルーム
形状のレジストパターン35が得られる。このレジスト
パターン35をマスクとして用いることによって、微細
な配線パターンを形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リフトオフ法によ
る配線パターン形成方法に関するもので、特に、レジス
トの断面がマッシュルーム形状を有するレジストパター
ンを用いたリフトオフ法による配線パターン形成方法に
関するものである。
【0002】
【従来の技術】近年、半導体集積回路や高周波デバイス
等の電子部品に対する、高性能化、高集積化への期待が
一層高まっている。これらのデバイスの形成には、微細
な加工が可能なリフトオフ法がしばしば用いられる。た
とえば、リフトオフ法によって電極パターンを形成する
場合の一般的な工程を、ポジ型レジストを用いる場合を
例にとって図1を用いて説明する。まず、図1(a)に
示すように、基板1上にレジスト2を塗布する。次い
で、熱処理(プリベーク)を行い、レジストから溶媒を
除去する。次に、図1(b)に示すように、フォトマス
ク3を用いてレジスト2に所望のパターンを露光した
後、図1(c)に示すように、レジストパターン4を現
像する。次いで、再び熱処理(ポストベーク)を行い、
レジスト中の水分を蒸発させる等して、基板1とレジス
トパターン4との密着強度を上昇させる。つづいて、図
1(d)に示すように、基板1上に電極膜5を形成した
後、レジストパターン4をその上に載っている電極膜5
と同時に除去し、図1(e)に示すような所望の電極パ
ターン5が得られる。
【0003】このようなリフトオフプロセスにおいて用
いられるレジストパターンは、断面が逆テーパー形状で
あることが望まれる。すなわち、図2(a)に示すよう
に、レジストパターン7の断面が垂直もしくは順テーパ
ー形状である場合、レジストパターン7の側面にも電極
膜8が付着するため(図2(b))、レジストパターン
の除去が困難となるためである。また、レジストパター
ンを除去した場合、電極膜8に不要なバリができる(図
2c)等の問題も生じる。以上のような観点から、レジ
ストパターンの断面は逆テーパー形状であることが望ま
れる。
【0004】
【発明が解決しようとする課題】このような断面が逆テ
ーパー形状のレジストパターンを形成する方法として、
一般に次のような方法が用いられている。
【0005】たとえば、ネガ型の化学増幅型レジストを
用いる方法がある。図3(a)に示すように、基板14
上に形成されたこのようなネガ型の化学増幅型レジスト
11にフォトマスク12を用いて露光を行った場合、基
板表面に近づくにつれてレジストの露光量は低下し、こ
れにしたがってレジストの不溶化速度も低下する。よっ
て、レジストを現像することにより、図3(b)に示す
ような逆台形形状の断面を有するレジストパターン13
を得ることができる。
【0006】しかし、このようなネガ型の化学増幅型レ
ジストは、通常酸発生剤を含んでおり、露光によって酸
が発生する。このようにして発生した酸は熱による拡散
でレジストを解像するため、現像後の熱処理工程におけ
る雰囲気や時間などの管理が難しいという問題がある。
【0007】ネガ型レジストを用いた場合の、このよう
な問題を避けるため、ポジ型レジストを用いて逆テーパ
ー形状のレジストパターンを形成する方法が試みれらて
いる。このようなポジ型レジストを用いる方法の一つと
して、イメージリバース法がある。イメージリバース法
を図4にしたがって説明する。まず、図4(a)に示す
ように、基板16上にポジ型レジスト17を塗布する。
次に、フォトマスク18を用いてレジスト17に一度目
の露光を行い、図4(b)に示すような、逆台形形状の
露光部19を形成する。このとき、露光部19は使用す
る現像液に可溶なレジストとなっている。次いで、基板
を熱処理し、露光部19を使用する現像液に不溶なレジ
ストとする。つづいて、図4(c)に示すように、レジ
スト17の全体を露光する(二度目の露光とする)。こ
のとき、前露光部19は使用する現像液に不溶なレジス
トのままであるが、一度目の露光における未露光部(二
度目の露光における露光部)20は、使用する現像液に
可溶なレジストとなっている。その後、所定の現像液を
用いてレジストパターンを現像し、図4(d)に示すよ
うな一度目の露光部19からなる逆台形形状のレジスト
パターンを得る。しかし、このようなイメージリバース
法は、露光を二度も行わなければならず、工程が複雑に
なるという問題がある。また、イメージリバース法に用
いることができるレジストは種類が限られている。
【0008】また、ポジ型レジストを用いた別の方法と
して、クロロベンゼン法がある。この方法は、レジスト
の露光後に、レジスト表面にクロロベンゼン処理を施
し、現像液に対する難溶化処理をレジスト表面に行った
後、現像を行うものである。クロロベンゼン処理によっ
て、レジスト未露光部の上層部と基板表面付近における
不溶化の程度は著しく異なることとなるため、現像を行
うことによって、T字状断面を有するレジストパターン
を得ることができる。しかし、このクロロベンゼン法
は、レジストの露光後に、レジスト表面にクロロベンゼ
ン処理を施すという工程が必要となり、工程が複雑でコ
ストが高くなるという問題がある。
【0009】さらに、ポジ型レジストを用いたまた別の
方法として、Si含有レジストを上層レジストとして用
いる二層レジスト法がある。この方法では、まず、基板
上に一層目のレジスト(下層レジスト)を塗布し、次い
で、上層レジストとしてSi含有レジストを塗布する。
つづいて、フォトリソグラフィー技術を用いてSi含有
レジストをパターニングした後、このSi含有レジスト
をマスクとして下層レジストをドライエッチングする方
法である。下層レジストは上層レジストに比べてエッチ
ング速度が速いため、エッチングを行うことによって、
T字状断面を有するレジストパターンを得ることができ
る。しかし、この二層レジスト法は、レジストを二層形
成しなければならず工程が複雑となり、また、下層レジ
ストをパターニングするためのドライエッチング装置が
必要であるためコストが高くなるという問題がある。
【0010】以上のように、ネガ型の化学増幅型レジス
トを用いる方法は、管理が難しく、また、対象がネガ型
レジストに限定されるという問題がある。イメージリバ
ース法は、工程が複雑で、また、レジスト種が限定され
るという問題がある。クロロベンゼン法、二層レジスト
法は、工程が複雑でコストが高くなるという問題があ
る。
【0011】そこで、この発明の目的は、通常のリフト
オフ法による配線パターン形成方法に比べて工程が複雑
にならず、ポジ型やネガ型いずれのレジストにも適用で
きる、断面がマッシュルーム形状のレジストパターンを
用いた配線パターン形成方法を提供することにある。こ
こで、断面がマッシュルーム形状とは、レジスト上部が
膨らんだ形状を指すこととし、例えば断面が円形や楕円
形の一部であるような場合も含むとする。
【0012】
【課題を解決するための手段】この発明は、上述の技術
的課題を解決するため、次のような構成を備えることを
特徴とする。すなわち、本発明は、基板上にレジストを
塗布する工程と、レジストに所望のパターンを露光する
工程と、レジストパターンを現像する工程と、レジスト
パターンの断面形状がマッシュルーム形状となるように
レジストが変形する温度で熱処理を行う工程と、レジス
トパターンをマスクとして配線パターンを形成する工程
とを有することを特徴とする。ここで、配線パターンと
は、線路パターンだけでなく素子のパターンも含むとす
る。
【0013】このように、レジストパターン現像直後は
断面が垂直もしくは順テーパー状であるレジストに、熱
処理を施すことによって、レジスト上層部を熱ダレによ
って変形させ、断面がマッシュルーム形状のレジストを
得ることができる。したがって、このレジストパターン
をマスクとして配線パターンを形成する場合、断面が逆
テーパー形状のレジストを用いた場合と同様に、レジス
トの除去が容易で配線パターンに不要なバリも形成され
ない。また、この熱処理は通常のレジストパターン形成
プロセスにおけるポストベーク工程において、その温度
を通常よりも高めに設定することにより行うため、通常
のリフトオフプロセスに比べて工程が複雑になることは
ない。
【0014】また、前記熱処理工程において、熱処理の
温度は100℃以上200℃以下とするのが望ましい。
熱処理温度が100℃よりも低い場合は、長時間熱処理
を行ってもレジストの変形が起こらないためである。一
方、熱処理温度が200℃よりも高い場合は、レジスト
の変形が急峻であるため、意図する形状のレジストを得
ることが難しく、また、レジストが硬化し基板から剥離
できなくなるためである。
【0015】
【発明の実施の形態】(実施例1) 本発明の一実施形
態を用いて、Alマイクロストリップラインを形成する
場合を図5を用いて説明する。まず、図5(a)に示す
ように、ガラス基板31上にネガ型の化学増幅型レジス
ト32をスピンナーにより回転塗布する。ネガ型レジス
トには、たとえば、ZPN−1100を用い、膜厚が
3.5μmとなるようにする。つづいて、ホットプレー
トを用いて基板31に熱処理(プリベーク)を行う。熱
処理は、たとえば、90℃で90秒間行うとする。
【0016】次に、図5(b)に示すように、縮小投影
露光装置を用い、フォトマスク33を介して、レジスト
を露光し、線幅20μmのパターンを形成する。露光に
は、たとえばi線(365nm)を用い、露光量は50
mJ/cm2とする。つづいて、ホットプレートを用い
て基板31に熱処理(PEB(Post Exposu
re Bake))を行う。この熱処理は、たとえば、
110℃で60秒間行うとする。
【0017】次いで、アルカリ性の現像液を用いて、レ
ジストパターンの現像を行う。具体的には、現像はパド
ル現像を行い、たとえば、10秒間現像を行った後、純
水で30秒間リンスを行い、次いで、20秒間現像を行
い純水で30秒間リンスを行うという工程を3回繰り返
し、最後に純水で5分間リンスを行う。なお、現像はア
ルカリ性の現像液に基板を浸漬して行ってもよい。現像
の結果、図5(c)に示すようなレジストパターン34
が得られる。
【0018】このようにして、レジストパターン34の
現像が終了した基板31に、ホットプレートを用いて熱
処理(ポストベーク)を行う。熱処理は、通常のポスト
ベーク温度よりも高温で、たとえば、140℃で5分
間、大気中で行うとする。なお、この熱処理は大気中に
限られず、窒素雰囲気中や酸素雰囲気中等いずれの雰囲
気中で行ってもよい。
【0019】このように、レジストパターン34現像後
に、通常の熱処理(ポストベーク)よりも高温で熱処理
を行うことによって、レジスト上層部を熱ダレによって
変形させ、図5(d)に示すような断面がマッシュルー
ム形状のレジストパターン35を得ることができる。こ
の場合、使用するレジストに適した熱処理条件を選ぶこ
とによって、意図する断面形状のレジストパターンを得
ることができ、レジストパターンの断面形状の制御も可
能となる。
【0020】こうして形成されたレジストパターン35
をマスクとして、図5(e)に示すように、基板31上
に電極膜36を形成する。具体的には、DCスパッタリ
ング法を用いて基板上にAlを1μmの膜厚に形成し、
Alからなる電極膜36を形成する。最後に、アセトン
を用いてレジスト35を除去し、図5(f)に示すよう
な、所望のAlマイクロストリップラインを得ることが
できる。
【0021】このように、本発明では、レジストパター
ン形成プロセスにおけるポストベーク工程において、熱
処理温度を高めに設定することによって、断面がマッシ
ュルーム形状のレジストパターンを容易に得ることがで
きる。このようなレジストパターンをマスクとして電極
を形成すると、レジストの除去が容易となり、形成され
た電極膜に不要なバリが生じない。
【0022】(実施例2) 本発明の別の一実施形態を
用いて、MIMキャパシタを形成する場合を図6を用い
て説明する。
【0023】まず、図6(a)に示すように、アルミナ
基板41上に電極膜を形成する。具体的には、たとえば
アルミナ基板41上全面に、まず接着層としてTiを1
00nmの膜厚に蒸着し、次いで、Ptを300nmの
膜厚に蒸着し、Ti/Ptの積層構造を有する下部電極
42を形成する。このときの成膜温度は、200℃とす
る。
【0024】続いて、図6(b)に示すように、下部電
極42上にTa25からなる誘電体薄膜43を形成す
る。誘電体薄膜43は、メタルマスクを用いたスパッタ
リング法により、300nmの膜厚に形成する。このと
きの成膜温度は200℃とする。
【0025】次に、図6(c)に示すように、アルミナ
基板41上にポジ型レジスト44をスピンナーにより回
転塗布する。ポジ型レジスト44には、たとえば、AZ
9260を用い、膜厚が6μmとなるようにする。つづ
いて、ホットプレートを用いて基板41に熱処理(プリ
ベーク)を行う。この熱処理は、たとえば、110℃で
300秒間行うとする。次に、図6(d)に示すよう
に、縮小投影露光装置を用い、フォトマスク45を介し
て、レジストに一辺が100μmの正方形パターンを露
光する。露光には、たとえば、i線(365nm)を用
い、露光量は350mJ/cm2とする。次いで、アル
カリ性の現像液を用いて、レジストパターンの現像を行
う。具体的には、基板41をアルカリ性の現像液に10
分間浸漬して現像を行った後、純水で5分間リンスを行
う。なお、現像はパドル現像でもよい。現像の結果、図
6(e)に示すようなレジストパターン46が得られ
る。
【0026】このようにして、レジストパターン46の
現像が終了した基板41をヒーター付きの真空槽に入
れ、真空中で熱処理(ポストベーク)を行う。熱処理
は、たとえば、130℃で5分間行うとする。なお、熱
処理は真空中に限られず、常圧下、加圧下、減圧下、い
ずれの雰囲気中で行ってもよい。このように、実施例1
と同様に、レジストパターン現像後に通常のポストベー
ク温度よりも高温で熱処理を行うことによって、レジス
ト上層部を熱ダレによって変形させ、図6(f)に示す
ような断面がマッシュルーム形状のレジストパターン4
7を得ることができる。
【0027】こうして形成されたレジストパターン47
をマスクとして、図6(g)に示すように、誘電体薄膜
43上に電極膜を形成する。具体的には、真空蒸着法を
用いて誘電体薄膜43上に、まず接着層としてTiを1
00nmの膜厚に蒸着し、次いで、Ptを300nmの
膜厚に蒸着し、Ti/Ptの積層構造を有する上部電極
48を形成する。このときの成膜温度は室温とする。最
後に、アセトンを用いてレジスト47を除去し、図6
(h)に示すような、所望のMIMキャパシタを得るこ
とができる。
【0028】このように、本発明では、レジストパター
ン形成プロセスにおけるポストベーク工程において、熱
処理温度を高めに設定することによって、マッシュルー
ム状の断面形状を有するレジストパターンを容易に得る
ことができる。このようにして形成されたレジストパタ
ーンをマスクとして電極を形成すると、レジストの除去
が容易となり、形成された電極膜に不要なバリが生じな
い。
【0029】以上の実施例においては、レジストをマス
クとして用いて電極膜を形成する場合を示したが、本発
明は電極膜に限られず誘電体膜等を形成する場合にも適
用できる。また、以上の実施例においては、電極膜を一
層だけ形成する場合を示したが、電極膜は二層以上であ
ってもよい。
【0030】
【発明の効果】本発明では、レジストパターン形成プロ
セスにおける熱処理工程において、熱処理温度を高めに
設定することによって、断面がマッシュルーム形状のレ
ジストパターンを容易に得ることができる。このような
断面がマッシュルーム形状のレジストパターンは、レジ
ストの除去が容易で、また、このようなレジストをマス
クとして基板上に配線パターンを形成すると、形成され
た配線パターンには不要なバリが生じない。
【0031】このように、本発明では、断面がマッシュ
ルーム形状のレジストパターンを、通常のレジストパタ
ーン形成プロセスにおける熱処理工程において、熱処理
温度を高めに設定することによって容易に得ることがで
き、工程が非常に簡単となる。また、本発明は、ネガ
型、ポジ型いずれのレジストにも適用でき、レジストの
種類の制約を受けることがない。
【0032】このようにして形成されたレジストパター
ンは、マッシュルーム状の断面形状を有する。すなわ
ち、レジストパターンの開口部は基板表面付近よりも基
板表面から離れた部分の方が狭くなる。したがって、こ
のレジストパターンをマスクとして形成した配線パター
ンは、熱処理によって変形させない通常のレジストを用
いた場合よりも細い線幅となり、配線パターンの微細化
を図ることも可能になる。
【図面の簡単な説明】
【図1】図1(a)〜(e)は、従来のリフトオフ法を
用いて電極を形成する工程を示す断面図である。
【図2】図2(a)〜(c)は、順テーパー形状のレジ
ストを用いた電極形成を示す断面図である。
【図3】図3(a)、(b)は、ネガ型化学増幅型レジ
ストを用いたレジスト形成を示す断面図である。
【図4】図4(a)〜(d)は、イメージリバース法を
用いたレジスト形成を示す断面図である。
【図5】図5(a)〜(f)は、本発明の一実施形態を
用いて配線パターンを形成する工程を示す断面図であ
る。
【図6】図6(a)〜(h)は、本発明の一実施形態を
用いて配線パターンを形成する工程を示す断面図であ
る。
【符号の説明】
31 基板 32 レジスト 33 フォトマスク 35 レジストパターン 36 電極膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤林 桂 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 (72)発明者 高橋 亮一郎 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Fターム(参考) 2H096 AA26 BA01 BA09 CA14 DA01 EA02 GA09 HA01 5F046 AA02 AA05 AA26 BA04 CA02 JA04 KA01 LA12

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】基板上にレジストを塗布する工程と、 レジストに所望のパターンを露光する工程と、 レジストパターンを現像する工程と、 レジストパターンの断面形状がマッシュルーム形状とな
    るようにレジストが変形する温度で熱処理を行う工程
    と、 レジストパターンをマスクとして配線パターンを形成す
    る工程と、を有することを特徴とするリフトオフ法によ
    る配線パターン形成方法。
  2. 【請求項2】前記熱処理工程において、熱処理の温度が
    100℃以上200℃以下であることを特徴とする、請
    求項1に記載のリフトオフ法による配線パターン形成方
    法。
JP36097598A 1998-12-18 1998-12-18 リフトオフ法による配線パターン形成方法 Pending JP2000181077A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36097598A JP2000181077A (ja) 1998-12-18 1998-12-18 リフトオフ法による配線パターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36097598A JP2000181077A (ja) 1998-12-18 1998-12-18 リフトオフ法による配線パターン形成方法

Publications (1)

Publication Number Publication Date
JP2000181077A true JP2000181077A (ja) 2000-06-30

Family

ID=18471675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36097598A Pending JP2000181077A (ja) 1998-12-18 1998-12-18 リフトオフ法による配線パターン形成方法

Country Status (1)

Country Link
JP (1) JP2000181077A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194641A (ja) * 2006-01-20 2007-08-02 Palo Alto Research Center Inc 電子デバイス製造プロセス
CN100587944C (zh) * 2007-12-26 2010-02-03 友达光电股份有限公司 像素结构的制作方法
US7897442B2 (en) 2007-12-10 2011-03-01 Au Optronics Corporation Method for fabricating pixel structure
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
WO2018220796A1 (ja) * 2017-06-01 2018-12-06 三菱電機株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194641A (ja) * 2006-01-20 2007-08-02 Palo Alto Research Center Inc 電子デバイス製造プロセス
US7897442B2 (en) 2007-12-10 2011-03-01 Au Optronics Corporation Method for fabricating pixel structure
CN100587944C (zh) * 2007-12-26 2010-02-03 友达光电股份有限公司 像素结构的制作方法
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
WO2018220796A1 (ja) * 2017-06-01 2018-12-06 三菱電機株式会社 半導体装置の製造方法
JP6491758B1 (ja) * 2017-06-01 2019-03-27 三菱電機株式会社 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0145272B1 (en) Metal/semiconductor deposition
JP2000181077A (ja) リフトオフ法による配線パターン形成方法
US6340635B1 (en) Resist pattern, process for the formation of the same, and process for the formation of wiring pattern
JP4556757B2 (ja) 半導体装置の製造方法
JP2003282405A (ja) マスクパターンの形成方法、該マスクパターンを用いたパターニング方法及び薄膜磁気ヘッドの製造方法
JP3330214B2 (ja) 多層レジストパターンの形成方法,及び半導体装置の製造方法
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
JPS6343320A (ja) 半導体装置の製造方法
JP3874268B2 (ja) パターン化薄膜およびその形成方法
JP3421268B2 (ja) パターン形成法
JPS63254729A (ja) レジストパタ−ンの形成方法
EP0332680A1 (en) Process of forming a t-gate metal structure on a substrate
JPH03236216A (ja) 半導体装置の製造方法
JP3131016B2 (ja) ネガ型レジストパターンの形成方法
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
JP2003017474A (ja) 薄膜パターニング方法、薄膜デバイスの製造方法及び薄膜磁気ヘッドの製造方法
JP3023882B2 (ja) 多層レジスト形成方法
JP2002064054A (ja) レジストパターン、配線形成方法、及び電子部品
JP3046114B2 (ja) 半導体集積回路装置の製造方法
JP2594572B2 (ja) リフトオフ平坦化法
CN116931390A (zh) 一种剥离方法
JP2713061B2 (ja) レジストパターンの形成方法
JPH05341533A (ja) 三層レジスト法
JP2000171982A (ja) パターン形成方法
CN118545677A (zh) 一种厚金属图形化的制备方法