WO2018220796A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2018220796A1
WO2018220796A1 PCT/JP2017/020480 JP2017020480W WO2018220796A1 WO 2018220796 A1 WO2018220796 A1 WO 2018220796A1 JP 2017020480 W JP2017020480 W JP 2017020480W WO 2018220796 A1 WO2018220796 A1 WO 2018220796A1
Authority
WO
WIPO (PCT)
Prior art keywords
resist
opening
metal layer
shrink agent
semiconductor device
Prior art date
Application number
PCT/JP2017/020480
Other languages
English (en)
French (fr)
Inventor
貴寛 上野
玉田　尚久
寛士 北川
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2017/020480 priority Critical patent/WO2018220796A1/ja
Priority to US16/485,156 priority patent/US11018004B2/en
Priority to JP2017548239A priority patent/JP6491758B1/ja
Priority to CN201780091245.1A priority patent/CN110678960B/zh
Priority to DE112017007592.0T priority patent/DE112017007592T5/de
Publication of WO2018220796A1 publication Critical patent/WO2018220796A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/039—Macromolecular compounds which are photodegradable, e.g. positive electron resists
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2002—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image
    • G03F7/2004—Exposure; Apparatus therefor with visible light or UV light, through an original having an opaque pattern on a transparent support, e.g. film printing, projection printing; by reflection of visible or UV light from an original such as a printed image characterised by the use of a particular light source, e.g. fluorescent lamps or deep UV light
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • G03F7/322—Aqueous alkaline compositions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device.
  • Patent Document 1 discloses a method for forming a resist pattern having an opening smaller than the resolution limit of a photoresist.
  • the photoresist in which the opening is formed is swelled and the side wall portion of the opening is inversely tapered.
  • reducing the gate capacitance is effective for improving the performance of transistors. For this reason, reduction of the gate head dimension may be required.
  • an opening corresponding to the dimension of the gate electrode is formed in the photoresist. At this time, reduction of the electrode pattern may be limited due to the resolution limit of the photoresist.
  • Electron beam exposure may be used as a method for forming a resist pattern below the resolution limit of a photoresist.
  • resist patterns are directly drawn one by one. For this reason, throughput is low compared with optical exposure, and productivity may be reduced.
  • Patent Document 1 there is a possibility that the resist scum at the opening portion grows due to the swelling treatment. For this reason, the resist residue at the bottom of the pattern may not be removed in a later process.
  • the photoresist and the swelled film chemically react with each other at the end face of the opening, and the photoresist grows. At this time, there is a possibility that the opening is blocked by the repetition of the swelling treatment.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a semiconductor device manufacturing method capable of reducing the size of an electrode pattern.
  • the method of manufacturing a semiconductor device includes a step of applying a resist on an upper surface of a substrate, a step of forming an opening in the resist, and applying a shrink agent that thermally shrinks on the resist.
  • a shrink agent application step for embedding a portion for embedding a portion, a shrink step for narrowing the width of the opening by heating and shrinking the shrink agent, a removal step for removing the shrink agent after the shrink step, and the removal step
  • a metal layer forming step of forming a metal layer on the resist and in the opening, and a step of removing a portion of the metal layer above the resist and the resist and
  • the side surface of the resist forming the opening forms a curved surface protruding toward the center of the opening at the center in the thickness direction of the resist.
  • the width of the opening of the resist is narrowed by stress due to thermal shrinkage of the shrink agent. Therefore, the dimension of the electrode pattern can be reduced.
  • FIG. 8 is a cross-sectional view showing the method for manufacturing the semiconductor device according to the first embodiment.
  • FIG. 3 is a cross-sectional view showing a state in which an opening is formed in a resist in Embodiment 1.
  • FIG. It is a figure explaining the shrink agent application process of Embodiment 1.
  • FIG. 3 is a diagram for explaining a contraction process of the first embodiment. It is a figure explaining the removal process of Embodiment 1.
  • FIG. FIG. 5 is a diagram for explaining a metal layer forming step of the first embodiment.
  • FIG. 3 is a cross-sectional view showing a state where a resist is removed in the first embodiment. It is sectional drawing which shows the manufacturing method of the semiconductor device which concerns on a 1st comparative example.
  • FIG. 8 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a variation of Embodiment 1.
  • FIG. 10 is a cross-sectional view showing the method for manufacturing the semiconductor device according to the second embodiment.
  • 9 is a cross-sectional view showing a state where an opening is provided in a resist in Embodiment 2.
  • FIG. 10 is a diagram for explaining a metal layer forming step of the second embodiment.
  • FIG. 10 is a cross-sectional view showing a state where a resist is removed in the second embodiment.
  • FIG. 1 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the first embodiment.
  • a resist 12 is applied to the upper surface 11 of the substrate 10.
  • the resist 12 is a photoresist.
  • the resist 12 is a positive resist.
  • the substrate 10 and the resist 12 are pre-baked at 90 ° C. to 120 ° C. Thereby, the solvent contained in the resist 12 is volatilized.
  • the resist 12 is desirably a high resolution resist.
  • AR80 trade name
  • the film thickness of the resist 12 is about 0.8 ⁇ m.
  • the thickness of the resist is set to at least twice the thickness of the metal layer formed on the substrate 10.
  • FIG. 2 is a cross-sectional view showing a state where the opening 13 is formed in the resist 12 in the first embodiment.
  • the resist 12 is exposed using a mask.
  • an exposure apparatus such as an i-line stepper using light having a wavelength of 365 nm is used.
  • post-exposure baking is performed at 110 ° C.
  • the resist 12 is developed with an alkaline developer.
  • the alkaline developer NMD-3 (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd., which is TMAH (Tetramethyl Ammonium Hydroxide) having a concentration of 2.38%, can be used.
  • TMAH Tetramethyl Ammonium Hydroxide
  • an opening 13 is formed in the resist 12.
  • the width of the opening 13 is 0.40 ⁇ m. The width of the opening 13 is not limited to this.
  • FIG. 3 is a diagram for explaining the shrink agent application step of the first embodiment.
  • a shrink agent 14 that is thermally contracted is applied on the resist 12 to embed the opening 13.
  • the shrink agent 14 is mainly composed of a water-soluble polymer.
  • the shrink agent 14 does not react with the resist 12.
  • the shrink agent 14 shrinks by heat treatment.
  • a pattern shrink agent such as FSC-5000EX (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd. can be used.
  • FIG. 4 is a diagram for explaining the contraction process of the first embodiment.
  • the shrink agent 14 is heated and thermally shrunk.
  • the shrink agent 14 is baked at 110 ° C. to 130 ° C.
  • the shrinking agent 14 is thermally contracted by baking.
  • stress acts on the resist 12 in the direction indicated by the arrow 16. That is, the resist 12 is pulled toward the center of the opening 13. For this reason, the resist 12 follows the thermal contraction of the shrink agent 14 and the width of the opening 13 is narrowed.
  • the resist 12 is hardly deformed at the upper surface of the resist 12 and the contact portion of the resist 12 with the substrate 10. For this reason, the side surface 15 of the resist 12 forming the opening 13 is easily deformed greatly in the central portion in the thickness direction of the resist 12. Therefore, in the shrinking step, the side surface 15 of the resist 12 forming the opening 13 forms a curved surface that protrudes toward the center of the opening 13 at the center in the thickness direction of the resist 12.
  • FIG. 5 is a diagram for explaining the removal process of the first embodiment.
  • the shrink agent 14 is removed after the shrinking step.
  • the shrink agent 14 is removed by washing with water. From the above, a resist pattern having the narrowed opening 13 is obtained.
  • the width of the central portion of the resist 12 in the thickness direction of the opening 13 is narrower than the width of the bottom surface and the top surface of the resist 12.
  • the width of the opening 13 is the narrowest at a height that is half the thickness of the resist 12.
  • the side surface 15 has an arc shape in a sectional view.
  • the width of the opening 13 depends on the baking temperature. In the present embodiment, the width of the opening 13 is reduced by about 0.10 to 0.20 ⁇ m to 0.20 ⁇ m to 0.30 ⁇ m.
  • the width of the opening 13 indicates a value in a portion where the width of the opening 13 is the narrowest.
  • FIG. 6 is a diagram for explaining the metal layer forming step of the first embodiment.
  • a metal layer 18 is formed on the resist 12 and the opening 13 after the removing step.
  • the metal layer 18 is formed on the upper surface 11 of the substrate 10.
  • the metal layer 18 is formed by vapor deposition or sputtering.
  • the thickness of the metal layer 18 is not more than half of the thickness of the resist 12. In the present embodiment, the thickness of the metal layer 18 is 0.4 ⁇ m or less.
  • the metal layer 18 is formed by depositing the material of the metal layer 18 from a direction perpendicular to the upper surface 11 of the substrate 10. At this time, the material of the metal layer 18 is blocked by the side surface 15 protruding toward the center of the opening 13. For this reason, the material of the metal layer 18 is not deposited on the end of the portion exposed by the opening 13 of the substrate 10. Therefore, the metal layer 18 is not formed at the end of the portion exposed by the opening 13 of the substrate 10. That is, the width of the bottom surface of the metal layer 18 formed in the opening 13 is narrower than the width of the opening 13 on the substrate 10.
  • the metal layer 18 is not formed on the side surface 15. Therefore, the metal layer 18 is divided into a portion provided on the upper surface of the resist 12 and a portion formed in the opening 13.
  • the formation method of the metal layer 18 is not limited to this.
  • FIG. 7 is a cross-sectional view showing a state where the resist 12 is removed in the first embodiment.
  • a part of the metal layer 18 is removed using the resist 12 as a mask.
  • the portion of the metal layer 18 on the resist 12 and the resist 12 are removed.
  • the metal layer 18 is formed on the substrate 10.
  • the metal layer 18 is, for example, a gate electrode.
  • the resolution limit of a photoresist is 0.4 ⁇ m.
  • the width of the opening 13 of the resist 12 can be narrowed below the resolution limit of the photoresist by the thermal contraction of the shrink agent 14. Therefore, the dimension of the metal layer 18 which is an electrode pattern can be reduced. Further, it is not necessary to use electron beam exposure to narrow the width of the opening 13. For this reason, throughput is improved and productivity can be improved.
  • the cross-sectional shape of the side surface forming the opening of the resist may be formed in, for example, a reverse taper shape or a bowl shape.
  • the side surface 15 forms a curved surface that protrudes toward the center of the opening 13 at the center in the thickness direction of the resist 12.
  • FIG. 8 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a first comparative example.
  • an opening 113 is provided in the resist 112 to expose the substrate 110.
  • a swelling agent 120 is provided so as to embed the opening 113 on the resist 112.
  • FIG. 9 is a cross-sectional view showing a state in which the swelling agent 120 is provided on the resist 112 in the first comparative example.
  • a region 122 having a strong hydrophilic property extends.
  • FIG. 10 is a cross-sectional view showing a state in which the mixing region 123 is formed in the resist 112 in the first comparative example. Further, baking is performed to crosslink the mixing region 123. Next, the swelling agent 120 is removed.
  • FIG. 11 is a cross-sectional view showing a state where the swelling agent 120 is removed in the first comparative example.
  • the resist residue when a photoresist is patterned, a resist residue is generated at the bottom of the opening.
  • the resist residue may grow by a chemical reaction due to the swelling treatment. In this case, it may be difficult to remove the resist residue.
  • the shrink agent 14 does not react with the resist 12. For this reason, the resist residue remaining in the opening 13 does not grow, and the resist residue can be easily removed.
  • the removal of the resist residue is performed by a pretreatment in the metal layer forming process.
  • FIG. 12 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a variation of the first embodiment.
  • the metal layer 218 may cover a part of the side surface 15 that forms the opening 13 of the resist 12. Also in this case, the protruding side surface 15 divides the metal layer 218 into a portion formed on the upper surface of the resist 12 and a portion formed in the opening 13.
  • FIG. 13 is a cross-sectional view showing a method for manufacturing a semiconductor device according to a second comparative example.
  • the width of the opening 313 formed in the resist 312 is constant.
  • the metal layer 319 may be formed also on the side surface 315 where the opening 313 is formed. A break is likely to occur between the metal layer 318 on the top surface of the resist 312 and the metal layer 319 on the side surface 315. At this time, the metal layer 319 may fall into the opening 313 during lift-off.
  • FIG. 13 shows the case where the width of the opening 313 is constant, the same sag occurs even when the opening is reversely tapered in a sectional view like the opening 113 shown in the first comparative example. Drops may occur. The falling of the metal layer 319 may lead to a process failure.
  • the metal layer 218 is formed on the side surface 15, the side surface 15 protruding toward the center of the opening 13. Therefore, the metal layer 218 is hardly broken.
  • the side surface 15 forms a curved surface at the boundary between the upper surface of the resist 12 and the side surface 15. For this reason, the metal layer 218 is more unlikely to break at the boundary between the upper surface of the resist 12 and the side surface 15. Therefore, the metal layer 218 can be prevented from falling off during lift-off.
  • a positive resist is used as the resist 12.
  • the resist 12 is not limited to this, and a resist such as a negative resist, an image reversal resist, and an EB (Electron Beam) resist may be used. Also in this case, the same resist shape as in the first embodiment can be obtained.
  • the metal layer 18 is a gate electrode.
  • the metal layer 18 is not limited to this, and any metal layer 18 may be used as long as it can be obtained by a metal layer formation process by lift-off.
  • the thickness of the metal layer 18 is not limited to this.
  • the present embodiment can be applied to the formation of a metal layer having a thickness of 0.4 ⁇ m or more.
  • FIG. FIG. 14 is a cross-sectional view illustrating the method of manufacturing the semiconductor device according to the second embodiment.
  • the pattern shrink is performed only once.
  • pattern shrink may be performed repeatedly.
  • a resist 12 is formed on the upper surface 11 of the substrate 10 as in the first embodiment.
  • an opening 13 is provided in the resist 12 to expose the substrate 10.
  • FIG. 15 is a cross-sectional view showing a state where the opening 13 is provided in the resist 12 in the second embodiment.
  • FIG. 16 is a diagram for explaining the shrink agent application step of the second embodiment.
  • the shrink agent 14 is applied on the resist 12 so as to embed the opening 13.
  • a shrinking process is performed.
  • the shrink agent 14 is baked at 110 ° C. to 130 ° C. and thermally shrunk. Thereby, it is pulled by the shrink agent 14 and the width of the opening 13 is narrowed.
  • FIG. 17 is a diagram for explaining the removal process of the second embodiment.
  • the shrink agent 14 is removed by washing with water. From the above, a resist pattern having the narrowed opening 13 is obtained.
  • FIG. 18 is a diagram illustrating a state in which a shrink agent application process is performed after the removal process.
  • a shrink agent 414 that thermally shrinks is applied on the resist 12 so as to fill the opening 13.
  • the shrink agent 414 may be the same type as the shrink agent 14.
  • a shrinking process is performed.
  • the shrink agent 414 is baked at 110 ° C. to 130 ° C. and thermally shrunk. Thereby, it is pulled by the shrink agent 414 and the width of the opening 13 is further narrowed.
  • FIG. 19 is a cross-sectional view showing a state in which the width of the opening 13 is further narrowed. As described above, a resist pattern in which the width of the opening 13 is further reduced as compared with the first embodiment is obtained.
  • FIG. 20 is a diagram for explaining the metal layer forming step of the second embodiment.
  • a metal layer 418 is formed on the upper surface 11 of the substrate 10 and the resist 12 in the opening 13.
  • the metal layer 418 is formed by vapor deposition or sputtering.
  • FIG. 21 is a cross-sectional view showing a state where the resist 12 is removed in the second embodiment. As a result, the portion of the metal layer 418 above the resist 12 and the resist 12 are removed. As described above, the metal layer 418 is formed on the substrate 10.
  • the shrink agent application process, the shrinking process, and the removing process are repeatedly performed before the metal layer forming process. Thereby, an electrode pattern having a narrower width than that of the first embodiment can be obtained.
  • the pattern shrink may be repeated more than twice.
  • the shrink agent application process, the contraction process, and the removal process are repeated until the opening 13 reaches the target width. According to the present embodiment, it is possible to obtain the opening 13 having a width of about 0.10 ⁇ m at the minimum.
  • the resist 112 and the swelling agent 120 are chemically reacted to narrow the width of the opening 113. For this reason, when the swelling process is repeated, the opening 113 may be blocked in a submicron region of 0.1 ⁇ m. For this reason, the minimum finished dimension of the opening 113 may be about 0.2 ⁇ m.
  • the shrink agents 14 and 414 do not react with the resist 12. For this reason, even if pattern shrink is repeatedly performed, the opening 13 is not closed. Therefore, pattern shrink can be repeatedly performed. Thereby, the opening part 13 can be further narrowed. As a result, the opening 13 having a width of 0.1 ⁇ m can be formed with high accuracy.
  • a method for obtaining the metal layer 18 having a thickness of x ⁇ m and a width of y ⁇ m will be described.
  • a resist 12 having a thickness of 2 ⁇ ⁇ m or more is applied on the substrate 10.
  • an opening 13 having a width of y ⁇ m or more is formed in the resist 12.
  • the shrink agent application process, the contraction process, and the removal process are repeatedly performed until the width of the opening 13 becomes y ⁇ m.
  • a metal layer 18 having a thickness of x ⁇ m is formed in the metal layer forming step.
  • the resist 12 is removed by lift-off. From the above, the target electrode thickness x ⁇ m and electrode width y ⁇ m are obtained.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

欠陥等の発生等を抑制しながら電極パターンの寸法を縮小するために、基板（１１）の上面（１０）にレジストを塗布する工程と、レジストに開口部（１３）を形成する工程と、レジスト（１２）の上に熱収縮するシュリンク剤を塗布し、開口部（１３）を埋め込むシュリンク剤塗布工程と、シュリンク剤を加熱し熱収縮させることで、開口部（１３）の幅を狭める収縮工程と、収縮工程の後にシュリンク剤を除去する除去工程と、除去工程の後に、レジスト（１２）の上と開口部（１３）にメタル層（１８）を形成するメタル層形成工程と、メタル層（１８）のうちレジスト（１２）の上の部分と、レジスト（１２）と、を除去する工程と、を備える半導体装置の製造方法において、収縮工程では、開口部（１３）を形成するレジスト（１２）の側面が、レジスト（１２）の厚さ方向の中央部において開口部（１３）の中心部に向かって突出した曲面を形成するようにした。

Description

半導体装置の製造方法
　この発明は、半導体装置の製造方法に関する。
　特許文献１には、フォトレジストの解像限界よりも小さい開口部を有するレジストパターンの形成方法が開示されている。この方法では、開口部が形成されたフォトレジストを膨潤化させ、開口部の側壁部分を逆テーパ状にしている。
日本特許第３９０８２１３号公報
　一般に、トランジスタの高性能化にはゲート容量の低減が有効である。このため、ゲート頭寸法の縮小化が求められることがある。ここで、リフトオフによるゲート電極プロセスでは、フォトレジストにゲート電極の寸法に応じた開口部を形成する。このとき、フォトレジストの解像限界によって、電極パターンの縮小化が制限されることがある。
　フォトレジストの解像限界以下のレジストパターンの形成方法として、電子ビーム露光が用いられることがある。しかし、電子ビーム露光では、一般に、レジストパターンが一つ一つ直接描画される。このため、光学露光と比べてスループットが低く、生産性が低下する可能性がある。
　また、特許文献１のレジストパターンの形成方法では、膨潤化処理により開口部のレジストスカムが成長する可能性がある。このため、後の工程でパターン底部のレジスト残渣が除去できない可能性がある。また、特許文献１では開口部の端面においてフォトレジストと膨潤化膜とが化学反応し、フォトレジストが成長する。このとき、膨潤化処理の繰り返しにより、開口部が閉塞する可能性がある。
　本発明は上述の問題を解決するためになされたものであり、その目的は、電極パターンの寸法を縮小できる半導体装置の製造方法を得ることである。
　本願の発明に係る半導体装置の製造方法は、基板の上面にレジストを塗布する工程と、該レジストに開口部を形成する工程と、該レジストの上に熱収縮するシュリンク剤を塗布し、該開口部を埋め込むシュリンク剤塗布工程と、該シュリンク剤を加熱し熱収縮させることで、該開口部の幅を狭める収縮工程と、該収縮工程の後に該シュリンク剤を除去する除去工程と、該除去工程の後に、該レジストの上と該開口部にメタル層を形成するメタル層形成工程と、該メタル層のうち該レジストの上の部分と、該レジストと、を除去する工程と、を備え、該収縮工程では、該開口部を形成する該レジストの側面が、該レジストの厚さ方向の中央部において該開口部の中心部に向かって突出した曲面を形成する。
　本願の発明に係る半導体装置の製造方法では、シュリンク剤の熱収縮による応力でレジストの開口部の幅が狭められる。従って、電極パターンの寸法を縮小できる。
実施の形態１に係る半導体装置の製造方法を示す断面図である。 実施の形態１においてレジストに開口部を形成した状態を示す断面図である。 実施の形態１のシュリンク剤塗布工程を説明する図である。 実施の形態１の収縮工程を説明する図である。 実施の形態１の除去工程を説明する図である。 実施の形態１のメタル層形成工程を説明する図である。 実施の形態１においてレジストを除去した状態を示す断面図である。 第１の比較例に係る半導体装置の製造方法を示す断面図である。 第１の比較例においてレジストの上に膨潤化剤を設けた状態を示す断面図である。 第１の比較例においてレジストにミキシング領域を形成した状態を示す断面図である。 第１の比較例において膨潤化剤を除去した状態を示す断面図である。 実施の形態１の変形例に係る半導体装置の製造方法を示す断面図である。 第２の比較例に係る半導体装置の製造方法を示す断面図である。 実施の形態２に係る半導体装置の製造方法を示す断面図である。 実施の形態２においてレジストに開口部を設けた状態を示す断面図である。 実施の形態２のシュリンク剤塗布工程を説明する図である。 実施の形態２の除去工程を説明する図である。 除去工程の後にシュリンク剤塗布工程を実施した状態を示す図である。 開口部の幅がさらに狭められた状態を示す断面図である。 実施の形態２のメタル層形成工程を説明する図である。 実施の形態２においてレジストを除去した状態を示す断面図である。
　本発明の実施の形態に係る半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
　図１は、実施の形態１に係る半導体装置の製造方法を示す断面図である。まず、基板１０の上面１１にレジスト１２を塗布する。レジスト１２はフォトレジストである。また、レジスト１２はポジレジストである。次に、基板１０およびレジスト１２を９０℃～１２０℃でプリベークする。これにより、レジスト１２に含まれる溶媒を揮発させる。微細パターンを形成するために、レジスト１２は高解像度レジストであることが望ましい。レジスト１２として例えば、東京応化工業製ＡＲ８０（商品名）を用いることができる。また、レジスト１２の膜厚は０．８μｍ程度である。レジストの厚さは基板１０に形成するメタル層の厚さの２倍以上に設定する。
　次に、レジスト１２に開口部を形成し、基板１０を露出させる工程を実施する。図２は、実施の形態１においてレジスト１２に開口部１３を形成した状態を示す断面図である。まず、マスクを用いてレジスト１２を露光する。露光は、波長が３６５ｎｍの光を利用したｉ線ステッパ等の露光装置を用いる。次に、１１０℃でポストエクスポージャーベークを行う。次に、レジスト１２をアルカリ現像液で現像する。アルカリ現像液として、濃度が２．３８％のＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌ　Ａｍｍｏｎｉｕｍ　Ｈｙｄｒｏｘｉｄｅ）である東京応化工業製ＮＭＤ－３（商品名）等が使用できる。この結果、レジスト１２に開口部１３が形成される。本実施の形態では、開口部１３の幅は０．４０μｍである。開口部１３の幅は、これに限らない。
　次に、シュリンク剤塗布工程を実施する。図３は、実施の形態１のシュリンク剤塗布工程を説明する図である。シュリンク剤塗布工程では、レジスト１２の上に熱収縮するシュリンク剤１４を塗布し、開口部１３を埋め込む。シュリンク剤１４は、水溶性ポリマーが主成分である。シュリンク剤１４は、レジスト１２と反応しない。また、シュリンク剤１４は、熱処理により収縮する。シュリンク剤１４として、例えば、東京応化工業製ＦＳＣ－５０００ＥＸ（商品名）等のパターンシュリンク剤が使用できる。
　次に、収縮工程を実施する。図４は、実施の形態１の収縮工程を説明する図である。収縮工程では、シュリンク剤１４を加熱し熱収縮させる。本実施の形態では、シュリンク剤１４は、１１０℃～１３０℃でベーキングされる。ベーキングにより、シュリンク剤１４は熱収縮する。これに伴い、レジスト１２には矢印１６に示す方向に応力が働く。つまり、レジスト１２は、開口部１３の中心部に向かって引っ張られる。このため、レジスト１２はシュリンク剤１４の熱収縮に追従し、開口部１３の幅が狭まる。
　ここで、レジスト１２の上面およびレジスト１２の基板１０との接触部分において、レジスト１２は変形し難い。このため、開口部１３を形成するレジスト１２の側面１５は、レジスト１２の厚さ方向の中央部において、大きく変形し易い。従って、収縮工程では、開口部１３を形成するレジスト１２の側面１５が、レジスト１２の厚さ方向の中央部において開口部１３の中心部に向かって突出した曲面を形成する。
　次に、除去工程を実施する。図５は、実施の形態１の除去工程を説明する図である。除去工程では、収縮工程の後にシュリンク剤１４を除去する。ここでは、シュリンク剤１４を水洗処理し除去する。以上から、幅の狭められた開口部１３を有するレジストパターンが得られる。
　図５に示されるように、開口部１３は、レジスト１２の厚さ方向の中央部の幅が、レジスト１２の底面および上面における幅と比較して狭い。本実施の形態では、開口部１３の幅は、レジスト１２の厚さの半分の高さにおいて最も狭くなる。側面１５は、断面視において円弧状である。開口部１３の幅は、ベーキング温度に依存する。本実施の形態では、開口部１３の幅は、０．１０～０．２０μｍ程度縮小し、０．２０μｍ～０．３０μｍとなる。ここで、開口部１３の幅は、開口部１３の幅が最も狭い部分における値を示す。
　次に、メタル層形成工程を実施する。図６は、実施の形態１のメタル層形成工程を説明する図である。メタル層形成工程では、除去工程の後に、レジスト１２の上と開口部１３にメタル層１８を形成する。開口部１３において、メタル層１８は基板１０の上面１１に形成される。メタル層１８は、蒸着またはスパッタにより成膜される。メタル層１８の厚さは、レジスト１２の厚さの半分以下とする。本実施の形態では、メタル層１８の厚さは０．４μｍ以下である。
　メタル層形成工程では、メタル層１８の材料を基板１０の上面１１に垂直な方向から堆積させることで、メタル層１８が形成される。このとき、メタル層１８の材料は、開口部１３の中心部に向かって突出した側面１５によって遮られる。このため、メタル層１８の材料は、基板１０の開口部１３により露出した部分の端部には堆積しない。従って、メタル層１８は、基板１０の開口部１３により露出した部分の端部には形成されない。つまり、開口部１３に形成されたメタル層１８の底面の幅は、開口部１３の基板１０上の幅よりも狭い。
　また、メタル層１８は側面１５に形成されない。従って、メタル層１８は、レジスト１２の上面に設けられる部分と、開口部１３内に形成された部分とが分断されている。メタル層１８の形成方法はこれに限定されない。
　次に、リフトオフによりレジスト１２を除去する。図７は、実施の形態１においてレジスト１２を除去した状態を示す断面図である。ここでは、レジスト１２をマスクとして、メタル層１８の一部を除去する。これにより、メタル層１８のうちレジスト１２の上の部分と、レジスト１２とが除去される。以上から、基板１０上にメタル層１８が形成される。メタル層１８は例えばゲート電極である。
　一般に、フォトレジストの解像限界は０．４μｍである。本実施の形態では、シュリンク剤１４の熱収縮により、レジスト１２の開口部１３の幅をフォトレジストの解像限界以下に狭めることができる。従って、電極パターンであるメタル層１８の寸法を縮小できる。また、開口部１３の幅を狭めるために電子ビーム露光を用いる必要がない。このため、スループットが向上され、生産性を向上できる。
　また、一般に、リフトオフによる電極形成プロセスでは、レジストに設けられた開口部がメタル層によって完全に埋め込まれないようにすることが望ましい。このため、レジストの開口部を形成する側面の断面形状を、例えば逆テーパ状または庇状に形成することがある。これに対し、本実施の形態では、側面１５が、レジスト１２の厚さ方向の中央部において開口部１３の中心部に向かって突出した曲面を形成する。側面１５の突出した構造により、メタル層１８を堆積させる際に、メタル層１８のレジスト１２の上面に設けられる部分と、メタル層１８の基板１０の上面１１に設けられる部分とが分断される。従って、本実施の形態では、リフトオフが可能な開口部１３を得ることができる。
　図８は、第１の比較例に係る半導体装置の製造方法を示す断面図である。まず、図８に示されるようにレジスト１１２に開口部１１３を設け、基板１１０を露出させる。次に、レジスト１１２の上に開口部１１３を埋め込む様に膨潤化剤１２０を設ける。図９は、第１の比較例においてレジスト１１２の上に膨潤化剤１２０を設けた状態を示す断面図である。ここで、レジスト１１２の開口部１１３付近には、親水性が強い領域１２２が広がっている。
　次に、ベークを行い、親水性が強い領域１２２においてレジスト１１２と膨潤化剤１２０とをミキシングさせ、ミキシング領域１２３を形成する。図１０は、第１の比較例においてレジスト１１２にミキシング領域１２３を形成した状態を示す断面図である。さらに、ベークを行い、ミキシング領域１２３を架橋させる。次に、膨潤化剤１２０を除去する。図１１は、第１の比較例において膨潤化剤１２０を除去した状態を示す断面図である。
　一般に、フォトレジストをパターンニングすると、開口部の底部にレジスト残渣が発生する。第１の比較例に係る半導体装置の製造方法では、膨潤化処理によりレジスト残渣が化学反応により成長する可能性がある。この場合、レジスト残渣の除去が困難となる可能性がある。
　これに対し、本実施の形態では、シュリンク剤１４はレジスト１２と反応しない。このため、開口部１３に残るレジスト残渣が成長せず、レジスト残渣の除去が容易にできる。レジスト残渣の除去は、メタル層形成工程の前処理で行われる。
　図１２は、実施の形態１の変形例に係る半導体装置の製造方法を示す断面図である。図１２に示されるように、メタル層２１８は、レジスト１２の開口部１３を形成する側面１５の一部を覆っても良い。この場合も、突出した側面１５によって、メタル層２１８は、レジスト１２の上面に形成された部分と、開口部１３に形成された部分とが分断される。
　図１３は、第２の比較例に係る半導体装置の製造方法を示す断面図である。第２の比較例において、レジスト３１２に形成された開口部３１３の幅は一定である。この構造では、メタル層３１８を形成する際に、開口部３１３を形成する側面３１５にもメタル層３１９が形成される場合がある。レジスト３１２の上面のメタル層３１８と、側面３１５のメタル層３１９との間には、断切れが発生し易い。このとき、リフトオフの際にメタル層３１９が開口部３１３内に零れ落ちる可能性がある。
　図１３では、開口部３１３の幅が一定である場合を示したが、第１の比較例に示される開口部１１３のように開口部が断面視において逆テーパ状の場合にも、同様の零れ落ちが発生する可能性がある。メタル層３１９の零れ落ちは、プロセス不良に繋がる場合がある。
　これに対し、図１２に示される実施の形態１の変形例に係る半導体装置の製造方法では、側面１５にメタル層２１８が形成されても、開口部１３の中心部に向かって突出した側面１５によって、メタル層２１８の断切れが発生し難い。また、レジスト１２の上面と側面１５との境目においても、側面１５は曲面を形成している。このため、レジスト１２の上面と側面１５との境目において、メタル層２１８の断切れがさらに発生し難い。従って、リフトオフの際のメタル層２１８の零れ落ちを抑制できる。
　本実施の形態では、レジスト１２としてポジレジストを用いた。レジスト１２は、これに限定されず、ネガレジスト、イメージリバーサルレジスト、ＥＢ（Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）レジスト等のレジストを用いても良い。この場合も、実施の形態１と同様のレジスト形状が得られる。
　本実施の形態ではメタル層１８はゲート電極であるものとした。メタル層１８はこれに限定されず、リフトオフによるメタル層形成プロセスによって得られるものであれば良い。また、本実施の形態では、厚さがレジスト１２の膜厚の１／２以下である０．４μｍ以下のメタル層１８を形成した。メタル層１８の厚さはこれに限定されない。例えば、０．４μｍ以上の厚さのメタル層の形成にも本実施の形態を適用できる。
　これらの変形は以下の実施の形態に係る半導体装置の製造方法について適宜応用することができる。なお、以下の実施の形態に係る半導体装置の製造方法については実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。
実施の形態２．
　図１４は、実施の形態２に係る半導体装置の製造方法を示す断面図である。実施の形態１ではパターンシュリンクを１回のみ実施した。これに対し、パターンシュリンクを繰り返し実施しても良い。本実施の形態において、実施の形態１と同様に、基板１０の上面１１にレジスト１２を形成する。次に、レジスト１２に開口部１３を設け、基板１０を露出させる。図１５は、実施の形態２においてレジスト１２に開口部１３を設けた状態を示す断面図である。
　図１６は、実施の形態２のシュリンク剤塗布工程を説明する図である。シュリンク剤塗布工程において、実施の形態１と同様に、レジスト１２の上にシュリンク剤１４を、開口部１３を埋め込むように塗布する。次に、収縮工程を実施する。収縮工程では、シュリンク剤１４を、１１０℃～１３０℃でベーキングし、熱収縮させる。これにより、シュリンク剤１４に引っ張られ、開口部１３の幅が狭まる。
　次に、除去工程を実施する。図１７は、実施の形態２の除去工程を説明する図である。除去工程では、水洗処理によりシュリンク剤１４を除去する。以上から、幅の狭められた開口部１３を有するレジストパターンが得られる。
　次に、さらにシュリンク剤塗布工程を実施する。図１８は、除去工程の後にシュリンク剤塗布工程を実施した状態を示す図である。このシュリンク剤塗布工程では、レジスト１２の上に熱収縮するシュリンク剤４１４を、開口部１３を埋め込むように塗布する。シュリンク剤４１４は、シュリンク剤１４と同じ種類であっても良い。次に、収縮工程を実施する。収縮工程では、シュリンク剤４１４を１１０℃～１３０℃でベーキングし、熱収縮させる。これにより、シュリンク剤４１４に引っ張られ、開口部１３の幅がさらに狭まる。
　次に、除去工程を実施する。除去工程では、水洗処理によりシュリンク剤４１４を除去する。図１９は、開口部１３の幅がさらに狭められた状態を示す断面図である。以上から、実施の形態１と比較して開口部１３の幅がさらに狭められたレジストパターンが得られる。
　次に、メタル層形成工程を実施する。図２０は、実施の形態２のメタル層形成工程を説明する図である。メタル層形成工程では、開口部１３内の基板１０の上面１１とレジスト１２の上にメタル層４１８を形成する。メタル層４１８は、蒸着またはスパッタにより成膜される。
　次に、リフトオフによりレジスト１２を除去する。図２１は、実施の形態２においてレジスト１２を除去した状態を示す断面図である。これにより、メタル層４１８のうちレジスト１２の上の部分と、レジスト１２とが除去される。以上から、基板１０上にメタル層４１８が形成される。
　本実施の形態では、メタル層形成工程の前に、シュリンク剤塗布工程と、収縮工程と、除去工程と、を繰り返し実施する。これにより、実施の形態１よりもさらに幅の狭い電極パターンを得ることができる。
　ここで、パターンシュリンクの繰り返し回数は２回より多くても良い。シュリンク剤塗布工程と収縮工程と除去工程とは、開口部１３が目標の幅に達するまで繰り返される。本実施の形態によれば、最小で０．１０μｍ程度の幅の開口部１３を得ることができる。
　第１の比較例に係る半導体装置の製造方法では、レジスト１１２と膨潤化剤１２０とを化学反応させ、開口部１１３の幅を狭めている。このため、繰り返し膨潤化処理を行うと、０．１μｍのサブミクロン領域で開口部１１３が閉塞する可能性がある。このため、開口部１１３の最小の仕上がり寸法は０．２μｍ程度となる場合がある。
　これに対し、本実施の形態では、シュリンク剤１４、４１４は、レジスト１２と反応しない。このため、パターンシュリンクを繰り返し実施しても、開口部１３は閉塞しない。従って、パターンシュリンクを繰り返し実施できる。これにより、開口部１３をさらに狭めることができる。この結果、０．１μｍの幅の開口部１３を高精度で形成できる。
　次に、厚さがｘμｍであり、幅がｙμｍであるメタル層１８を得る方法について説明する。まず、厚さが２ｘμｍ以上のレジスト１２を基板１０上に塗布する。次に、レジスト１２に幅がｙμｍ以上の開口部１３を形成する。次に、シュリンク剤塗布工程と、収縮工程と、除去工程とを、開口部１３の幅がｙμｍになるまで、繰り返し実施する。次に、メタル層形成工程において厚さがｘμｍのメタル層１８を形成する。次に、リフトオフによりレジスト１２を除去する。以上から、目標とする電極の厚さｘμｍおよび電極の幅ｙμｍが得られる。
　なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
　１０　基板、　１１　上面、　１２　レジスト、１３　開口部、　１４、４１４　シュリンク剤、　１５　側面、　１８、２１８　メタル層

Claims (6)

  1. 　基板の上面にレジストを塗布する工程と、
    　前記レジストに開口部を形成する工程と、
    　前記レジストの上に熱収縮するシュリンク剤を塗布し、前記開口部を埋め込むシュリンク剤塗布工程と、
    　前記シュリンク剤を加熱し熱収縮させることで、前記開口部の幅を狭める収縮工程と、
    　前記収縮工程の後に前記シュリンク剤を除去する除去工程と、
    　前記除去工程の後に、前記レジストの上と前記開口部にメタル層を形成するメタル層形成工程と、
    　前記メタル層のうち前記レジストの上の部分と、前記レジストと、を除去する工程と、
    　を備え、
    　前記収縮工程では、前記開口部を形成する前記レジストの側面が、前記レジストの厚さ方向の中央部において前記開口部の中心部に向かって突出した曲面を形成することを特徴とする半導体装置の製造方法。
  2. 　前記シュリンク剤は、前記レジストと反応しないことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記メタル層形成工程の前に、前記シュリンク剤塗布工程と、前記収縮工程と、前記除去工程と、を繰り返し実施することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記レジストの厚さは前記メタル層の厚さの２倍以上であることを特徴とする請求項１～３の何れか１項に記載の半導体装置の製造方法。
  5. 　前記メタル層形成工程では、前記メタル層の材料を前記基板の上面に垂直な方向から堆積させることで、前記メタル層が形成されることを特徴とする請求項１～４の何れか１項に記載の半導体装置の製造方法。
  6. 　前記開口部に形成されたメタル層の底面の幅は、前記開口部の前記基板上の幅よりも狭いことを特徴とする請求項１～５の何れか１項に記載の半導体装置の製造方法。
PCT/JP2017/020480 2017-06-01 2017-06-01 半導体装置の製造方法 WO2018220796A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
PCT/JP2017/020480 WO2018220796A1 (ja) 2017-06-01 2017-06-01 半導体装置の製造方法
US16/485,156 US11018004B2 (en) 2017-06-01 2017-06-01 Method of manufacturing semiconductor device
JP2017548239A JP6491758B1 (ja) 2017-06-01 2017-06-01 半導体装置の製造方法
CN201780091245.1A CN110678960B (zh) 2017-06-01 2017-06-01 半导体装置的制造方法
DE112017007592.0T DE112017007592T5 (de) 2017-06-01 2017-06-01 Verfahren zum Herstellen einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/020480 WO2018220796A1 (ja) 2017-06-01 2017-06-01 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2018220796A1 true WO2018220796A1 (ja) 2018-12-06

Family

ID=64455854

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/020480 WO2018220796A1 (ja) 2017-06-01 2017-06-01 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11018004B2 (ja)
JP (1) JP6491758B1 (ja)
CN (1) CN110678960B (ja)
DE (1) DE112017007592T5 (ja)
WO (1) WO2018220796A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484479B2 (ja) * 2020-06-19 2024-05-16 住友電気工業株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181077A (ja) * 1998-12-18 2000-06-30 Murata Mfg Co Ltd リフトオフ法による配線パターン形成方法
WO2005045911A1 (ja) * 2003-11-11 2005-05-19 Asahi Glass Company, Limited パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
JP2008180813A (ja) * 2007-01-23 2008-08-07 Tokyo Ohka Kogyo Co Ltd パターン微細化用被覆形成剤及びそれを用いた微細パターンの形成方法
JP2009204723A (ja) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd 回折格子の形成方法
JP2013133471A (ja) * 2011-12-23 2013-07-08 Korea Kumho Petrochemical Co Ltd 微細パターン形成用水溶性樹脂組成物およびこれを用いた微細パターンを形成する方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260399A (ja) * 1996-03-19 1997-10-03 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US6486058B1 (en) * 2000-10-04 2002-11-26 Integrated Device Technology, Inc. Method of forming a photoresist pattern using WASOOM
JP3908213B2 (ja) 2003-09-30 2007-04-25 富士通株式会社 レジストパターンの形成方法及び半導体装置の製造方法
US7371509B2 (en) * 2004-05-07 2008-05-13 Micron Technology, Inc. Resist pattern and reflow technology
JP2009027060A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
JP5058733B2 (ja) * 2007-09-12 2012-10-24 ＡｚエレクトロニックマテリアルズＩｐ株式会社 ケイ素含有微細パターン形成用組成物を用いた微細パターン形成方法
JP2009295745A (ja) * 2008-06-04 2009-12-17 Toshiba Corp 半導体装置の製造方法
JP5081267B2 (ja) * 2010-03-25 2012-11-28 パナソニック株式会社 回路部品内蔵モジュールおよび回路部品内蔵モジュールの製造方法
JP5659873B2 (ja) * 2010-12-16 2015-01-28 富士通株式会社 レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
TWI485520B (zh) * 2013-06-11 2015-05-21 Chi Mei Corp 負型感光性樹脂組成物及其應用
US10056256B2 (en) * 2016-03-16 2018-08-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of priming photoresist before application of a shrink material in a lithography process

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000181077A (ja) * 1998-12-18 2000-06-30 Murata Mfg Co Ltd リフトオフ法による配線パターン形成方法
WO2005045911A1 (ja) * 2003-11-11 2005-05-19 Asahi Glass Company, Limited パターン形成方法、およびこれにより製造される電子回路、並びにこれを用いた電子機器
JP2008180813A (ja) * 2007-01-23 2008-08-07 Tokyo Ohka Kogyo Co Ltd パターン微細化用被覆形成剤及びそれを用いた微細パターンの形成方法
JP2009204723A (ja) * 2008-02-26 2009-09-10 Sumitomo Electric Ind Ltd 回折格子の形成方法
JP2013133471A (ja) * 2011-12-23 2013-07-08 Korea Kumho Petrochemical Co Ltd 微細パターン形成用水溶性樹脂組成物およびこれを用いた微細パターンを形成する方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEN, WEI-SU: "Sub-10nm Contact Holes with Aspect Ratio over Sixty Formed by E-beam Resist Shrinkage Techniques", PROC. OF SPIE, VOL. VOL.6519; ADVANCES IN RESIST MATERIALS AND PROCESSING TECHNOLOGY 24, vol. 6519, 15 March 2007 (2007-03-15), pages 651945-1 - 651945-12, XP055634491, DOI: 10.1117/12.708436 *
HAH, JUNG HWAN ET AL.: "Most efficient alternative manner of patterning sub-80nm contact holes and treches with 193nm lithography", JAPANESE JOURNAL OF APPLIED PHYSICS PART 1, vol. 43, no. 6B, 29 June 2004 (2004-06-29), pages 3663 - 3667, XP001232202, DOI: 10.1143/JJAP.43.3663 *

Also Published As

Publication number Publication date
US11018004B2 (en) 2021-05-25
DE112017007592T5 (de) 2020-02-20
CN110678960B (zh) 2023-07-14
US20200043717A1 (en) 2020-02-06
CN110678960A (zh) 2020-01-10
JPWO2018220796A1 (ja) 2019-06-27
JP6491758B1 (ja) 2019-03-27

Similar Documents

Publication Publication Date Title
JP7124959B2 (ja) 半導体装置の製造方法
JP6888493B2 (ja) 半導体装置の製造方法
JP6491758B1 (ja) 半導体装置の製造方法
JP7174826B2 (ja) フォトマスク及びその製造方法
JP6675160B2 (ja) インプリント用モールドの製造方法、及びパターン基板の製造方法
JPH05160019A (ja) 半導体装置の製造方法
JP6019967B2 (ja) パターン形成方法
JP5966808B2 (ja) 半導体装置の製造方法
JP4534763B2 (ja) 半導体素子の製造方法
JPH10312994A (ja) 半導体装置の製造方法
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
JPH10256229A (ja) 半導体装置の製造方法
KR960014966B1 (ko) 마스크의 제조방법
KR100687852B1 (ko) 반도체 소자의 제조 방법
KR100510616B1 (ko) 반도체 제조 공정에서의 ｂａｒｃ 패터닝 및 식각 방법
US20050026049A1 (en) Method for forming an opening on an alternating phase shift mask
KR940005621B1 (ko) Sog층의 크랙 방지용 다층감광막 제조방법
KR20210034455A (ko) 언더컷이 발생되지 않는 포토마스크
JP2006186275A5 (ja)
KR100209231B1 (ko) 미세 패턴 형성 방법
KR20010083476A (ko) 미세패턴 형성방법
JPS62200732A (ja) 半導体装置の製造方法
JPS62259445A (ja) パタ−ン形成方法
JPH07106346A (ja) マスクの形成方法
JP2004335698A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2017548239

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17912068

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17912068

Country of ref document: EP

Kind code of ref document: A1