JPS59231535A - パタ−ンの形成方法 - Google Patents

パタ−ンの形成方法

Info

Publication number
JPS59231535A
JPS59231535A JP10815583A JP10815583A JPS59231535A JP S59231535 A JPS59231535 A JP S59231535A JP 10815583 A JP10815583 A JP 10815583A JP 10815583 A JP10815583 A JP 10815583A JP S59231535 A JPS59231535 A JP S59231535A
Authority
JP
Japan
Prior art keywords
pattern
layer
processed
interval
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10815583A
Other languages
English (en)
Other versions
JPH0318178B2 (ja
Inventor
Hideaki Itakura
秀明 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10815583A priority Critical patent/JPS59231535A/ja
Publication of JPS59231535A publication Critical patent/JPS59231535A/ja
Publication of JPH0318178B2 publication Critical patent/JPH0318178B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/09Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、半導体装置の製造工程などKおける微細間
隔を含む複数種の間隔を有するパターンの形成方法に関
するものである。
〔従来技術〕
従来、基板上に形成された被加工層上の感光性樹脂膜に
、2種類以上の大きさの間隔を有するパターンを転写す
る方法としては第1図に示すものがあった。図において
、(1)は基板、(2)は被加工層、(3)は感光性樹
脂膜である。
次に従来のパターン形成法について説明する。
基板(1)上に形成された被加工層(2)上に感光性樹
脂膜(3)を例えば回転塗布法によシ形成すると第1図
(a) K示すようになる。その後、通常の露光装置を
用いて、図示しなめ所望のパターンが描かれたマスク板
を重ねて光線を当てると、マスク板を通過した光線が感
光性樹脂膜(3)に照射される。その後の現像工程にお
いて、感光性樹脂膜(3)がポジティブ形の場合には照
射された部分の、またネガティブ形の場合には未照射の
部分の感光性樹脂膜(3)が現像液により除去される0
ここにおいて、マスク板に描かれたパターンの中に2種
類以上の大きさの異なる間隔(4)および(5)を有す
るパターンがある場合、特に小さい方の開隔(5)が2
μm以下の場合には、現像液のしみ込みが悪いので、大
きなパターン間隔(4)での現像が完了した時点でも小
さいパタ−ン間隔(5)では完了していないため第1図
(b) K示すように現像不足による現像残(6)を生
ずる0第2図はその状況の平面図である。この場合、小
さい方のパターン間隔(5)の現像完了に合わせて現像
を行なっていくと、大きい方のパターン間隔(4)では
現像過多となりパターンの寸法に大きな狂いを生じてし
まう。その後、この現像された感光性樹脂膜(3)をマ
スクとして被加工層(2)をエツチングするのであるが
、第1図(b)および第2図に示した現像残(6)は、
このエツチング工程でのエツチング残(7)を引き起こ
す。エツチング後、感光性樹脂膜(3)を除去した時の
パターンの断面図の例を第1図(C)に示す。このエツ
チング残(7)は隣接するパターンを短絡させてしまう
ことになる。
〔発明の概要〕 この発明は上記のような従来のものの欠点を除去するた
めになされたもので小さなパターン間隔を転写する部分
の被加工層の下層に予め凸部パターンを形成しておくこ
とにより隣接するボターン間を確実に分離することを目
的としてい名0〔発明の実施例〕 以下、この発明の一実施例を第3図および第4図につい
て説明する。図において、(1)は基板、(2)は被加
工層、(3)は感光性樹脂膜、(8)は被加工層の下層
に形成された凸部パターンである。
第3図(a) K示すように、基板(1)の上に、後に
小さなパターン間隔が描かれる位置に凸部パターン(8
)を形成しておく。しかる後に被加工層(2)を形成し
、その上に感光性樹脂膜(3)を例えば回転塗布法によ
シ形成すると、下層に凸部パターン(8)を形成してお
いた部分の感光性樹脂膜(3)の膜厚は、同図(b)に
示すように他の部分に比べてかなシ薄くなる。
その後、従来法と同様な露光工程および現像工程を経る
と同図(C)のようKなる。図(C)かられかるように
、大きなパターン間隔(4)における現像完了とほぼ同
時に小さなパターン間隔(5)において現像を完了する
ことができる。第4図は第3図(、)の平面図であシ、
従来法でみられた現像演は生じない。
このパターンを形成した感光性樹脂膜(3)をマスクと
して被加工層(2)をエツチング後 脂膜(3)を除去した時のパターンの断面図の例を第3
図(d) K示す。
〔発明の効果〕
以上のように、この発明によれば小さなパターン間隔が
転写される部分に予め凸部パターンを形成しておいたの
で各種の大きさのものが混在するパターンの形成も確実
に行なうことができる。
【図面の簡単な説明】
第1図は従来のパターン形成方法の一例を説明するため
の各段階における状態を示す断面側面図、第2図は第1
図(b)の段階での平面図、第3図はこの発明の一実施
例によるパターン形成方法を説明するための各段階にお
ける状態を示す断面側面図、第4図は第3図(0)の段
階での平面図である。 図において、(1)は基板、(2)は被加工層、(3)
は感光性樹脂膜、(4)は大きいパターン間隔、(6)
は微小パターン間隔、(8)は凸部パターンである。 なお、図中同一符号は同一または相当部分を示す。 代理人大岩増雄

Claims (1)

    【特許請求の範囲】
  1. (1)基板上に形成された被加工層に微少間隔を含む複
    数種の間隔を有するパターンを形成するに際して、上記
    被加工層の上記微少間隔を形成すべき部位の上記基板上
    に凸部パターンを形成し、この凸部パターンの上を含め
    て上記基板上に上記被加工層を形成し、この被加工層上
    に形成された感光性樹脂膜を用いた写真食刻法によって
    上記被加工層に上記所望のパターンを形成することを特
    徴とするパターンの形成方法0
JP10815583A 1983-06-14 1983-06-14 パタ−ンの形成方法 Granted JPS59231535A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10815583A JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10815583A JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS59231535A true JPS59231535A (ja) 1984-12-26
JPH0318178B2 JPH0318178B2 (ja) 1991-03-11

Family

ID=14477340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10815583A Granted JPS59231535A (ja) 1983-06-14 1983-06-14 パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS59231535A (ja)

Also Published As

Publication number Publication date
JPH0318178B2 (ja) 1991-03-11

Similar Documents

Publication Publication Date Title
US7314834B2 (en) Semiconductor device fabrication method
JPS59231535A (ja) パタ−ンの形成方法
JP2000056469A (ja) レジストパターンの形成方法
JPH01292829A (ja) 半導体装置の製造方法
JPH0458167B2 (ja)
JPS6037734A (ja) パタ−ン形成方法
JPS61113062A (ja) フオトマスク
JPS61184831A (ja) 半導体装置の製造方法
JP2570709B2 (ja) エツチング方法
JPH02228022A (ja) ホールパターンの形成方法
JP4267298B2 (ja) 半導体素子の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS62277746A (ja) 半導体装置の製造方法
JPS6216536B2 (ja)
JPH03263834A (ja) 半導体装置の製造方法
JPS6312131A (ja) 半導体装置の製造方法
JPH03127827A (ja) 半導体装置の製造法
JPH01302841A (ja) 半導体装置の配線形成方法
JPH01239928A (ja) パターン形成方法
JPH0461314A (ja) 半導体ウエハのパターン形成方法
JPS6126221A (ja) 半導体装置等の製造方法
JPS61117832A (ja) 半導体装置の製造方法
JPS59155934A (ja) 微細パタ−ンの形成方法
JPS6015928A (ja) パタ−ン形成方法
JPS61210629A (ja) パタ−ン形成方法