KR100382754B1 - 메모리 소자 - Google Patents
메모리 소자 Download PDFInfo
- Publication number
- KR100382754B1 KR100382754B1 KR1019960051452A KR19960051452A KR100382754B1 KR 100382754 B1 KR100382754 B1 KR 100382754B1 KR 1019960051452 A KR1019960051452 A KR 1019960051452A KR 19960051452 A KR19960051452 A KR 19960051452A KR 100382754 B1 KR100382754 B1 KR 100382754B1
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- layer
- superconducting
- conductive layer
- trap
- Prior art date
Links
- 230000004907 flux Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 239000011888 foil Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 4
- 230000001939 inductive effect Effects 0.000 abstract 1
- 239000002887 superconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000005668 Josephson effect Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 241001363516 Plusia festucae Species 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/83—Element shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/85—Superconducting active materials
- H10N60/855—Ceramic superconductors
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Hall/Mr Elements (AREA)
Abstract
본 발명은 초전도체를 이용하여 정보의 기록 및 재생을 하는 메모리소자에 관한 것으로서, 기판 위에 형성된 제1 초전도층과, 상기 제1초전도층 위에 형성된 도전층과, 상기 도전층 위에 형성된 절연층과, 상기 절연층 위에 형성된 제2초전도층; 및 상기 제1초전도층 및 제2초전도층 중어느 하나의 일측에 소정간격 상호 이격되어 자속선의 트랩을 유도하기 위해 상기 제1 및 제2 초전도층과 다른 물질로 형성된 다수의 트랩소를 갖는다. 이와 같은 구조를 갖는 메모리소자는 초전도소자의 초전도 특성에 의해 저 소비전력 및 기록/재생시 빠른 응답속도를 제공할 수 있다.
Description
본 발명은 정보의 기록 및 재생에 이용되는 메모리소자에 관한 것으로서, 상세하게는 초전도체를 이용하여 정보의 기록 및 재생을 가능하게 하는 메로리소자에 관한 것이다.
일반적으로 상용화된 메모리소자는 사용용도에 따라 그 종류가 다양하지만, 적용소재에 차이가 있을 뿐 대부분이 정전용량(capacitance)의 기입에 의해 기억시키는 방식을 취하고 있다.
이와 같은 종래의 메모리 소자는 각 구성요소의 전기적 비저항이 소정의 값을 갖고 있기 때문에 구동에 필요한 전력이 일정레벨이상이 되어야 하고, 기억 용량과 비례하여 필요 소비전력이 급격히 증가한다. 또한 정전용량에 의한 기입방법으로 응답속도를 일정레벨 이상으로 고속화 하기 어려운 단점이 있다.
본 발명은 상기와 같은 문제점을 개선하기 위하여 창안된 것으로서, 상세하게는 초전도체의 고유적 성질을 이용하여 소비전력이 저감되고, 응답속도가 빠른 메모리 소자를 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 메모리소자의 수직단면도이고.
도 2a 및 도 2c는 정보의 기록방법을 설명하기 위해 자속이 트랩된 상태를 보여주는 도면이고,
도 2b 및 도 2d는 도 2a 및 도 2c에 나타내 보인 자속을 도전층상에서 나타내보인 평면도이고,
도 3은 본 발명의 다른 실시예에 따른 메모리 소자의 수직단면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
10: 기판11: 제1초전도층
12: 도전층13: 절연층
14: 제2초전도층15: 제1 트랩소
16: 제2 트랩소
상기의 목적을 달성하기 위하여 본 발명에 따른 메모리소자는 기판 위에 형성된 제1 초전도층; 상기 제1초전도층의 일측에 소정간격 상호 이격되어 자속선의 트랩을 유도하기 위해 상기 제1초전도층과 다른 물질로 형성된 다수의 트랩소; 상기 제1초전도층 위에 형성된 도전층; 상기 도전층 위에 형성된 절연층; 및 상기 절연층 위에 형성된 제2초전도층;를 구비하는 것을 그 특징으로 한다.
상기의 목적을 달성하기 위한 또 다른 메모리 소자는 기판 위에 형성된 제1 초전도층; 상기 제1초전도층 위에 형성된 도전층; 상기 정상 도전층 위에 형성된 절연층; 상기 절연층 위에 형성된 제2초전도층; 및 상기 제2초전도층의 일측에 소정간격 상호 이격되어 자속선의 트랩을 유도하기 위해 상기 제2초전도층과 다른 물질로 형성된 다수의 트랩소;를 구비하는 것을 그 특징으로 한다.
상기 제1 및 제2 초전도층은 동일 소재인 Nb 또는 Pb로 조성되고 상호 직교되게 배열되며, 상기 도전층은 금속소재인 Al로, 상기 절연층은 20 내지 30Å의 두께를 갖는 산화 알루미늄으로 각각 조성되는 것이 바람직하다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 메모리 소자를 상세하게 설명한다.
도면을 통한 상세한 설명에 앞서 본 발명에 따른 메모리 소자의 구성요소인 초전도체의 특성을 살펴본다.
초전도체는 특이한 전도상태 즉, 전기적 비저항이 영(zero)으로 표현되는 성질을 갖는 소자로서, 전기적 특성외에도 일반도체와는 다른 자기적 성질을 갖는다.
특히, 외부로부터 초전도체에 자기장을 변화시키면서 가해주면 초전도 상태로부터 전도상태로 바뀌게 되는데 Nb나 Pb와 같은 물질들은 외부자계값의 변화에 의해 초전도 상태와 전도상태 사이에 초전도체 내부에 자속선들이 실처럼 꿰어있는 국부적인 소용돌이(vortex) 상태를 갖는다. 이러한 소용돌이 상태의 자속은 외부자계값에 따라 고착(pinning)되는 위치가 변한다.
한편, 한 초전도체에서 절연층을 통과하여 다른 초전도체로 초전도 전자쌍의 터널링에 관한 효과로서, 죠셉슨(Josephson) 초전도 터널링 효과가 있다. 특히 직류 죠셉슨 효과는 전기장 또는 자기장 없이도 접합계면을 넘어 직류전류가 흐른다.이와 같은 초전도체의 성질을 배경으로 본 발명의 바람직한 실시예에 따른 메모리 소자의 구조를 수직단면도로 도시한 도 1을 참조하여 설명한다.
이를 참조하면, 메모리소자는 기판(10) 위에 순차적으로 형성된 제1초전도층(11), 도전층(12), 절연층(13), 제2초전도층(14)과, 상기 제1초전도층(11) 하부에 소정크기의 금속스폿으로 된 다수의 트랩소(15)(16)를 갖는다. 그리고, 도시되지는 않았지만, 제1초전도층(11)의 하부 및 제2초전도층(14) 상부에는 각각 전극단자가 마련된다.
제1 및 제2초전도층(11)(14)은 제2형 초전도물질로 표현되는 소재로 형성된다. 여기서 제2형 초전도물질은 외부 자계인가에 의해 초전도 상태와 정상전도 상태 사이에 소용돌이(vortex) 상태를 갖는 물질로서 예컨대 Nb 또는 Pb와 같은 물질이 이에 해당한다.
도전층(12)은 전기 전도도가 양호한 도전성 금속으로 형성되고, 본 실시예에서는 금속소재인 알루미늄(Al)으로 조성하였다. 그리고 도전층(12)의 두께는 외부로부터 전극을 통해 인가된 전류에 의해 상기 트랩소(15)(16)에 트랩되는 자속이 상기 절연층(13) 상부로 투과하지 못하도록 차폐시키는 범위내에서 2000 내지 6000Å로 형성되는 것이 바람직하다.
절연층(13)은 수직상으로 배열된 제1초전도층(11)과 제2초전도층(14) 사이에 전자쌍 터널링에 관한 조셉슨 효과를 발생시키기 위한 접합중계층으로, 절연성질을 갖는 다양한 물질에 의해 조성가능하고, 전도층(12)을 알루미늄으로 증착한 본 실시예에서는 알루미늄의 표면을 산화시킨 산화 알루미늄층으로 20 내지 30Å 두께로 조성하였다.
트랩소(15)(16)는 자속의 트랩(trap)위치인 고착점(pinning site)을 유도하기 위하여 마련된 것으로서, 도전성이 우수한 금속소재 예컨대 금을 스폿(spot)사이즈로 매우 작게 형성시키거나, 레이저 광을 제1 초전도층(11)의 소정 위치에 국부적으로 조사하여 결정구조를 변형시켜 형성시켜도 된다.
도시된 예에서는 정보기록의 기본 단위로서 0 과 1 또는 온/오프에 해당하는 두 개의 제1 및 제2 트랩소(15)(16)가 금 스폿으로 형성되어 있다.
이와 같은 메모리소자가 기본 단위가 되어 다수 어레이되어 확장됨으로써 대량의 정보가 기록 및 기록된 정보의 재생이 이루어진다.
다음은 이와 같이 구성된 메로리 소자가 기록 및 재생되는 동작을 도 2a 내지 도 2d를 참조하면서 살펴본다.
먼저, 제1초전도층(11)의 하부에 마련되는 전극을 통해 소정의 전류를 인가하면, 인가된 전류에 의해 발생되는 자계(magnetic field)에 의해 초기에 가장자리 부근에 대부분 형성되는 소용돌이 상태의 자속이 로렌쯔 포오스(Lorentz force)를 받아 소용돌이 상태의 자계의 트랩을 유도하는 두 개의 트랩소(15)(16) 중 어느하나에 고착되어 트랩된다. 이때 자속의 트랩위치는 제1초전도층(11)에 가해주는 전류량에 따라 결정된다. 이때 도전층(12)의 적절한 두께에 의한 차폐효과(shielding effect)에 의해 도 2b 도 2d 에 도시된 바와 도전층(12)상에 방사상으로 자속방향이 형성되는 자계가 형성된다.
자속의 트랩영역은 일차적으로 상호 직교하게 배치된 제1초전도층(11)과 제2초전도층(14)의 대향되는 면내로 제한되고, 다시 금속스폿인 제1 및 제2 트랩소(15)(16)에 의해 국부적으로 유도된다.
따라서, 제1트랩소(15)에 자속을 트랩하고자 할 때는 미리 검증된 전류량을 제1초전도층(11)에 인가하면 되고(도 2a 및 도 2b 참조), 마찬가지로 제2트랩소(16)에 자속을 트랩시키고자 할 때는 제1트랩소(15)와 대응되는 전류량과 다른 소정의 전류량을 인가하면 된다(도 2c 및 도 2d 참조).
이와 같은 원리에 의해 선택된 전류를 제1초전도층(11)에 인가함으로써, 제1 및 제2트랩소(15)(16)중 어느 하나에 방사상의 자속을 기입함으로써 제1 및 제2 트랩소(15)(16)로 표현되는 이중부호 즉, 제1트랩소(15)에 트랩된 자속에 대응되는 값을 1로 제2트랩소(16)에 트랩된 자속에 대응되는 값을 0으로 표현하는 2중신호의 기입이 가능해 진다.
이와 같이 자속의 트랩위치에 따라 기입된 정보의 재생은 제1초전도층(11)에 소정의 전류를 인가할 때 조셉슨 터널링 효과에 의해 수직상으로 절연층(13)을 지나 제2초전도층(14)에 흐르는 전류값을 판정함으로써 제1트랩소(15) 및 제2트랩소 (16)중 어느 곳에 자속이 트랩되어 있는지를 알 수 있기 때문에 제2초전도층(14)에 유도되는 전류값을 판독하여 판독된 값으로부터 0과 1의 신호로 재생하면된다.
도 3은 본 발명의 다른 실시예에 따른 메모리소자의 구조를 나타내보인 단면도 이다. 앞서 도시된 도면과 동일기호는 동일요소를 대신한다.
이를 참조하면, 기판(10) 위에 제1초전도층(11), 전도층(12), 절연층(13) 및 제2초전도층(14)이 순차적으로 마련되고, 제2초전도층(14)의 일측에 두 개의 트랩소가 형성되어 있는 구조를 갖는다.
타 부분은 설명의 중복을 피하기 위해 도 1의 설명으로 대신하고, 특징부인 트랩소(15)(16)가 제2초전도층(14) 위에 마련된 점에 특징이 있고, 각 트랩소(15)(16)의 조성방법 및 조성물질은 앞서 설명된 바와 동일하다.
이와 같이 구조된 메모리소자는 제2초전도층(14)에 전류를 가해 선택된 트랩소(15)(16)에 트랩되는 자속에 의해 정보의 기록이 행해지고 재생은 제2초전도층(14)에 가해지는 전류에 따라 죠셉슨 터널링 효과에 의해 제1초전도층(11)에 흐르는 전류량을 측정함으로써 해당기록 정보를 판독할 수 있다.
본 발명은 상술한 실시예를 참조하여 설명되었으나 이는 예시적인 것에 불과하며 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능 하다는 것을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구범위의 기술적 사상에 의해 정해져야만 할 것이다.
지금까지 설명된 바와 같이 본 발명에 따라 초전도 소자를 이용한 메로리 소자가 제공됨으로써, 저 소비전력 및 기록/재생시 빠른 응답속도를 제공할 수 있다.
Claims (20)
- 기판 위에 형성된 제1 초전도층;상기 제1초전도층의 일측에 소정간격 상호 이격되어 자속선의 트랩을 유도하기 위해 상기 제1초전도층과 다른 물질로 형성된 다수의 트랩소;상기 제1초전도층 위에 형성된 도전층;상기 도전층 위에 형성된 절연층; 및상기 절연층 위에 형성된 제2초전도층;을 구비하는 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 제1 및 제2초전도층은 동일 소재로 형성되고 상호 직교되게 배열된 것을 특징으로 하는 메모리 소자.
- 제2항에 있어서, 상기 제1 및 제2초전도층은 Nb 또는 Pb로 조성된 것을 특징으로 하는 메모리 소자.
- 제3항에 있어서, 상기 도전층은 Al로 조성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 절연층은 산화 알루미늄으로 조성된 것을 특징으로 하는 메모리 소자.
- 제5항에 있어서, 상기 절연층은 20 내지 30Å의 두께로 형성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 트랩소는 금속박편으로 조성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 트랩소는 조사된 광에 의해 결정구조를 변화시켜 형성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 도전층의 두께는 외부로부터 인가된 전류에 의해 상기 트랩소에 트랩되는 자속이 상기 절연층 상부로 투과하지 못하도록 차폐시키는 범위내에서 조절되는 것을 특징으로 하는 메모리 소자.
- 제9항에 있어서, 상기 도전층의 두께는 2000 내지 6000Å에서 조성된 것을 특징으로 하는 메모리 소자.
- 기판 위에 형성된 제1 초전도층;상기 제1초전도층 위에 형성된 도전층;상기 정상 도전층 위에 형성된 절연층; 및상기 절연층 위에 형성된 제2초전도층;상기 제2초전도층의 일측에 소정간격 상호 이격되어 자속선의 트랩을 유도하기 위해 상기 제2초전도층과 다른 물질로 형성된 다수의 트랩소;를 구비하는 것을 특징으로 하는 메모리 소자.
- 제11항에 있어서, 상기 제1 및 제2초전도층은 동일 소재로 형성되고 상호 직교되게 배열된 것을 특징으로 하는 메모리 소자.
- 제12항에 있어서, 상기 제1 및 제2초전도층은 Nb 또는 Pb로 조성된 것을 특징으로 하는 메모리 소자.
- 제13항에 있어서, 상기 도전층은 Al로 조성된 것을 특징으로 하는 메모리 소자.
- 제11항에 있어서, 상기 절연층은 산화 알루미늄으로 조성된 것을 특징으로 하는 메모리 소자.
- 제15항에 있어서, 상기 절연층은 20 내지 30Å의 두께로 형성된 것을 특징으로 하는 메모리 소자.
- 제11항에 있어서, 상기 트랩소는 금속박편으로 조성된 것을 특징으로 하는 메모리 소자.
- 제11항에 있어서, 상기 트랩소는 조사된 광에 의해 결정구조를 변화시켜 형성된 것을 특징으로 하는 메모리 소자.
- 제1항에 있어서, 상기 도전층의 두께는 외부로부터 인가된 전류에 의해 상기 트랩소에 트랩되는 자속이 상기 절연층 하부로 투과하지 못하도록 차폐시키는 범위내에서 조절되는 것을 특징으로 하는 메모리 소자.
- 제19항에 있어서, 상기 도전층의 두께는 2000 내지 6000Å에서 조성된 것을 특징으로 하는 메모리 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960051452A KR100382754B1 (ko) | 1996-10-31 | 1996-10-31 | 메모리 소자 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960051452A KR100382754B1 (ko) | 1996-10-31 | 1996-10-31 | 메모리 소자 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980031887A KR19980031887A (ko) | 1998-07-25 |
KR100382754B1 true KR100382754B1 (ko) | 2003-07-22 |
Family
ID=37417289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960051452A KR100382754B1 (ko) | 1996-10-31 | 1996-10-31 | 메모리 소자 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100382754B1 (ko) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086834A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | パタ−ンの形成方法 |
JPS6086543A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 微細パタ−ン形成方法 |
JPS6279680A (ja) * | 1985-10-02 | 1987-04-13 | Agency Of Ind Science & Technol | 超電導スイツチング回路 |
US5321276A (en) * | 1988-12-23 | 1994-06-14 | Nippon Steel Corporation | Radiation sensing device and Josephson device |
US5629268A (en) * | 1991-03-28 | 1997-05-13 | Sumitomo Electric Industries, Ltd. | Process for preparing a layered superconducting structure |
-
1996
- 1996-10-31 KR KR1019960051452A patent/KR100382754B1/ko not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6086834A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | パタ−ンの形成方法 |
JPS6086543A (ja) * | 1983-10-19 | 1985-05-16 | Hitachi Ltd | 微細パタ−ン形成方法 |
JPS6279680A (ja) * | 1985-10-02 | 1987-04-13 | Agency Of Ind Science & Technol | 超電導スイツチング回路 |
US5321276A (en) * | 1988-12-23 | 1994-06-14 | Nippon Steel Corporation | Radiation sensing device and Josephson device |
US5629268A (en) * | 1991-03-28 | 1997-05-13 | Sumitomo Electric Industries, Ltd. | Process for preparing a layered superconducting structure |
Also Published As
Publication number | Publication date |
---|---|
KR19980031887A (ko) | 1998-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100397246B1 (ko) | 강자성gmr재료및그형성방법 | |
US5039655A (en) | Thin film memory device having superconductor keeper for eliminating magnetic domain creep | |
US5969978A (en) | Read/write memory architecture employing closed ring elements | |
US3887945A (en) | Head assembly for recording and reading, employing inductive and magnetoresistive elements | |
EP1193778A2 (en) | Magnetization reversal methods for magnetic film, magnetoresistive films, and magnetic memories using them | |
US5064499A (en) | Inductively sensed magnetic memory manufacturing method | |
TW588352B (en) | Magnetoresistive memory devices and assemblies; and methods of storing and retrieving information | |
KR20030089078A (ko) | 자기터널접합소자를 갖는 자기메모리셀 | |
JPS5935117B2 (ja) | 超伝導2安定デバイス | |
KR100382754B1 (ko) | 메모리 소자 | |
JPH03203839A (ja) | 記録媒体とそれを用いる記録方法及び記録・再生装置 | |
US7221583B2 (en) | Magnetic film, multilayer magnetic film, method and mechanism of magnetization inversion of magnetic film, and magnetic random access memory | |
US3484756A (en) | Coupled film magnetic memory | |
US5011817A (en) | Magnetic memory using superconductor ring | |
US3337856A (en) | Non-destructive readout magnetic memory | |
US3139608A (en) | Magnetizing means | |
JPH04344383A (ja) | 磁性薄膜メモリおよびその読み出し方法 | |
JP4124844B2 (ja) | 磁気薄膜メモリ | |
RU2066483C1 (ru) | Магниторезистивная ячейка памяти | |
JPS6020802B2 (ja) | 磁気ヘツド | |
JP2911290B2 (ja) | 磁性薄膜メモリ素子およびその記録方法 | |
Ahrons | Superconductive memories | |
RU2081460C1 (ru) | Магниторезистивная ячейка памяти | |
JP2797443B2 (ja) | 磁気記憶素子 | |
SU1273997A1 (ru) | Запоминающа матрица |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100413 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |