JPS634700B2 - - Google Patents

Info

Publication number
JPS634700B2
JPS634700B2 JP55189024A JP18902480A JPS634700B2 JP S634700 B2 JPS634700 B2 JP S634700B2 JP 55189024 A JP55189024 A JP 55189024A JP 18902480 A JP18902480 A JP 18902480A JP S634700 B2 JPS634700 B2 JP S634700B2
Authority
JP
Japan
Prior art keywords
layer
patterned
pattern
substrate
oxidizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55189024A
Other languages
English (en)
Other versions
JPS57111032A (en
Inventor
Kazuo Hirata
Masatoshi Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP55189024A priority Critical patent/JPS57111032A/ja
Priority to NLAANVRAGE8105661,A priority patent/NL188432C/xx
Priority to US06/331,612 priority patent/US4460413A/en
Priority to FR8123625A priority patent/FR2497403B1/fr
Priority to GB8138219A priority patent/GB2092373B/en
Priority to DE19813151915 priority patent/DE3151915A1/de
Priority to CA000393192A priority patent/CA1186600A/en
Publication of JPS57111032A publication Critical patent/JPS57111032A/ja
Publication of JPS634700B2 publication Critical patent/JPS634700B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】 本発明は、所望の基板上にまたは所望の基板内
に所望のパターンを有する所望の層または領域を
形成する場合、所望の基板を所望のパターンに加
工する場合などに適用し得る、所望の基板上に所
要の層による所望のパターンを形成するパターン
形成法に関する。
所望の基板上に所要の層による所望のパターン
を形成するパターン形成法として、従来、第1図
に示すように、所望の基板1を予め用意し(第1
図A)、その基板上に紫外線などの光線に感応す
るポジ型またはネガ型のフオトレジスト層、X線
乃至電子線などに感応するポジ型またはネガ型の
X線乃至電子線レジスト層などのレジスト層2
(以下簡単のため、ポジ型のフオトレジスト層と
する)を形成し(第1図B)、次にそのレジスト
層2に対する所望のパターンでの紫外線などの光
線3の照射処理を行なつて、レジスト層2に、所
望のパターンでの紫外線などの光線3によつて照
射されている領域4を形成し(第1図C)、次に
このように所望のパターンで紫外線などの光線3
が照射されている領域4を形成しているレジスト
層2に対する現像処理を行なつて、紫外線などの
光線3の照射されている領域4を基板1上から溶
去し(第1図D)、よつて、レジスト層2から、
所望のパターンにパターン化されているパターン
化レジスト層5による所望のパターンを得る、と
いう方法が提案されている。
このような従来のパターン形成法の場合、それ
によつて得られる所望の基板上の所望の層による
所望のパターンが、基板1上のパターン化レジス
ト層5によるパターンでなり、そして、そのパタ
ーンが、レジスト層2に対する紫外線などの光線
3の照射、続く現像処理によつて得られるが、レ
ジスト層2に対する光線3の照射時、その光線3
が回折したり、光線3がレジスト層2中で散乱し
たり、光線3がレジスト層2の光線3によつて照
射される領域の各部において均一な強度で得られ
なかつたりする。
このため、上述した従来のパターン形成法の場
合、基板1上のパターン化レジスト層5によるパ
ターンでなる、所望の基板上の所望の層による所
望のパターンを、1μm以下、すなわちサブミクロ
ンオーダの幅を有する微細なものとして、高精度
に得るのが極めて困難である、という欠点を有し
ていた。
よつて、本発明は、上述した欠点のない、新規
なパターン形成法を提案せんとするもので、以下
詳述するところから明らかとなるであろう。
第2図は、本発明によるパターン形成法の第1
の実施例を示し、以下述べる順次工程をとつて、
目的とするパターンを形成する。
すなわち、第2図Aに示すように、上面に
SiO2でなる層(図示せず)を形成し且つSiでな
る基板11を予め用意する。
次に、その基板11上に、第2図Bに示すよう
に、それ自体は公知の方法によつて、アルミニウ
ム(Al)でなる酸化性層22を、例えば0.4μmの
厚さに形成する。
次に、その酸化性層12上に、第2図Cに示す
ように、それ自体は公知の紫外線などの光線に感
応するポジ型のフオトレジスト層13例えば1μm
の厚さに塗布形成する。
次に、第2図Dに示すように、フオトレジスト
層13に対する所望のパターンでの紫外線などの
光線14の照射処理を行なつて、フオトレジスト
層13に、所望のパターンで光線14によつて照
射されている領域15を形成する。
次に、このように形成された、所望パターンで
光線14によつて照射されている領域15を形成
しているフオトレジスト層13に対する現像処理
を行なつて、第2図Eに示すように、光線14に
よつて照射されている光線15を、酸化性層12
上から溶去し、よつてフオトレジスト層13か
ら、所望のパターンにパターン化されているパタ
ーン化フオトレジスト層によるマスク層16を、
酸化性層12上に形成する。
次に、このようにして形成されたマスク層16
をマスクとした、酸化性層12に対する、例えば
CCl4でなるガスを用いたドライエツチング処理
でなるエツチング処理によつて、第2図Fに示す
ように、酸化性層12から、マスク層16と同じ
パターンにパターン化されているパターン化酸化
性層17を形成する。
次に、パターン化酸化性層17に対する酸化処
理によつて、第2図Gに示すように、そのパター
ン化酸化性層17の側面に、その酸化物であるア
ルミニウム酸化物でなる酸化物層18を形成す
る。この場合の酸化処理は、Alを温水に浸漬し
た場合、そのAlの表面に、アルミニウム酸化物
層が、Alの温水への浸漬時間をパラメータとし
て、第3図に示すように、温水の温度T(℃)に
応じた厚さD(μm)に形成されるということを利
用した、いわゆるベーマイト法による酸化処理す
る。このようなベーマイト法による酸化処理によ
つて、アルミニウム酸化物でなる酸化物層18を
形成する場合、パターン化酸化性層17を温水に
所望時間浸漬させればよく、そして、この場合、
温水の温度を100℃以下、温水への浸漬時間を10
分とすることによつて、酸化物層18を、0.02〜
0.4μm程度の広い厚さ範囲中の所望の厚さを有す
る丈夫なものとして、短い時間で、容易に形成す
ることができる。
ちなみに、パターン化酸化性層17を60℃の温
水に浸漬することによつて酸化物層18を形成す
る場合において、その浸漬時間に対する酸化物層
18の厚さD(μm)の関係を測定したところ、第
3図Bに示すように、酸化物層18の厚さDが、
比較的広い浸漬時間の範囲内において、浸漬時間
に対して飽和しない、という結果が得られた。こ
のことからも、酸化物層18を厚い厚さを有する
丈夫なものに、容易に、形成することができるこ
とは明らかであろう。なお、アルミニウム酸化物
でなる酸化物層18を、陽極酸化法によつて形成
する場合、その酸化物層18の厚さが、陽極酸化
時間に対して、比較的薄い厚さ(0.1mm程度)で
飽和してしまうため、酸化物層18を、上述した
ベーマイト法による酸化処理によつて形成する場
合のようには、厚い厚さを有する丈夫なものとし
て、容易に、形成することが困難である。
また、アルミニウム酸化物でなる酸化物層18
を、陽極酸化法によつて形成する場合、パターン
化酸化性層17と溶液との間に電流を流す必要が
あるため、基板11またはパターン化酸化性層1
7に接する電極を設ける必要があり、また、溶液
が酸性を有しているフオトレジストでなるマスク
層16や基板11に材質の制約があるが、そのよ
うな必要性及び制約は、上述したベーマイト法に
よる場合、有しない。
次に、マスク層16に対する酸素プラズマエツ
チング処理でなるエツチング処理によつて、第2
図Hに示すように、マスク層16を、パターン化
酸化性層17上より除去する。
次に、パターン化酸化性層17に対し、それ
と、その側面に形成している酸化物層18との間
のエツチング速度の差を利用したドライエツチン
グ処理、例えばCCl4ガスを用いたドライエツチ
ング処理でなるエツチング処理を施すことによつ
て、第2図Iに示すように、パターン化酸化性層
17を、その側面に形成している酸化物層18を
残して、基板11上から除去し、よつて、基板1
1上に残された酸化物層18による所望のパター
ンを得る。この場合、パターン化酸化性層17
を、それと酸化物層18との間のエツチング速度
は差を利用したドライエツチング処理によつて除
去するので、その除去時、酸化物層18に、ほと
んど破損が与えられない。
また、酸化物層18を、前述したように厚い厚
さを有する丈夫なものに、容易に形成することが
できるので、パターン化酸化性層17の除去時、
酸化物層18が破損するおそれを有さず、よつ
て、パターン化酸化性層17を容易に、基板11
上から除去することができる。
以上が、本発明によるパターン形成法の第1の
実施例である。
このような本発明によるパターン形成法の場
合、それによつて得られる所望の基板上の所要の
層による所望のパターンが、第2図Iに示すよう
に、基板11上の酸化物層18によるパターンで
なり、そして、そのパターンが、所望のパターン
を有し且つアルミニウムを主成分とするパターン
化酸化性層17を形成する工程(第2図F)と、
そのパターン化酸化性層17に対する温水中への
浸漬による酸化処理によつて、そのパターン化酸
化性層17の側面にそのアルミニウムの酸化物層
18を形成する工程(第2図G)と、パターン化
酸化性層17を、それとアルミニウムの酸化物層
18との間のエツチング速度の差を利用したドラ
イエツチング処理によつて基板11上から除去す
る工程(第2図I)とを有して得られ、そして、
前述したように、パターン化酸化性層17に対す
る温水中への浸漬による酸化処理によつてその酸
化性層17の側面にその酸化物層18を形成する
工程(第2図G)において、その酸化物層18
は、これを1μm以下の幅を有するが、0.1mm以上
の厚い厚さを有する丈夫なものに、容易に高精度
に形成することができ、また、パターン化酸化性
層17を除去する工程(第2図H)において、パ
ターン化酸化性層17を、酸化物層18に破損を
与えることなしに、容易に、除去することができ
る。
よつて、本発明によるパターン形成法の場合、
所望のパターンを、1μm以下、すなわちサブミク
ロンオーダの幅に有する微細なものとして、高精
度に得るのが容易である、という特徴を有する。
次に、第4図を伴なつて、本発明によるパター
ン形成法の第2の実施例を述べよう。第4図にお
いて、第2図との対応部分には同一符号を附して
示す。
第4図に示す本発明によるパターン形成法は、
以下述べる順次の工程をとつて、目的とするパタ
ーンを形成する。
すなわち、第4図Aに示すように、第2図Aで
上述したと同様の基板11を予め用意する。
次に、その基板11上に、第4図Bに示すよう
に、第2図Bで上述したと同様のAlでなる酸化
性層12を形成する。
次に、その酸化性層1上に、第4図Cに示すよ
うに、それ自体は公知の電子線に感応するポジ型
の例えばポリメチルメタクリレート(PMMA)
でなる電子線レジスト層13′を例えば0.5μmの
厚さに塗布形成する。
次に、第4図Dに示すように、電子線レジスト
層13′に対する、所望のパターンでの電子線1
4′の照射処理を行なつて、電子線レジスト層1
3′に、所望のパターンで電子線14′によつて照
射されている領域15′を形成する。
次に、このように形成された、所望のパターン
で電子線14′によつて照射されている領域1
5′が形成されている電子線レジスト層13′に対
する、現像処理を行なつて、第4図Eに示すよう
に、電子線14′によつて照射されている領域1
5′を酸化性層12上から溶去し、よつて、電子
線レジスト層13′から、所望のパターンにパタ
ーン化されたパターン化電子線レジスト層による
マスク層16′を酸化性層12上に形成する。
次に、第4図Fに示すように、このように形成
されたマスク層16′をマスクとした酸化性層1
2に対する、第2図Fで上述したと同様のエツチ
ング処理によつて、マスク層16′と同じパター
ンにパターン化されてなるパターン化酸化性層1
7を形成する。
次に、マスク層16′に対する酸素プラズマエ
ツチング処理でなるエツチング処理によつて、第
4図Gに示すように、マスク層16′を、パター
ン化酸化性層17上から除去する。
次に、パターン化酸化性層17に対する酸化処
理によつて、第4図Hに示すように、そのパター
ン化酸化性層17の側面及び上面に、その酸化物
であるアルミニウム酸化物でなる酸化物層18及
び19を、互に連続延長している態様に形成す
る。この場合の酸化処理は、第2図Gで上述した
と同様の、所謂ベーマイト法による酸化処理とす
る。このようなベーマイト法による酸化処理によ
れば、第2図Gで上述したと同様に、酸化物層1
8及び19を0.02〜0.4μm程度の厚い厚さを有す
る丈夫なものとして、容易に、得ることができ
る。
次に、酸化物層19に対する、その厚さ方向の
エツチングが面方向のそれに対して格段的に大き
な割合で進行するという例えばCCl4ガスとH2
スとの混合ガスを用いたドライエツチング処理す
なわち反応性スパツタエツチング処理でなるエツ
チング処理を行ない、よつて、第4図Iに示すよ
うに、酸化物層18はパターン化酸化性層17の
側面上に残すが、酸化物層19をパターン化酸化
性層17上から除去する。
次に、第2図Iで上述したと同様に、パターン
化酸化性層17に対する、例えばCCl4ガスを用
いたドライエツチング処理でなるエツチング処理
を行なうことによつて、第4図Jに示すように、
パターン化酸化性層17を、その側面に形成して
いる酸化物層18を残して、基板11上から除去
し、よつて基板11上に残された酸化物層18で
なる所望のパターンを得る。
以上が、本発明によるパターン形成法の第2の
実施例である。
このような本発明によるパターン形成法の場
合、それによつて得られる所望の基板上の所望の
層による所望のパターンが、第4図Jに示すよう
に、第2図Iで上述したと同様に、基板11上の
アルミニウムの酸化物層18でなるパターンでな
り、そして、そのパターンも、第2図で上述した
と同様に、所望のパターンを有し且つアルミニウ
ムを主成分とするパターン化酸化性層17を形成
する工程(第4図G)と、そのパターン化酸化性
層17に対する温水中への浸漬による酸化処理に
よつて、そのパターン化酸化性層17の側面にそ
のアルミニウムの酸化物層18を形成する工程
(第4図H)と、パターン化酸化性層17を基板
11上から除去する工程(第4図J)とを有して
得られ、そして、パターン化酸化性層17に対す
る温水中への浸漬による酸化処理によつて、その
パターン化酸化性層17の側面に、その酸化物層
18を形成する工程(第4図H)において、その
酸化物層18も、第2図Gで上述したと同様に、
1μm以下の幅を有するが、0.1mm以上の厚さを有
する丈夫なものに、容易に、高精度に形成し得
る。
よつて、本発明によるパターン形成法の第2の
実施例の場合も、第2図で上述した本発明による
パターン形成法の第1の実施例の場合と同様に、
所望のパターンを、1μm以下のサブミクロンオー
ダの幅を有する微細なものとして、高精度に得る
のが容易であるという特徴を有する。
上述したように、本発明によるパターン形成法
によれば、基板11上に、アルミニウムの酸化物
層18による所望のパターンを、1μm以下のサブ
ミクロンオーダの幅を有するものとして高精度に
容易に得ることができるという特徴を有し、この
ため、得られる酸化物層18による所望のパター
ンを、そのまま用いることによつて、またはその
所望のパターンを酸化物層18に対するフオトエ
ツチング処理などの加工処理によつて、変形して
用いることによつて、基板11上または基板11
内に、所望のパターンを有する層または領域を、
微細、高精度に形成したり、基板11を、所望の
パターンに、微細、高精度に加工したりすること
ができる。
よつて、本発明によるパターン形成法は、基板
11または基板11内に、所望のパターンを有す
る層または領域を微細、高精度に形成したり、基
板11を所望のパターンに、微細、高精度に加工
したりするのに適用して、極めて好適である。
なお、上述においては、本発明の僅かな実施例
を示したに留まり、第2図及び第4図に示す本発
明によるパターン形成法の第1及び第2の実施例
において、その基板11を、上面にSiO2でなる
層を形成しているSiでなる基板に代えた、他の所
望の基板(但しパターン化酸化性層を形成する工
程、パターン化酸化性層上のマスク層を除去する
工程、パターン化酸化性層を除去する工程によつ
て実質的に影響を受けない)とすることもでき
る。さらに、第2図に示す本発明によるパターン
形成法の第1の実施例において、そのフオトレジ
スト層13を、ポジ型に代え、ネガ型とすること
もできる。また、第2図及び第4図に示す本発明
によるパターン形成法の第1及び第2の実施例に
おいて、パターン化酸化性層を形成するためのエ
ツチング処理を、グロー放電エツチング処理、プ
ラズマエツチング処理、反応性スパツタエツチン
グ処理、イオンエツチング処理などのドライエツ
チング処理はもとより、液体エツチヤントを用い
たウエツトエツチング処理とすることもできる。
その他、本発明の精神を脱することなしに、
種々の変型、変更をなし得るであろう。
【図面の簡単な説明】
第1図A〜Dは、従来のパターン形成法を示す
順次の工程における略線的断面図である。第2図
A〜Iは、本発明によるパターン形成法の第1の
実施例を示す順次の工程における略線的断面図で
ある。第3図Aは、浸漬時間をパラメータとした
温度に対する酸化性層の厚さの関係を示す図であ
る。第3図Bは、温水の温度をパラメータとした
浸漬時間に対する酸化性層の厚さの関係を示す図
である。第4図A〜Jは、本発明によるパターン
形成法の第2の実施例を示す順次の工程における
略線的断面図である。 11……基板、12……酸化性層、13……フ
オトレジスト層、13′……電子線レジスト層、
14……光線、14′……電子線、15,15′…
…領域、16,16′……マスク層、17……パ
ターン化酸化性層、18……アルミニウムの酸化
物層。

Claims (1)

  1. 【特許請求の範囲】 1 所望の基板上に、所望のパターンを有し且つ
    アルミニウムを主成分とするパターン化酸化性層
    を形成する工程と、 上記パターン化酸化性層に対する、温水中への
    浸漬による酸化処理により、当該パターン化酸化
    性層の少くとも側面に、そのアルミニウムの酸化
    物層を形成する工程と、 上記パターン化酸化性層を、それと上記アルミ
    ニウムの酸化物層との間のエツチング速度の差を
    利用したドライエツチング処理によつて、上記基
    板上より除去する工程とを含んで、 上記基板上に、上記アルミニウムの酸化物層に
    よる、上記パターン化酸化性層の側面パターンに
    対応した所望のパターンを得ることを特徴とする
    パターン形成法。
JP55189024A 1980-12-26 1980-12-26 Forming method for pattern Granted JPS57111032A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP55189024A JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern
NLAANVRAGE8105661,A NL188432C (nl) 1980-12-26 1981-12-16 Werkwijze voor het vervaardigen van een mosfet.
US06/331,612 US4460413A (en) 1980-12-26 1981-12-17 Method of patterning device regions by oxidizing patterned aluminum layer
FR8123625A FR2497403B1 (fr) 1980-12-26 1981-12-17 Procede de formation de reseaux extremement fins en particulier pour la fabrication de transistors
GB8138219A GB2092373B (en) 1980-12-26 1981-12-18 A method of forming patterns
DE19813151915 DE3151915A1 (de) 1980-12-26 1981-12-23 Verfahren zum bilden von mustern oder schablonen
CA000393192A CA1186600A (en) 1980-12-26 1981-12-24 Method of forming patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55189024A JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern

Publications (2)

Publication Number Publication Date
JPS57111032A JPS57111032A (en) 1982-07-10
JPS634700B2 true JPS634700B2 (ja) 1988-01-30

Family

ID=16234019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55189024A Granted JPS57111032A (en) 1980-12-26 1980-12-26 Forming method for pattern

Country Status (1)

Country Link
JP (1) JPS57111032A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5957450A (ja) * 1982-09-27 1984-04-03 Nec Corp 半導体装置の素子分離方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212546A (en) * 1975-07-21 1977-01-31 Tektronix Inc Parallel phase amplifier
JPS55163863A (en) * 1979-06-07 1980-12-20 Matsushita Electric Ind Co Ltd Formation of wiring pattern

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5212546A (en) * 1975-07-21 1977-01-31 Tektronix Inc Parallel phase amplifier
JPS55163863A (en) * 1979-06-07 1980-12-20 Matsushita Electric Ind Co Ltd Formation of wiring pattern

Also Published As

Publication number Publication date
JPS57111032A (en) 1982-07-10

Similar Documents

Publication Publication Date Title
US4174219A (en) Method of making a negative exposure mask
JPS6323657B2 (ja)
JPS6059994B2 (ja) アルミニウム膜またはアルミニウム合金膜の微細パタ−ン形成方法
JPS6211068B2 (ja)
JPS634700B2 (ja)
US4612274A (en) Electron beam/optical hybrid lithographic resist process in acoustic wave devices
JP2620952B2 (ja) 微細パターン形成方法
JPS58152241A (ja) 高精度マスクの製造方法
JPS61128524A (ja) 微細パタ−ン形成方法
JPH02140749A (ja) 微細パターン形成方法
JPS6054775B2 (ja) ドライ現像方法
JPH0312452B2 (ja)
JPS59155930A (ja) 微細パタ−ンの形成方法
JPS61133632A (ja) 半導体装置の製造方法
RU2111576C1 (ru) Способ формирования фотолитографического рисунка в пленке двуокиси кремния на рельефной поверхности кремниевой пластины
JPH01154060A (ja) フォトマスクの製造方法
JPS5711344A (en) Dry developing method
JPH0416009B2 (ja)
JPH0629261A (ja) パタ―ン形成法
JPS5984427A (ja) パタ−ン形成方法
JPS60123842A (ja) ホトマスクの製造方法
JPS62229244A (ja) レジストパタ−ン形成方法
JPS60231331A (ja) リフトオフ・パタ−ンの形成方法
JPH01212909A (ja) 電極形成方法
JPS59177930A (ja) 半導体装置のパタ−ン形成方法